CN114814507A - 一种寄生双极晶体管放大系数的测量方法及装置 - Google Patents

一种寄生双极晶体管放大系数的测量方法及装置 Download PDF

Info

Publication number
CN114814507A
CN114814507A CN202110109901.4A CN202110109901A CN114814507A CN 114814507 A CN114814507 A CN 114814507A CN 202110109901 A CN202110109901 A CN 202110109901A CN 114814507 A CN114814507 A CN 114814507A
Authority
CN
China
Prior art keywords
transistor
dsoi
drain
transient current
amplification factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110109901.4A
Other languages
English (en)
Inventor
刘凡宇
张军军
李博
滕瑞
刘海南
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110109901.4A priority Critical patent/CN114814507A/zh
Publication of CN114814507A publication Critical patent/CN114814507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种寄生双极晶体管放大系数的测量方法及装置,其中方法通过获取待测试的DSOI晶体管;对DSOI晶体管进行电压偏置,并使DSOI晶体管处于关闭状态;对DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;最后基于所述瞬态电流,获得DSOI晶体管的放大系数。通过本发明方法在测量DSOI晶体管的放大系数时,仅需要一个晶体管,并且实现了无需体接触和无需高温的测量放大系数。

Description

一种寄生双极晶体管放大系数的测量方法及装置
技术领域
本发明涉及集成电路技术领域,尤其涉及一种寄生双极晶体管放大系数的测量方法及装置。
背景技术
在空间辐射环境中,集成电路与空间粒子相互作用,会产生单粒子效应(Single-Event Effect,SEE)、总剂量效应(Total Ionization Dose,TID)等多种辐射效应。研究表明,单粒子效应是导致空间电子系统失效的主要原因之一。单粒子效应,是指当半导体器件处于辐射环境中时,辐射源中的高能粒子入射器件并穿透器件,会在粒子入射路径发生电离产生大量的电子空穴对;这些产生的电子空穴再被器件的敏感区域吸收,从而影响或改变电路中电极的电平,产生多种辐射效应。辐射效应会导致集成电路发生瞬时或者永久性的故障。随着晶体管尺寸的不断缩小,端口电压对沟道的控制变得越来越困难,容易产生短沟道效应。为了克服晶体管的短沟道效应,目前可采用了两种技术增加对短沟道效应的控制:一种是三维立体晶体管,如FinFETs晶体管或Tri-gate晶体管;另一种是全耗尽绝缘层上硅(Fully-depleted Silicon-on-Insulator,FDSOI)晶体管。
但是,由于SOI器件中浮体效应和背栅效应的影响,大大限制了基于SOI(Silicon-On-Insulator,绝缘衬底上的硅)工艺的晶体管的抗辐照效果。目前提出了一种新的结构,即DSOI(Double-Silicon-On-Insulator,双埋氧层绝缘衬底上的硅)结构,来减轻总剂量效应(Total Ionizing Dose,TID)。目前为了预测单粒子瞬态对DSOI晶体管电路的影响,必须对其进行建模,获得SPICE(Simulation program with integrated circuit emphasis,仿真电路模拟器)模型,从而基于模型进行预测。其中,DSOI晶体管构成的寄生双极晶体管的放大系数是一个非常重要的建模参数,现有方法主要有:
1)采用体接触测量体电流,也即基极电流;
2)高温测量方法;
3)短沟道和长沟道漏端电流比值。
然而,全耗尽绝缘层上硅晶体管的沟道很薄,导致无法生产体接触;高温测量会使栅氧被击穿;长短沟道器件的测量需要生产两个晶体管,而且会有寄生效应引起的偏差。因此,传统的测量方法都不再适用,亟需一种全新的测量技术来获取寄生双极型晶体管的放大系数。
发明内容
鉴于上述问题,本发明提出了一种寄生双极晶体管放大系数的测量方法及装置,在测量DSOI晶体管的放大系数时,仅需要一个晶体管,并且实现了无需体接触和无需高温的测量放大系数。
第一方面,本申请通过一实施例提供如下技术方案:
一种寄生双极晶体管放大系数的测量方法,包括:
获取待测试的DSOI晶体管;对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态;对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;基于所述瞬态电流,获得所述DSOI晶体管的放大系数。
可选的,所述DSOI晶体管为仿真模型,所述获取待测试的DSOI晶体管,包括:
获取所述DSOI晶体管的实验数据与所述DSOI晶体管仿真的Id-Vg曲线;基于所述实验数据对所述Id-Vg曲线进行校准,获得所述仿真模型。
可选的,应用于N型的DSOI晶体管。
可选的,所述对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态,包括:
将所述DSOI晶体管的漏极连接正电压,所述DSOI晶体管的源极栅极接地;设置所述DSOI晶体管的背栅电压,使所述DSOI晶体管处于关闭状态。
可选的,所述对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流,包括:
对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得第一漏端瞬态电流;逐步降低所述背栅电压,并重复所述预设能量的粒子入射实验,获得第二漏端瞬态电流;其中,所述第二漏端瞬态电流为不随所述背栅电压改变的漏端瞬态电流。
可选的,所述基于所述瞬态电流,获得所述DSOI晶体管的放大系数,包括:
根据所述第一漏端瞬态电流和所述第二漏端瞬态电流,获得所述DSOI晶体管的放大系数。
可选的,所述根据所述第一漏端瞬态电流和所述第二漏端瞬态电流,获得所述DSOI晶体管的放大系数,包括:
根据
Figure BDA0002918898140000031
获得所述DSOI晶体管的放大系数;其中,β为放大系数;ID(VBG)为第一漏端瞬态电流;ID(VBG_critical)为第二漏端瞬态电流;VBG为背栅电压;VBG_critical为获得第二漏端瞬态电流时的背栅电压临界值。
第二方面,基于同一发明构思,本申请通过一实施例提供如下技术方案:
一种寄生双极晶体管放大系数的测量装置,包括:
第一获取模块,用于获取待测试的DSOI晶体管;条件设置模块,用于对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态;实验模块,用于对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;第二获取模块,用于基于所述瞬态电流,获得所述DSOI晶体管的放大系数。
第三方面,基于同一发明构思,本申请通过一实施例提供如下技术方案:
一种寄生双极晶体管放大系数的测量装置,包括处理器和存储器,所述存储器耦接到所述处理器,所述存储器存储指令,当所述指令由所述处理器执行时使所述寄生双极晶体管放大系数的测量装置执行上述第一方面中任一项所述方法的步骤。
第四方面,基于同一发明构思,本申请通过一实施例提供如下技术方案:
一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现上述第一方面中任一项所述方法的步骤。
本发明实施例提供的一种寄生双极晶体管放大系数的测量方法及装置,通过获取待测试的DSOI晶体管;对DSOI晶体管进行电压偏置,并使DSOI晶体管处于关闭状态;对DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;最后基于所述瞬态电流,获得DSOI晶体管的放大系数。通过本实施例方法在测量DSOI晶体管的放大系数时,仅需要一个晶体管,并且实现了无需体接触和无需高温的测量放大系数。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1示出了本发明实施例中扫描电子显微镜下的DSOI晶体管的结构示意图;
图2示出了本发明实施例中单个粒子轰击关态N型DSOI晶体管时电荷在晶体管内的输运原理示意图;
图3示出了本发明第一实施例中一种寄生双极晶体管放大系数的测量方法的流程图;
图4示出了本发明第一实施例中基于实验数据对Id-Vg曲线进行校准的原理示意图;
图5示出了本发明第一实施例中的DSOI晶体管中源区电子被阻断进入体区的原理示意图;
图6示出了本发明第一实施例中的DSOI晶体管中背栅电压为0V到-20V下体区底部电势沿着沟道方向的变化示意图;
图7示出了本发明第一实施例中的DSOI晶体管被单粒子入射时不同背栅电压对应的漏端瞬态电流示意图;
图8示出了本发明第一实施例中的DSOI晶体管的放大系数提取原理示意图;
图9示出了本发明第二实施例中提供的一种寄生双极晶体管放大系数的测量装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
与传统的SOI结构相比,DSOI晶体管结构具有额外的第二层SiO2和中间硅层,如图1所示,在本实施例中,采用两次层转移技术形成,有两个埋氧层,顶层硅层制备器件,中间硅层用于背偏调节,可实现大范围小粒度独立背偏,抑制串扰等。这种结构可以将背栅偏置独立地施加到集成电路中的任何一个晶体管上,以实现降低功耗和提高电路抗辐射性能。并且在DSOI晶体管因为埋氧层的缘故,使得晶体管彼此隔离,因此避免了单粒子闩锁效应,广泛应用在航空航天电子芯片中。虽然全耗尽绝缘层上硅晶体管不受单粒子闩锁效应影响,但是当单个粒子轰击关态的晶体管漏端时,依然会引起漏端电压的瞬态扰动。并且随着晶体管尺寸的缩小,注入体区的空穴(N型晶体管为空穴,P型晶体管为电子)导致体电势的增加足够高(P型晶体管为降低),使得源区体区结开启,从而源区注入体区的电子迅速被漏端收集,漏端电流增加,从而影响电路的性能。对DSOI晶体管进行分析,如图2所示,其中,显示了单个粒子轰击关态N型短沟道晶体管时电荷在晶体管内的输运示意图。单粒子轰击反向偏置下的漏区/体区结会产生电子空穴对:电子(e-)会被漏端收集,空穴(B_h+)则随着横向电场的影响注入晶体管体区,增大了体区电势,使得体区电势高于源区。因为NMOS晶体管(N-Metal-Oxide-Semiconductor,N型金属氧化物半导体)的漏极、源极、体区构成一个寄生双极晶体管,体区电势高于源区后,寄生双极晶体管导通,从而使得源极的电子不断注入漏极,使瞬态电流增大。基于此,本实施例中设计了如下的方法进行DSOI晶体管的方法系数的测定,具体参见下述实施例。
第一实施例
请参阅图3,图3示出了本实施例中提供一种寄生双极晶体管放大系数的测量方法的流程图,所述方法包括:
步骤S10:获取待测试的DSOI晶体管。
在步骤S10中,基于DSOI晶体管的沟道特点,本实施例中的方法尤其适用于N型DSOI晶体管。DSOI晶体管可以为实际的实物产品,也可以是基于TCAD工具的仿真模型产品。当DSOI晶体管为仿真模型的时候,获取DSOI晶体管的DSOI晶体管,还具体包括:获取DSOI晶体管的实验数据与DSOI晶体管仿真的Id-Vg曲线;然后,基于实验数据对Id-Vg曲线进行校准,校准图如图4所示,其中,Experimental表示实验数据,2-D TCAD simulation表示仿真数据,VDS表示漏极源极电压,VGS表示栅极源极电压,Drain Current表示漏端电流。校准后获得仿真模型,这样可以提高仿真的仿真模型的准确性,保证得到更加准确的结果。
步骤S20:对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态。
在步骤S20中,具体的,需要将DSOI晶体管的漏极连接正电压,DSOI晶体管的源极和栅极接地;并且设置DSOI晶体管的背栅电压,使DSOI晶体管处于关闭状态。在DSOI晶体管的背栅接上负电压(N型晶体管,正电压为P型晶体管),源区/体区结的势垒会增加,导致源区/体区结阻止了源区电子注入体区,因此抑制了DSOI晶体管(具有寄生双极型晶体管的放大效应)的放大效应,如图2或5所示。图5中,STI隔离表示浅槽隔离(Shallow TrenchIsolation,STI),LDD表示轻掺杂漏极(Lightly-Doped Drain,LDD)。具体的,DSOI器件的漏极和源极分别作为寄生双极晶体管(n+pn+)的集电极和发射极,而体区被视为基极。进一步的,负背栅电压使得负的固定电荷在体区底部累积,也即使空穴在体区底部积累,负背栅电压抬高了源区/体区的势垒,如图6所示,可阻断了源区电子的注入体区。此时,漏端电流等于电离电子产生的电流,也即ID=Ie-=IB_h+,ID为漏端电流,Ie-为由入射粒子电离产生的电子在漏端形成的电流,IB_h+为由入射粒子电离产生的空穴进入体区的电流。
由于背栅电压能完全抑制寄生晶体管效应,并且单粒子在硅薄膜中电离的电荷不会受背栅电压的影响,也就是说在DSOI晶体管的漏极仅收集单粒子电力的电子。因而,注入体区的空穴(漏端电流)不会受背栅电压的变化而变化。在此前提下,本实施例中通过后续步骤就能够准确的确定放大系数。
步骤S30:对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流。
在步骤S30中,体漏结为体区/漏区结。入射的离子应当穿透DSOI晶体管,轰击时可采用激光,重离子等,并且本实施例中主要模拟单粒子入射,且通过实验数据反映具有较好的效果。例如,在本实施例中,漏极连接正电压1.8V,并采用Ge+,传能线密度(LinearEnergy Transfer,LET)为LET=38.7MeV·cm2/mg,轰击时,轰击的深度可为21.4μm,轰击的半径可为0.0243μm。此外,在其他的一些实施例中,还可采用I+粒子,传能线密度LET=65.6MeV·cm2/mg,还可采用Bi+粒子,传能线密度LET=99.8MeV·cm2/mg。轰击过程具体如下,首先对DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得第一漏端瞬态电流;然后,逐步降低背栅电压,并重复预设能量的粒子入射实验,获得第二漏端瞬态电流;其中,第二漏端瞬态电流为不随所述背栅电压改变的漏端瞬态电流,不同背栅电压对应的漏端瞬态电流如图7所示。
第一漏端瞬态电流可为在漏端电流稳定前的任一背栅电压情况下的漏端电流,例如,当背栅电压为0时,第一漏端瞬态电流为ID(VBG=0V)=Ie-+IC_e-;其中,ID(VBG=0V)为0背栅电压时的第一漏端瞬态电流;Ie-为由入射粒子电离产生的电子在漏端形成的电流;VBG为背栅电压;IC_e-为从源区注入进体区的电子在漏端形成的电流。
在重复进行粒子入射实验时,每次实验会对背栅电压进行降低,以在漏端获得不同的漏端瞬态电流。在本实施例中背栅电压降低的步长可根据BOX(Buried Oxide,埋氧层)层和顶层硅膜厚度进行设置,使得器件沟道不出现反型;在降低背栅电压测量时直到测得的电流值不再降低位置。具体实现时,降低的步长设置为5V,可更快的获取到第二漏端瞬态电流。在最后一次降低电压时可再次设置更小的步长进行重新测量,以便获得更准确的结果。实际上,本实施例中采用粒子入射不同背栅电压(VBG)下的N型短沟道,可以确定随着背栅电压的降低,瞬态电流不断降低,并且漏极的收集电荷量也不断降低,这样当随着背栅电压降低时漏端电流不再改变就可确定得到第二漏端瞬态电流,如图7所示。此时的第二漏端瞬态电流为粒子电离产生的电子形成的电流。
步骤S40:基于所述瞬态电流,获得所述DSOI晶体管的放大系数。
在步骤S40中,需要根据第一漏端瞬态电流和第二漏端瞬态电流,获得DSOI晶体管的放大系数。具体的,基于寄生双极型晶体管的放大系数,本实施例中的放大系数可表示为:
Figure BDA0002918898140000091
其中,β为放大系数,IC为集电极电流,IB为基极电流,ID为漏端电流,VBG为背栅电压,VBG_critical为漏端电流不再改变时的背栅电压临界值,Ie-为由入射粒子电离产生的电子在漏端形成的电流,IC_e-为从源区注入进体区的电子在漏端形成的电流,IB_h+为由入射粒子电离产生的空穴进入体区的电流。在本实施例中可以理解的是,ID(VBG=0V)为背栅电压为0时的第一漏端瞬态电流,ID(VBG_critical)为第二漏端瞬态电流。
由于在实际电路中,单个DSOI晶体管通常以反相器的形式,单个粒子轰击DSOI晶体管漏端时互补管会对被轰击管充电(N管被轰击时P管为互补管,P管被轰击时N管为互补管),导致单粒子瞬态漏电流出现台阶。为了避免互补管的影响,本实施例中采取单粒子瞬态脉冲的最大值来提取寄生晶体管放大系数。单粒子瞬态脉冲的最大值也即当背栅电压为0时的第一漏端瞬态电流,如图8所示。因此,式(1)可为:
Figure BDA0002918898140000092
同样的,可以计算施加其他背栅电压时的DSOI晶体管的放大系数,也即在任一背栅电压下的DSOI晶体管放大系数为:
Figure BDA0002918898140000093
其中,ID(VBG=0V)为第一漏端瞬态电流,ID(VBG_critical)为第二漏端瞬态电流。通过上式(3)就可获得任意背栅电压时对应的放大系数,当然在本实施例中背栅电压为0时确定的放大系数为最优。
综上所述,本实施例提供的一种寄生双极晶体管放大系数的测量方法,通过获取待测试的DSOI晶体管;对DSOI晶体管进行电压偏置,并使DSOI晶体管处于关闭状态;对DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;最后基于所述瞬态电流,获得DSOI晶体管的放大系数。通过本实施例方法在测量DSOI晶体管的放大系数时,仅需要一个晶体管,并且实现了无需体接触和无需高温的测量放大系数。
第二实施例
请参阅图9,基于同一发明构思,本发明第二实施例提供了一种寄生双极晶体管放大系数的测量装置300。图8示出了本发明第二实施例提供的一种寄生双极晶体管放大系数的测量装置300的结构示意图。
所述寄生双极晶体管放大系数的测量装置300,包括:
第一获取模块301,用于获取待测试的DSOI晶体管;条件设置模块302,用于对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态;实验模块303,用于对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;第二获取模块304,用于基于所述瞬态电流,获得所述DSOI晶体管的放大系数。
作为一种可选的实施方式,所述DSOI晶体管为仿真模型,所述第一获取模块301,具体用于:
获取所述DSOI晶体管的实验数据与所述DSOI晶体管仿真的Id-Vg曲线;基于所述实验数据对所述Id-Vg曲线进行校准,获得所述仿真模型。
作为一种可选的实施方式,应用于N型的DSOI晶体管。
作为一种可选的实施方式,所述条件设置模块302,具体用于:
将所述DSOI晶体管的漏极连接正电压,所述DSOI晶体管的源极栅极接地;设置所述DSOI晶体管的背栅电压,使所述DSOI晶体管处于关闭状态。
作为一种可选的实施方式,所述实验模块303,具体用于:
对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得第一漏端瞬态电流;逐步降低所述背栅电压,并重复所述预设能量的粒子入射实验,获得第二漏端瞬态电流;其中,所述第二漏端瞬态电流为不随所述背栅电压改变的漏端瞬态电流。
作为一种可选的实施方式,所述第二获取模块304,具体用于:
根据所述第一漏端瞬态电流和所述第二漏端瞬态电流,获得所述DSOI晶体管的放大系数。
作为一种可选的实施方式,所述第二获取模块304,具体用于:
根据
Figure BDA0002918898140000111
获得所述DSOI晶体管的放大系数;其中,β为放大系数;ID(VBG)为第一漏端瞬态电流;ID(VBG_critical)为第二漏端瞬态电流;VBG为背栅电压;VBG_critical为获得第二漏端瞬态电流时的背栅电压临界值。
需要说明的是,本发明实施例所提供的寄生双极晶体管放大系数的测量装置300,其具体实现及产生的技术效果和前述方法实施例相同,为简要描述,装置实施例部分未提及之处,可参考前述方法实施例中相应内容。
第三实施例
基于同一发明构思,本发明第三实施例还提供了一种寄生双极晶体管放大系数的测量装置,包括处理器和存储器,所述存储器耦接到所述处理器,所述存储器存储指令,当所述指令由所述处理器执行时使所述寄生双极晶体管放大系数的测量装置执行第一实施例中任一项所述方法的步骤。
需要说明的是,本发明实施例所提供的寄生双极晶体管放大系数的测量装置中,每个步骤的具体实现及产生的技术效果和前述方法实施例相同,为简要描述,本实施例未提及之处可参考前述方法实施例中相应内容。
第四实施例
基于同一发明构思,本发明第三实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现第一实施例中任一项所述方法的步骤。
需要说明的是,本发明实施例所提供的计算机可读存储介质中,上述每个步骤的具体实现及产生的技术效果和前述方法实施例相同,为简要描述,本实施例未提及之处可参考前述方法实施例中相应内容。
本文中出现的术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系;单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种寄生双极晶体管放大系数的测量方法,其特征在于,包括:
获取待测试的DSOI晶体管;
对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态;
对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;
基于所述瞬态电流,获得所述DSOI晶体管的放大系数。
2.根据权利要求1所述的方法,其特征在于,所述DSOI晶体管为仿真模型,所述获取待测试的DSOI晶体管,包括:
获取所述DSOI晶体管的实验数据与所述DSOI晶体管仿真的Id-Vg曲线;
基于所述实验数据对所述Id-Vg曲线进行校准,获得所述仿真模型。
3.根据权利要求1所述的方法,其特征在于,应用于N型的DSOI晶体管。
4.根据权利要求1所述的方法,其特征在于,所述对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态,包括:
将所述DSOI晶体管的漏极连接正电压,所述DSOI晶体管的源极栅极接地;
设置所述DSOI晶体管的背栅电压,使所述DSOI晶体管处于关闭状态。
5.根据权利要求1所述的方法,其特征在于,所述对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流,包括:
对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得第一漏端瞬态电流;
逐步降低所述背栅电压,并重复所述预设能量的粒子入射实验,获得第二漏端瞬态电流;其中,所述第二漏端瞬态电流为不随所述背栅电压改变的漏端瞬态电流。
6.根据权利要求5所述的方法,其特征在于,所述基于所述瞬态电流,获得所述DSOI晶体管的放大系数,包括:
根据所述第一漏端瞬态电流和所述第二漏端瞬态电流,获得所述DSOI晶体管的放大系数。
7.根据权利要求6所述的方法,其特征在于,所述根据所述第一漏端瞬态电流和所述第二漏端瞬态电流,获得所述DSOI晶体管的放大系数,包括:
根据
Figure FDA0002918898130000021
获得所述DSOI晶体管的放大系数;其中,β为放大系数;ID(VBG)为第一漏端瞬态电流;ID(VBG_critical)为第二漏端瞬态电流;VBG为背栅电压;VBG_critical为获得第二漏端瞬态电流时的背栅电压临界值。
8.一种寄生双极晶体管放大系数的测量装置,其特征在于,包括:
第一获取模块,用于获取待测试的DSOI晶体管;
条件设置模块,用于对所述DSOI晶体管进行电压偏置,并使所述DSOI晶体管处于关闭状态;
实验模块,用于对所述DSOI晶体管的体漏结进行预设能量的粒子入射实验,获得漏端瞬态电流;
第二获取模块,用于基于所述瞬态电流,获得所述DSOI晶体管的放大系数。
9.一种寄生双极晶体管放大系数的测量装置,其特征在于,包括处理器和存储器,所述存储器耦接到所述处理器,所述存储器存储指令,当所述指令由所述处理器执行时使所述寄生双极晶体管放大系数的测量装置执行权利要求1-7中任一项所述方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现权利要求1-7中任一项所述方法的步骤。
CN202110109901.4A 2021-01-27 2021-01-27 一种寄生双极晶体管放大系数的测量方法及装置 Pending CN114814507A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110109901.4A CN114814507A (zh) 2021-01-27 2021-01-27 一种寄生双极晶体管放大系数的测量方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110109901.4A CN114814507A (zh) 2021-01-27 2021-01-27 一种寄生双极晶体管放大系数的测量方法及装置

Publications (1)

Publication Number Publication Date
CN114814507A true CN114814507A (zh) 2022-07-29

Family

ID=82524758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110109901.4A Pending CN114814507A (zh) 2021-01-27 2021-01-27 一种寄生双极晶体管放大系数的测量方法及装置

Country Status (1)

Country Link
CN (1) CN114814507A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116885010A (zh) * 2023-09-08 2023-10-13 西安电子科技大学 一种P型DSOI FinFET器件和抗单粒子效应反相器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116885010A (zh) * 2023-09-08 2023-10-13 西安电子科技大学 一种P型DSOI FinFET器件和抗单粒子效应反相器
CN116885010B (zh) * 2023-09-08 2024-01-12 西安电子科技大学 一种P型DSOI FinFET器件和抗单粒子效应反相器

Similar Documents

Publication Publication Date Title
US8806395B1 (en) Porting a circuit design from a first semiconductor process to a second semiconductor process
Yoshimi et al. Analysis of the drain breakdown mechanism in ultra-thin-film SOI MOSFETs
Leray et al. From substrate to VLSI: investigation of hardened SIMOX without epitaxy, for dose, dose rate and SEU phenomena
CN108388721B (zh) Soi nmos总剂量辐射多偏置点电流模型建模方法
Sleight et al. A continuous compact MOSFET model for fully-and partially-depleted SOI devices
CN108108536A (zh) Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备
CN102646147B (zh) Mos器件的建模方法
Han et al. Surround gate transistor with epitaxially grown Si pillar and simulation study on soft error and rowhammer tolerance for DRAM
CN114814507A (zh) 一种寄生双极晶体管放大系数的测量方法及装置
Munteanu et al. Radiation sensitivity of junctionless double-gate 6T SRAM cells investigated by 3-D numerical simulation
Huang et al. Total ionizing dose radiation effects hardening using back-gate bias in double-SOI structure
CN103258813B (zh) 部分耗尽soi mosfet的测试结构及其形成方法
Yuehui et al. Impact of process variability on threshold voltage in vertically-stacked nanosheet TFET
CN108878426B (zh) 静态随机存储单元及其制作方法
Lim et al. Nondestructive readout memory characteristics of silicon nanowire biristors
CN113591320B (zh) 一种热载流子效应和总剂量效应的耦合仿真方法
Cao et al. A novel 1T-1D DRAM cell for embedded application
Petrosjanc et al. SOI device parameter investigation and extraction for VLSI radiation hardness modeling with SPICE
Петросянц et al. TCAD and SPICE models for account of radiation effects in nanoscale MOSFET structures
Sivaram et al. Silicon film thickness considerations in SOI-DTMOS
Stenin et al. Charge Collection by CMOS Transistors from Tracks of Single Particles Passing through Layer of Shallow Trench Isolation
Miura-Mattausch et al. HiSIM-SOI: Complete surface-potential-based model valid for all SOI-structure types
CN109841613A (zh) 利用具有模拟电路的系统产生动态空乏晶体管的模型
Deivakani et al. Enhancement of Breakdown Voltage in SOI MOSFET Using Buried p-Type Silicon
Park Innovative devices in FD-SOI technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination