CN116885010B - 一种P型DSOI FinFET器件和抗单粒子效应反相器 - Google Patents

一种P型DSOI FinFET器件和抗单粒子效应反相器 Download PDF

Info

Publication number
CN116885010B
CN116885010B CN202311155038.1A CN202311155038A CN116885010B CN 116885010 B CN116885010 B CN 116885010B CN 202311155038 A CN202311155038 A CN 202311155038A CN 116885010 B CN116885010 B CN 116885010B
Authority
CN
China
Prior art keywords
type
finfet device
dsoi
oxide layer
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311155038.1A
Other languages
English (en)
Other versions
CN116885010A (zh
Inventor
张春福
郭云峰
陈大正
朱卫东
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311155038.1A priority Critical patent/CN116885010B/zh
Publication of CN116885010A publication Critical patent/CN116885010A/zh
Application granted granted Critical
Publication of CN116885010B publication Critical patent/CN116885010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种P型DSOI FinFET器件和抗单粒子效应反相器，该P型DSOI FinFET器件包括衬底层，设置于衬底层上的第二埋氧层，设置于第二埋氧层上的绝缘体上硅，设置于绝缘体上硅上的第一埋氧层，设置于第一埋氧层上表面的两端的源极和漏极，设置于第一埋氧层的上表面且位于源极和漏极之间的栅极，分别垂直且间隔设置于第一埋氧层上的数条鳍，且数条鳍贯穿源极、栅极和漏极，设置于鳍和栅极之间的栅氧化层，本发明的P型DSOI FinFET器件可以有效控制第一埋氧层的内部电场，具有较好抗单粒子效应的能力。

Description

一种P型DSOI FinFET器件和抗单粒子效应反相器
技术领域
本发明属于半导体器件与集成电路技术领域，涉及一种P型DSOI FinFET器件和抗单粒子效应反相器。
背景技术
随着电子设备在航空航天领域的广泛应用，空间辐照环境对电子器件的影响受到了越来越多的关注。特别是高能粒子，如质子、中子、α粒子或重离子等与微电子器件的敏感区域相互作用而引发的单粒子效应（Single event effects，SEEs），对电子元件造成的影响越来越显著，逐渐成为了现代纳米级CMOS集成电路的主要失效模式。
单粒子效应的类型有很多种，在逻辑电路与存储电路中最为常见的是单粒子瞬态与单粒子翻转。当单个高能粒子(如重离子、中子和质子)进入电路中的敏感晶体管时，会引起一个瞬时的电压脉冲，这些电压脉冲会通过电路传播并最终被存储元件捕获，发生软错误。软错误表示存储单元中逻辑状态的改变，可能导致计算错误和数据损坏，直接威胁航天器的安全运行，因此抗单粒子效应器件与电路受到了广泛关注。
目前，抗单粒子效应的反相器设计多采用电路结构优化的方式进行，如专利CN107196636A公开了一种抑制单粒子瞬态效应的反相器，该反相器利用驱动等效的原理优化了电路结构，减弱了单粒子效应对反相器的干扰。但反向器电路层面的加固多采用冗余设计和容错设计来实现，但这会引入更多的晶体管，专利CN107196636A就使用了4个MOS管。这种方法会增加面积、延时和功耗，在使用时要根据实际情况进行权衡。
发明内容
本发明的目的是提供一种P型DSOI FinFET器件和抗单粒子效应反相器。本发明所采用的技术方案是：
一种P型DSOI FinFET器件，包括：
衬底层；
第二埋氧层，所述第二埋氧层设置于所述衬底层上；
绝缘体上硅，所述绝缘体上硅设置于所述第二埋氧层上；
第一埋氧层，所述第一埋氧层设置于所述绝缘体上硅上；
源极、漏极和栅极，所述源极和所述漏极分别设置于所述第一埋氧层上表面的两端，所述栅极设置于所述第一埋氧层的上表面且位于所述源极和所述漏极之间；
鳍，所述鳍有数条，分别垂直且间隔设置于所述第一埋氧层上，且数条所述鳍贯穿所述源极、所述栅极和所述漏极；
栅氧化层，所述栅氧化层设置于所述鳍和所述栅极之间，所述栅氧化层的外侧与所述栅极接触，所述栅氧化层的内侧与所述鳍接触。
在本发明的一个实施例中，所述栅极环绕所述栅氧化层的左面、右面和上面，所述栅氧化层环绕所述鳍的左面、右面和上面。
在本发明的一个实施例中，所述衬底层、所述绝缘体上硅和所述鳍的材料均为Si。
在本发明的一个实施例中，所述第一埋氧层和所述第二埋氧层的材料为HfO2。
在本发明的一个实施例中，所述栅极、所述漏极和所述源极的材料为Al、Ni、Ti、铬镍合金中的任意一种。
在本发明的一个实施例中，所述栅氧化层的材料为HfO2或SiO2。
一种抗单粒子效应反相器，包括：所述P型DSOI FinFET器件和N型FinFET器件；
所述P型DSOI FinFET器件的栅极和所述N型FinFET器件的栅极相连，连接处作为抗单粒子效应反相器的信号输入端；
所述P型DSOI FinFET器件的漏极和所述N型FinFET器件的漏极相连，连接处作为抗单粒子效应反相器信号输出端；
所述P型DSOI FinFET器件的源极连接电源VDD，所述P型DSOI FinFET器件的绝缘体上硅连接背栅偏置电压VBG；
所述N型FinFET器件的源极接地GND。
在本发明的一个实施例中，所述P型DSOI FinFET器件设置两个鳍，所述N型FinFET器件设置一个鳍。
本发明的有益效果：
1.本发明的P型DSOI FinFET器件，具有双埋氧层结构，且具有两个硅层，分别为器件的顶层Si(鳍)和中层Si(绝缘体上硅)，第一埋氧层和第二埋氧层之间的绝缘体上硅作为一个独立的栅电极，可以有效控制第一埋氧层的内部电场，具有较好抗单粒子效应的能力；
2.本发明的抗单粒子效应反相器包含P型DSOI FinFET器件，既增加了反相器抗单粒子效应的性能，又没有引入多余的晶体管，从而解决电路加固层面冗余晶体管的问题，同时提升了反相器单元电路在空间环境中抗单粒子辐照的性能，具有强大的应用潜力，是一种高稳定性、高性能的、抗单粒子效应的电路结构。
附图说明
图1为本发明实施例提供的P型DSOI FinFET器件的三维结构示意图；
图2为本发明实施例提供的P型DSOI FinFET器件的结构示意图；
图3为本发明实施例提供的基于P型DSOI FinFET器件的抗单粒子效应反相器的结构示意图；
图4为本发明实施例提供的抗单粒子效应未加固反相器的粒子入射示意图；
图5为本发明实施例提供的抗单粒子效应加固反相器的粒子入射示意图；
图6为本发明实施例提供的抗单粒子效应未加固反相器与抗单粒子效应加固反相器的抗单粒子效果对比图。
附图标记说明：
1-衬底层；2-第二埋氧层；3-绝缘体上硅；4-第一埋氧层；5-鳍；6-源极；7-漏极；8-栅极；9-栅氧化层。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
实施例1：
本发明的实施例提供了一种P型双埋氧层绝缘体上硅鳍式场效应晶体管，即P型DSOI FinFET（Double silicon-on-insulator Fin Field-Effect Transistor）器件，参照附图1和附图2，附图1为P型DSOI FinFET器件的三维结构示意图，附图2为P型DSOI FinFET器件的结构示意图，本实施例的P型DSOI FinFET器件为一种三维MOS器件。
本发明实施例的P型DSOI FinFET器件包括：
衬底层1；
第二埋氧层2，第二埋氧层2设置于衬底层1上；
绝缘体上硅3，绝缘体上硅3设置于第二埋氧层2上；
第一埋氧层4，第一埋氧层4设置于绝缘体上硅3上；
源极6、漏极7和栅极8，源极6和漏极7分别设置于第一埋氧层4上表面的两端，栅极8设置于第一埋氧层4的上表面且位于源极6和漏极7之间；
鳍5，鳍5有数条，分别垂直且间隔设置于第一埋氧层4上，且数条鳍5贯穿源极6、栅极8和漏极7；
栅氧化层9，栅氧化层9设置于鳍5和栅极8之间，栅氧化层9的外侧与栅极8接触，栅氧化层9的内侧与鳍5接触。
在本发明的实施例中，栅氧化层9三面环绕导电沟道，且栅极8三面环绕栅氧化层9，三面环绕指的是左、右、上三面，即不与第一埋氧层4接触的三面。即栅氧化层9环绕鳍5的导电沟道的左面、右面和上面，栅极8环绕栅氧化层9的左面、右面和上面。 鳍5包括源区、漏区和导电沟道，导电沟道设置于源区、漏区之间，在晶体管导通时起导电作用。
在本发明的实施例中，鳍5设置有数条，分别垂直且间隔设置于第一埋氧层4上。附图1中，鳍5有两条，但鳍5不是必须有两个，鳍5越多，P型FinFET器件的输出电流越大。
在本发明的实施例中，衬底层1、绝缘体上硅3和鳍5的材料均为Si。从而使本实施例的P型DSOI FinFET器件具有两个硅层，分别为器件的顶层Si(鳍)和中层Si(绝缘体上硅)，第一埋氧层和第二埋氧层之间的绝缘体上硅作为一个独立的栅电极，可以有效控制第一埋氧层的内部电场，具有较好抗单粒子效应的能力。
本实施例的P型DSOI FinFET器件具有双埋氧层结构，第一埋氧层4和第二埋氧层2的材料为HfO2。栅极8、漏极7和源极6的材料为Al、Ni、Ti、铬镍合金中的任意一种。栅氧化层9的材料为HfO2或SiO2。本实施例P型DSOI FinFET的各部分厚度大概都在100nm，本发明的P型DSOI FinFET器件对各部分厚度没有具体要求，均具有较好抗单粒子效应的能力。
需要注意的是，栅极、源极和漏极的材料和掺杂配置是本领域技术人员所熟知的，在此不作赘述。
实施例2：
本发明的实施例提供了一种抗单粒子效应反相器，参照附图3，该抗单粒子效应反相器包括：P型DSOI FinFET器件和N型FinFET器件，将P型DSOI FinFET器件连接到抗单粒子效应反相器的电路中，既增加了反相器抗单粒子效应的性能，又没有引入多余的晶体管，从而解决电路加固层面冗余晶体管的问题。
附图3中，DSOI FinFET为P型结构、FinFET为N型结构。N型FinFET器件用的是常规FinFET结构，是本领域技术人员所熟知的，在此不作赘述。
本发明实施例的抗单粒子效应反相器，包括：本发明实施例1的P型DSOI FinFET器件和N型FinFET器件。P型DSOI FinFET器件的栅极和N型FinFET器件的栅极相连，连接处作为抗单粒子效应反相器的信号输入端；P型DSOI FinFET器件的漏极和N型FinFET器件的漏极相连，连接处作为抗单粒子效应反相器信号输出端；P型DSOI FinFET器件的源极连接电源VDD，P型DSOI FinFET器件的绝缘体上硅连接背栅偏置电压VBG；N型FinFET器件的源极接地GND。本实施例的抗单粒子效应反相器结构简单，没有引入冗余的晶体管，有助于提升电路速度，减小电路面积。
在本发明的实施例中，将P型DSOI FinFET设置为2个鳍，将N型FinFET设置为1个鳍。因为P型晶体管中是空穴导电，而N型晶体管中是电子导电，硅中空穴迁移率为电子迁移率的1/3 ~ 1/2，所以增加P型晶体管的鳍数，使得P管和N管的输出电流大小一致。
反相器NMOS中存在反向偏置的漏体PN结，当反相器输入为0时，输出为1，NMOS漏体PN结处的电场具有很大的电场强度，同时由于电子的迁移率大于空穴迁移率，因此当反相器输入为0，输出为1时，高能粒子入射NMOS晶体管时，是反相器的最敏感状态。
当高能粒子轰击反相器NMOS时，电离产生的电子空穴会在电场和载流子浓度差异下发生运动，电子被NMOS漏极收集从而拉低反相器输出端口电势，PMOS一直处于导通状态，PMOS开始对反相器输出端充电，使其恢复初始状态。通过反向偏置增大PMOS工作电流减小恢复时间，可以有效减弱单粒子瞬态脉冲对电路的影响。
附图4为一种抗单粒子效应未加固反相器的粒子入射示意图，，/>，入射粒子能量LET值为/>，特征半径为0.05 um，从漏极垂直入射。
附图5为一种抗单粒子效应加固反相器的粒子入射示意图，，/>，，入射粒子能量LET值为/>，特征半径为0.05 um，从漏极垂直入射。
附图6为抗单粒子效应未加固结构与抗单粒子效应加固结构的抗单粒子效果对比图。从附图6可以看出，在相同的单粒子入射条件下，本实施例中的抗单粒子效应反相器的电压变化更小，恢复时间更短，在单粒子辐照条件下具有更好的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在未脱离本发明技术方案的内容，均应包含在本发明的保护范围之内。

Claims (2)

1. 一种抗单粒子效应反相器，其特征在于，包括：P型DSOI FinFET器件和N型FinFET器件；
所述P型DSOI FinFET器件，包括：
衬底层；
第二埋氧层，所述第二埋氧层设置于所述衬底层上；
绝缘体上硅，所述绝缘体上硅设置于所述第二埋氧层上；
第一埋氧层，所述第一埋氧层设置于所述绝缘体上硅上；
源极、漏极和栅极，所述源极和所述漏极分别设置于所述第一埋氧层上表面的两端，所述栅极设置于所述第一埋氧层的上表面且位于所述源极和所述漏极之间；
鳍，所述鳍有数条，分别垂直且间隔设置于所述第一埋氧层上，且数条所述鳍贯穿所述源极、所述栅极和所述漏极；所述N型FinFET器件的鳍的数量使得所述P型DSOI FinFET器件和所述N型FinFET器件的输出电流大小一致；
栅氧化层，所述栅氧化层设置于所述鳍和所述栅极之间，所述栅氧化层的外侧与所述栅极接触，所述栅氧化层的内侧与所述鳍接触；
所述衬底层、所述绝缘体上硅和所述鳍的材料均为Si；
所述P型DSOI FinFET器件的栅极和所述N型FinFET器件的栅极相连，连接处作为抗单粒子效应反相器的信号输入端；
所述P型DSOI FinFET器件的漏极和所述N型FinFET器件的漏极相连，连接处作为抗单粒子效应反相器信号输出端；
所述P型DSOI FinFET器件的源极连接电源VDD，所述P型DSOI FinFET器件的绝缘体上硅连接反向偏置的背栅偏置电压VBG；
所述N型FinFET器件的源极接地GND。
2. 根据权利要求1所述的抗单粒子效应反相器，其特征在于，所述P型DSOI FinFET器件设置两个鳍，所述N型FinFET器件设置一个鳍。
CN202311155038.1A 2023-09-08 2023-09-08 一种P型DSOI FinFET器件和抗单粒子效应反相器 Active CN116885010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311155038.1A CN116885010B (zh) 2023-09-08 2023-09-08 一种P型DSOI FinFET器件和抗单粒子效应反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311155038.1A CN116885010B (zh) 2023-09-08 2023-09-08 一种P型DSOI FinFET器件和抗单粒子效应反相器

Publications (2)

Publication Number Publication Date
CN116885010A CN116885010A (zh) 2023-10-13
CN116885010B true CN116885010B (zh) 2024-01-12

Family

ID=88270292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311155038.1A Active CN116885010B (zh) 2023-09-08 2023-09-08 一种P型DSOI FinFET器件和抗单粒子效应反相器

Country Status (1)

Country Link
CN (1) CN116885010B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576730A (zh) * 2009-09-02 2012-07-11 高通股份有限公司 鳍型装置系统和方法
CN103219384A (zh) * 2013-04-03 2013-07-24 北京大学 一种抗单粒子辐射的多栅器件及其制备方法
US9356163B1 (en) * 2015-06-16 2016-05-31 International Business Machines Corporation Structure and method of integrating waveguides, photodetectors and logic devices
CN114814507A (zh) * 2021-01-27 2022-07-29 中国科学院微电子研究所 一种寄生双极晶体管放大系数的测量方法及装置
WO2022237231A1 (zh) * 2021-05-10 2022-11-17 无锡华润上华科技有限公司 双绝缘体上硅器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456055B2 (en) * 2006-03-15 2008-11-25 Freescale Semiconductor, Inc. Process for forming an electronic device including semiconductor fins

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576730A (zh) * 2009-09-02 2012-07-11 高通股份有限公司 鳍型装置系统和方法
CN103219384A (zh) * 2013-04-03 2013-07-24 北京大学 一种抗单粒子辐射的多栅器件及其制备方法
US9356163B1 (en) * 2015-06-16 2016-05-31 International Business Machines Corporation Structure and method of integrating waveguides, photodetectors and logic devices
CN114814507A (zh) * 2021-01-27 2022-07-29 中国科学院微电子研究所 一种寄生双极晶体管放大系数的测量方法及装置
WO2022237231A1 (zh) * 2021-05-10 2022-11-17 无锡华润上华科技有限公司 双绝缘体上硅器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Yuchong Wang et al.《2023 IEEE international reliability physics symposium》.2023,第1-6页. *

Also Published As

Publication number Publication date
CN116885010A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
JP5036719B2 (ja) 耐放射線性のあるアイソレーション構造及びその製造方法
US7821075B2 (en) CMOS device with zero soft error rate
US20090072313A1 (en) Hardened transistors in soi devices
JP5690207B2 (ja) 半導体装置
US20060275995A1 (en) Semiconductor integrated circuit device and design method thereof
US20120182793A1 (en) Asymmetric silicon-on-insulator sram cell
US10950597B2 (en) Electrostatic protection circuit and a semiconductor structure
EP1629504A1 (en) Radiation-hard semiconductor circuit
CN107039433A (zh) 集成电路结构、半导体结构器件及其保护方法
TW201535726A (zh) 用於穿隧場效電晶體（ｔｆｅｔ）的異質袋
CN113594256B (zh) 一种高压抗单粒子辐照的psoi ldmos器件结构
CN116885010B (zh) 一种P型DSOI FinFET器件和抗单粒子效应反相器
JP5299752B2 (ja) 半導体装置
CN116895698A (zh) 耐辐射线三维金属氧化物半导体场效应晶体管
CN114975596A (zh) 四种抗总剂量与单粒子闭锁的cmos集成电路基本单元
JP6263162B2 (ja) トランジスタ
US6087849A (en) Soft error immunity in CMOS circuits with large shared diffusion areas
Qin et al. The modulation effect of substrate doping on multi-node charge collection and single-event transient propagation in 90-nm bulk complementary metal-oxide semiconductor technology
Rao et al. Review on Radiation Hardness Assurance by Design, Process and NextGen Devices
US20240137024A1 (en) Ternary logic element and ternary logic system including same
CN112366246A (zh) 一种辐射粒子探测器器件结构
JP2011054772A (ja) 半導体装置
CN210578492U (zh) 一种cmos集成电路抗单粒子效应加固电路
JPH02309661A (ja) 半導体集積回路
US7732840B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant