CN111751698A - 电子器件氧化层中固定正电荷陷阱的检测方法 - Google Patents

电子器件氧化层中固定正电荷陷阱的检测方法 Download PDF

Info

Publication number
CN111751698A
CN111751698A CN202010735733.5A CN202010735733A CN111751698A CN 111751698 A CN111751698 A CN 111751698A CN 202010735733 A CN202010735733 A CN 202010735733A CN 111751698 A CN111751698 A CN 111751698A
Authority
CN
China
Prior art keywords
bias
oxide layer
substrate
electric field
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010735733.5A
Other languages
English (en)
Other versions
CN111751698B (zh
Inventor
李兴冀
杨剑群
吕钢
应涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010735733.5A priority Critical patent/CN111751698B/zh
Publication of CN111751698A publication Critical patent/CN111751698A/zh
Application granted granted Critical
Publication of CN111751698B publication Critical patent/CN111751698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2616—Circuits therefor for testing bipolar transistors for measuring noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种电子器件氧化层中固定正电荷陷阱的检测方法，包括以下步骤：选择P型半导体材料制备成衬底；在衬底上制备N型外延层；在外延层上形成P+源区、P+漏区和N+阱区；在外延层上生长氧化层；对氧化层进行刻蚀，漏出阱区和衬底，在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极；将源极和漏极接地，栅氧电场保持负偏置，阱区正偏置，衬底正偏置；将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置；栅氧电场交替进行正偏置和负偏置，正偏置和负偏置的交替时间和交替次数相同，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态，达到电子器件氧化层中固定正电荷陷阱检测与判定的目的。

Description

电子器件氧化层中固定正电荷陷阱的检测方法
技术领域
本发明涉及电子器件检测技术领域，具体而言，涉及一种提取电子器件氧化层中固定正电荷的方法。
背景技术
半导体材料是重要的电子器件材料，半导体与其氧化层具有很好的界面性能，而氧化层和氧化物/半导体界面的质量也直接决定了电子器件的性能。
电子器件的氧化层和氧化物/半导体界面处存在多种类型的陷阱，如界面态、空穴陷阱、电子陷阱、氧化层陷阱等，这些陷阱分布位置不同，俘获的电荷状态也不同，有些俘获电荷是固定的，有些是可移动的，有些俘获电荷带正电，有些带负电。而俘获电荷不同的状态和特征均会影响电子器件的性能演化，如何检测俘获电荷，区分正负电荷、固定电荷和移动电荷，都是电子器件技术发展和改进的关键点。
目前常用的探测半导体材料中的缺陷状态的技术有二次离子质谱仪、电子顺磁能谱仪，深能级瞬态谱仪等，但这些微观分析手段灵敏度不足，无法有效检测和分析氧化层中固定正电荷陷阱。
发明内容
本发明解决的问题是如何检测电子器件氧化层中固定正电荷陷阱。
为解决上述问题，本发明提供一种电子器件氧化层中固定正电荷陷阱的检测方法，包括以下步骤：
S100、选择P型半导体材料制备成衬底；
S200、在所述衬底上制备N型外延层；
S300、在所述外延层上形成P+源区、P+漏区和N+阱区；
S400、在所述外延层上生长氧化层；
S500、对所述氧化层进行刻蚀，漏出所述阱区和衬底，在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极；
S600、将所述源极和漏极接地，栅氧电场保持负偏置，阱区正偏置，衬底正偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态；
S700、将所述源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态；
S800、栅氧电场交替进行正偏置和负偏置，正偏置和负偏置的交替时间和交替次数相同，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
可选地，所述步骤S600中，施加偏置时间为1s至105s。
可选地，所述步骤S700中，施加偏置时间为1s至105s。
可选地，所述步骤S800中，正偏置和负偏置的交替时间为100s至10000s，正偏置和负偏置的交替次数为1次至10次。
可选地，所述步骤S600中，栅氧电场强度为-0.1MV/cm至-8MV/cm，阱区偏置1V至10V，衬底偏置为1.2V至11V。
可选地，所述步骤S700中，栅氧电场强度大于等于+8MV/cm。
可选地，所述步骤S800中，栅氧电场交替进行正偏置和负偏置，电场强度小于8MV/cm。
可选地，所述步骤S100中，所述衬底的厚度为1μm至100μm。
可选地，所述步骤S200中，所述外延层的厚度为5μm至50μm，掺杂浓度小于1e18cm-3。
可选地，所述步骤S500中，所述P+源区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述P+漏区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述N+阱区与所述P+漏区之间的距离为1μm至100μm，所述P+源区、P+漏区和N+阱区的掺杂浓度相等，且所述P+源区、P+漏区和N+阱区的掺杂浓度为所述外延层掺杂浓度的10倍以上。
相对于现有技术，本发明基于MOS场效应管制备工艺，在P型半导体材料衬底上形成正电荷测试结构，并通过调置不同电极之间的电压，快速检测正电荷状态，再通过正负偏置交替作用检测到固定正电荷与其他俘获正电荷之间的区别，从而实现电子器件氧化层中固定正电荷陷阱检测与判定的目的。
附图说明
图1为本发明实施例中电子器件氧化层中固定正电荷陷阱的检测的方法流程图；
图2为本发明实施例中电子器件氧化层中正电荷测试结构的制备原理图；
图3为本发明实施例中电子器件氧化层中正电荷测试结构的结构示意图；
图4为本发明实施例一中氧化层中正电荷的检测图；
图5为本发明实施例一中氧化层中可恢复电荷的检测图。
附图标记说明：
附图标记说明：
1-衬底，2-外延层，3-氧化层，4-P+源区，5-P+漏区，6-N+阱区；
t1-衬底的厚度，t2-外延层的厚度。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。需要说明的是，以下各实施例仅用于说明本发明的实施方法和典型参数，而不用于限定本发明所述的参数范围，由此引申出的合理变化，仍处于本发明权利要求的保护范围内。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
电子器件的氧化层中存在多种正电荷陷阱，会俘获正电荷，不同的电荷具分布状态和电荷特征会影响电子器件的质量与可靠性。但现有研究对此方面的研究较少，如何快速、高效、准确检测电子器件中氧化物层中的俘获正电荷缺陷状态是目前亟待关键问题。本发明的实施例公开一种电子器件氧化层中固定正电荷陷阱的检测方法，其应用对象包括硅器件、宽禁带半导体器件、窄禁带半导体器件、化合物半导体器件等中的氧化层和钝化层。该方法基于MOS场效应管制备工艺，在P型半导体材料衬底上形成正电荷测试结构，通过调置不同电极之间的电压，快速检测正电荷状态，并通过正负偏置交替作用检测到固定正电荷与其他俘获正电荷之间的区别，从而实现电子器件氧化层中固定正电荷陷阱检测与判定的目的。
结合图1至图3所示，电子器件氧化层中固定正电荷陷阱的检测方法，包括以下步骤：
S100、选择高掺杂浓度P型半导体材料制备成衬底1，衬底的厚度t1为1μm至100μm，便于后续进行检测试验。半导体材料的掺杂浓度大于1e18cm-3或者阻率为0.00001至10Ω·cm，限定电阻率为或掺杂浓度有利于在衬底1上制备外延层2。
S200、在衬底1上制备N型外延层2，外延层的厚度t2为5μm至50μm。衬底的厚度t1是外延层的厚度t2的0.2至20倍。外延层2的掺杂浓度小于1e18cm-3或者电阻率为1Ω·cm至10000Ω·cm。
S300、在外延层2上形成P+源区4、P+漏区5和N+阱区6，形成方式可以是离子注入、扩散等。P+源区4和P+漏区5的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，沟道宽度是沟道长度的2倍以上，N+阱区6与P+漏区5之间的距离为1μm至100μm，限定P+源区4、P+漏区5和N+阱区6尺寸，可以保证测试的灵敏度。P+源区4、P+漏区5和N+阱区6的掺杂浓度相等，且为外延层2掺杂浓度的10倍以上，有利于制备电极。
S400、在外延层2上生长氧化层3，氧化层3厚度需控制在2nm至1000nm之间。氧化层3生长方式与电子器件中氧化层3状态一致，其状态包括氧化层3厚度、氧化层3生长方式、氧化层3生长气氛、氧化层3生长环境等。其中，生长方式主要涉及干氧、湿氧、干/湿氧混合等。
S500、对氧化层3进行刻蚀，刻蚀方式可以是干法刻蚀、等离子体刻蚀、湿法刻蚀，漏出阱区和衬底1。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式可以是物理气相淀积、化学气相淀积、金金属化、铝金属化、铜金属化等。
S600、将源极和漏极接地；栅氧电场保持负偏置，强度为-0.1MV/cm至-8MV/cm；阱区正偏置，电压为1V至10V，衬底1正偏置，电压为1.2V至11V，保持衬底1与阱区的偏置电压差大于等于0.2V，施加偏置时间为1s至105s。在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S700、将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，电场强度大于等于+8MV/cm，此时氧化层会产生正电荷，施加偏置时间为1s至105s。在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S800、栅氧电场交替进行正偏置和负偏置，电场强度小于8MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为100s至10000s，交替次数为1次至10次，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。交替偏置可以消除其他电荷，如负电荷、其他正电荷等，仅留下固定正电荷。通过栅氧电场交替作用能够检测到平带电压的变化，检测到固定正电荷与其他正电荷之间的区别，表征电子器件氧化层中固定正电荷陷阱状态。
本发明的实施例提供一种电子器件氧化层中俘获固定正电荷高灵敏检测技术，该实施方式步骤简单，易于操作，所提出的技术途径能够大幅度降低检测固定正电荷试验的费用，对材料和器件可靠性、生产制造、空间与核辐射环境效应地面模拟试验和研究具有重大的意义。
实施例一
S100、选择高掺杂浓度P型半导体材料制备成衬底，衬底的厚度t1为10μm，掺杂浓度为1e19cm-3。
S200、在衬底上制备N型外延层，外延层的厚度t2为20μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成P+源区、P+漏区和N+阱区，形成方式是离子注入。P+源区和P+漏区的沟道长度为10μm，沟道宽度为200μm，N+阱区与P+漏区之间的距离为10μm；P+源区、P+漏区和N+阱区的掺杂浓度为5e18cm-3。
S400、在外延层上生长氧化层，氧化层厚度为50nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式是物理气相淀积。
S600、将源极和漏极接地，栅氧电场保持负偏置，强度为-5MV/cm，阱区偏置6V，衬底偏置6.5V，施加偏置时间为104s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，电场强度为+8MV/cm，施加偏置时间为300s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为5MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为200s，交替次数为4次；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
本实施例检测到的测试时间与电子浓度的关系如图4所示，图中横坐标为测试时间，纵坐标为检测到的电子浓度，Vg为栅氧电压，多段曲线分布表示不同的电场强度下氧化物层俘获正电荷的状态。本实施例检测到的测试时间与可恢复电荷的关系如图5所示，图中横坐标为测试时间，纵坐标为检测到的可恢复电荷浓度，Vg为栅氧电压，检测结果显示在不同栅压下检测结果重合。从上述检测结果和图谱中可以检测到固定正电荷，表征电子器件氧化层中固定正电荷陷阱状态。
实施例二
S100、选择高掺杂浓度P型半导体材料制备成衬底，衬底的厚度t1为1μm，掺杂浓度为5e18cm-3。
S200、在衬底上制备N型外延层，外延层的厚度t2为5μm，掺杂浓度为1e16cm-3。
S300、在外延层上形成P+源区、P+漏区和N+阱区，形成方式是离子注入。P+源区和P+漏区的沟道长度为1μm，沟道宽度为10μm，P+阱区与P+漏区之间的距离为1μm；P+源区、P+漏区和N+阱区的掺杂浓度为1e18m-3。
S400、在外延层上生长氧化层，氧化层厚度为2nm。
S500、对氧化层进行刻蚀，刻蚀方式是湿法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式是金金属化。
S600、将源极和漏极接地，栅氧电场保持负偏置，强度为-0.1MV/cm；阱区偏置1V，衬底偏置1.2V，施加偏置时间为100s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，电场强度为+9MV/cm，施加偏置时间为103s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为6MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为1000s，交替次数为3次；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
实施例三
S100、选择高掺杂浓度P型半导体材料制备成衬底，衬底的厚度t1为50μm，掺杂浓度为1e20cm-3。
S200、在衬底上制备N型外延层，外延层的厚度t2为20μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成P+源区、P+漏区和N+阱区，形成方式是离子注入。P+源区和P+漏区的沟道长度为50μm，沟道宽度为500μm，N+阱区与P+漏区之间的距离为50μm；P+源区、P+漏区和N+阱区的掺杂浓度为1e19m-3。
S400、在外延层上生长氧化层，氧化层厚度为100nm。
S500、对氧化层进行刻蚀，刻蚀方式是湿法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式是铝金属化。
S600、将源极和漏极接地，栅氧电场保持负偏置，强度为-8MV/cm；阱区偏置10V，衬底偏置11V，施加偏置时间为103s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，电场强度为+8.5MV/cm，施加偏置时间为104s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为1MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为500s，交替次数为10次；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
实施例四
S100、选择高掺杂浓度P型半导体材料制备成衬底，衬底的厚度t1为60μm，掺杂浓度为1e21cm-3。
S200、在衬底上制备N型外延层，外延层的厚度t2为30μm，掺杂浓度为1e14cm-3。
S300、在外延层上形成P+源区、P+漏区和N+阱区，形成方式是离子注入。P+源区和P+漏区的沟道长度为1μm，沟道宽度为10μm，N+阱区与P+漏区之间的距离为1μm；P+源区、P+漏区和N+阱区的掺杂浓度为1e18m-3。
S400、在外延层上生长氧化层，氧化层厚度为60nm。
S500、对氧化层进行刻蚀，刻蚀方式是等离子体刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式是铜金属化。
S600、将源极和漏极接地，栅氧电场保持负偏置，强度为-4MV/cm；阱区偏置5V，衬底偏置7V，施加偏置时间为105s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，电场强度为+10MV/cm，施加偏置时间为105s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为1MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为104s，交替次数为1次；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
实施例五
S100、选择高掺杂浓度P型半导体材料制备成衬底，衬底的厚度t1为30μm，掺杂浓度为1e22cm-3。
S200、在衬底上制备N型外延层，外延层的厚度t2为30μm，掺杂浓度为1e15cm-3。
S300、在外延层上形成P+源区、P+漏区和N+阱区，形成方式是扩散。P+源区和P+漏区的沟道长度为30μm，沟道宽度为200μm，N+阱区与P+漏区之间的距离为50μm；P+源区、P+漏区和N+阱区的掺杂浓度为1e17m-3。
S400、在外延层上生长氧化层，氧化层厚度为100nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式是物理气相淀积。
S600、将源极和漏极接地，栅氧电场保持负偏置，强度为-6.6MV/cm；阱区偏置8V，衬底偏置9.5V，施加偏置时间为5000s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，电场强度为+9MV/cm，施加偏置时间为104s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为6MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为1000s，交替次数为6次；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
实施例六
S100、选择高掺杂浓度P型半导体材料制备成衬底，衬底的厚度t1为10μm，掺杂浓度为1e19cm-3。
S200、在衬底上制备N型外延层，外延层的厚度t2为30μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成P+源区、P+漏区和N+阱区，形成方式是离子注入。P+源区和P+漏区的沟道长度为20μm，沟道宽度为250μm，N+阱区与P+漏区之间的距离为20μm；P+源区、P+漏区和N+阱区的掺杂浓度为1e19m-3。
S400、在外延层上生长氧化层，氧化层厚度为150nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式是化学气相淀积。
S600、将源极和漏极接地，栅氧电场保持负偏置，强度为-7MV/cm；阱区偏置-9V，衬底偏置-10V，施加偏置时间为10s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，电场强度为+8MV/cm，施加偏置时间为100s；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为3MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为100s，交替次数为8次；在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
虽然本公开披露如上，但本公开的保护范围并非仅限于此。本领域技术人员在不脱离本公开的精神和范围的前提下，可进行各种变更与修改，这些变更与修改均将落入本发明的保护范围。

Claims (10)

1.一种电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，包括以下步骤：
S100、选择P型半导体材料制备成衬底；
S200、在所述衬底上制备N型外延层；
S300、在所述外延层上形成P+源区、P+漏区和N+阱区；
S400、在所述外延层上生长氧化层；
S500、对所述氧化层进行刻蚀，漏出所述阱区和衬底，在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极；
S600、将所述源极和漏极接地，栅氧电场保持负偏置，阱区正偏置，衬底正偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态；
S700、将所述源极、漏极、阱区和衬底接地，栅氧电场保持正偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态；
S800、栅氧电场交替进行正偏置和负偏置，正偏置和负偏置的交替时间和交替次数相同，在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。
2.根据权利要求1所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S600中，施加偏置时间为1s至105s。
3.根据权利要求2所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S700中，施加偏置时间为1s至105s。
4.根据权利要求3所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S800中，正偏置和负偏置的交替时间为100s至10000s，正偏置和负偏置的交替次数为1次至10次。
5.根据权利要求1所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S600中，栅氧电场强度为-0.1MV/cm至-8MV/cm，阱区偏置1V至10V，衬底偏置为1.2V至11V。
6.根据权利要求5所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S700中，栅氧电场强度大于等于+8MV/cm。
7.根据权利要求6所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S800中，栅氧电场交替进行正偏置和负偏置，电场强度小于8MV/cm。
8.根据权利要求1所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S100中，所述衬底的厚度为1μm至100μm。
9.根据权利要求8所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S200中，所述外延层的厚度为5μm至50μm，掺杂浓度小于1e18cm-3。
10.根据权利要求9所述的电子器件氧化层中固定正电荷陷阱的检测方法，其特征在于，所述步骤S500中，所述P+源区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述P+漏区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述N+阱区与所述P+漏区之间的距离为1μm至100μm，所述P+源区、P+漏区和N+阱区的掺杂浓度相等，且所述P+源区、P+漏区和N+阱区的掺杂浓度为所述外延层掺杂浓度的10倍以上。
CN202010735733.5A 2020-07-28 2020-07-28 电子器件氧化层中固定正电荷陷阱的检测方法 Active CN111751698B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010735733.5A CN111751698B (zh) 2020-07-28 2020-07-28 电子器件氧化层中固定正电荷陷阱的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010735733.5A CN111751698B (zh) 2020-07-28 2020-07-28 电子器件氧化层中固定正电荷陷阱的检测方法

Publications (2)

Publication Number Publication Date
CN111751698A true CN111751698A (zh) 2020-10-09
CN111751698B CN111751698B (zh) 2022-11-25

Family

ID=72712132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010735733.5A Active CN111751698B (zh) 2020-07-28 2020-07-28 电子器件氧化层中固定正电荷陷阱的检测方法

Country Status (1)

Country Link
CN (1) CN111751698B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316276A (ja) * 1995-05-12 1996-11-29 Internatl Business Mach Corp <Ibm> 電荷測定装置
US5907764A (en) * 1995-11-13 1999-05-25 Advanced Micro Devices, Inc. In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers
TW556302B (en) * 2002-10-09 2003-10-01 United Microelectronics Corp Method for monitoring oxide quality
CN102074489A (zh) * 2009-11-24 2011-05-25 中国科学院微电子研究所 一种多偏置下场效应晶体管栅漏电容的测试方法
CN104882438A (zh) * 2015-05-25 2015-09-02 西安邮电大学 一种基于陷阱控制的半导体电容器件及其制备方法与应用
CN105552021A (zh) * 2016-01-18 2016-05-04 华北电力大学 一种基于电荷精确分布的t-tsv的mos电容量化方法
CN106353344A (zh) * 2016-10-19 2017-01-25 哈尔滨工业大学 双极型器件电离和位移辐射损伤缺陷辨别方法
CN106981438A (zh) * 2017-03-25 2017-07-25 江阴新顺微电子有限公司 铟镓合金作为代汞物在氧化层固定电荷测试中的方法
CN108108536A (zh) * 2017-12-07 2018-06-01 中国电子产品可靠性与环境试验研究所 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备
CN109270423A (zh) * 2018-10-03 2019-01-25 大连理工大学 一种SiC MOSFET器件低温稳定性的评价测试方法
CN111381140A (zh) * 2018-12-29 2020-07-07 长鑫存储技术有限公司 半导体元件测试方法与设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316276A (ja) * 1995-05-12 1996-11-29 Internatl Business Mach Corp <Ibm> 電荷測定装置
US5907764A (en) * 1995-11-13 1999-05-25 Advanced Micro Devices, Inc. In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers
TW556302B (en) * 2002-10-09 2003-10-01 United Microelectronics Corp Method for monitoring oxide quality
CN102074489A (zh) * 2009-11-24 2011-05-25 中国科学院微电子研究所 一种多偏置下场效应晶体管栅漏电容的测试方法
CN104882438A (zh) * 2015-05-25 2015-09-02 西安邮电大学 一种基于陷阱控制的半导体电容器件及其制备方法与应用
CN105552021A (zh) * 2016-01-18 2016-05-04 华北电力大学 一种基于电荷精确分布的t-tsv的mos电容量化方法
CN106353344A (zh) * 2016-10-19 2017-01-25 哈尔滨工业大学 双极型器件电离和位移辐射损伤缺陷辨别方法
CN106981438A (zh) * 2017-03-25 2017-07-25 江阴新顺微电子有限公司 铟镓合金作为代汞物在氧化层固定电荷测试中的方法
CN108108536A (zh) * 2017-12-07 2018-06-01 中国电子产品可靠性与环境试验研究所 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备
CN109270423A (zh) * 2018-10-03 2019-01-25 大连理工大学 一种SiC MOSFET器件低温稳定性的评价测试方法
CN111381140A (zh) * 2018-12-29 2020-07-07 长鑫存储技术有限公司 半导体元件测试方法与设备

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
D. LIU,等: "Detecting Impurities in the Ultra Thin Silicon Oxide Layer By Hg-Schottky Capacitance–Voltage (CV) Method", 《MATERIALS RESEARCH SOCIETY》 *
余维健: "柔性硅基MOS电容制备及特性研究", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 *
张鹏 等: "纳米MOSFET 栅氧化层中吸引型陷阱的参数提取方法", 《中国科学: 物理学 力学 天文学》 *

Also Published As

Publication number Publication date
CN111751698B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
Folchert et al. Modeling recombination and contact resistance of poly‐Si junctions
US8241928B2 (en) Test structure and method for detecting charge effects during semiconductor processing
CN110850263B (zh) 基于栅控lpnp晶体管进行质子位移损伤等效的方法
Gatel et al. Extended charge layers in metal-oxide-semiconductor nanocapacitors revealed by Operando electron holography
WO2022022509A1 (zh) 电子器件中氧化物层辐射诱导缺陷的检测方法
CN106546638B (zh) 能带缺陷密度分布的测试方法
CN111751698B (zh) 电子器件氧化层中固定正电荷陷阱的检测方法
CN111785656B (zh) 电子器件氧化层中固定负电荷陷阱的检测方法
CN112151403A (zh) 基于无结型晶体管的表征方法
Nanver et al. Test structures without metal contacts for DC measurement of 2D-materials deposited on silicon
CN105247669B (zh) 半导体晶圆的评价方法
CN111856164B (zh) 提取电子器件氧化层中正电荷的方法
Sun et al. Effect of Damage in Source and Drain on the Endurance of a 65-nm-Node NOR Flash Memory
CN111856236B (zh) 提取电子器件氧化层中负电荷的方法
Mikolášek et al. Capacitance analysis of the structures with the a-Si: H (i)/c-Si (p) heterojunction for solar-cell applications
Fujiki et al. Dynamics of the charge centroid in metal–oxide–nitride–oxide–silicon memory cells during avalanche injection and Fowler–Nordheim injection based on incremental-step-pulse programming
Fedorenko Ion-beam-induced defects in CMOS technology: methods of study
Findlay et al. Non-visual defect monitoring with surface voltage mapping
US20220113436A1 (en) Hydrogenated amorphous silicon detector
Chang et al. Analysis of Total Ionizing Dose Effects Using Electron Holography
TW201436053A (zh) 應用於半導體裝置之形成淺接面的方法
Verma et al. Multiple contacts investigation of single silicon nanowires with the active voltage contrast scanning electron microscopy technique
US20240118332A1 (en) Test device for determining an effective work function, method of manufacturing the same and method of determining an effective work function
Maslougkas Gate oxide characterization of 4H-SiC MOS capacitors: A study of the effects of electrical stress on the flat-band voltage of n-type substrate 4H-SiC MOS capacitors
US7709836B2 (en) Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant