CN109270423A - 一种SiC MOSFET器件低温稳定性的评价测试方法 - Google Patents

一种SiC MOSFET器件低温稳定性的评价测试方法 Download PDF

Info

Publication number
CN109270423A
CN109270423A CN201811163919.7A CN201811163919A CN109270423A CN 109270423 A CN109270423 A CN 109270423A CN 201811163919 A CN201811163919 A CN 201811163919A CN 109270423 A CN109270423 A CN 109270423A
Authority
CN
China
Prior art keywords
electric field
indicate
curve
field stress
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811163919.7A
Other languages
English (en)
Other versions
CN109270423B (zh
Inventor
王德君
孙雨浓
杨超
秦福文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201811163919.7A priority Critical patent/CN109270423B/zh
Publication of CN109270423A publication Critical patent/CN109270423A/zh
Application granted granted Critical
Publication of CN109270423B publication Critical patent/CN109270423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明属于碳化硅半导体器件可靠性测试技术领域，一种SiC MOSFET器件低温稳定性的评价测试方法，包括以下步骤：(1)将经过ECR氮等离子体钝化处理的样品放入探针台，抽真空，降温，(2)对施加电场应力前的样品进行C‑V曲线测量，(3)对施加电场应力后的样品进行C‑V曲线测量，(4)计算施加电场应力前后C‑V曲线的漂移量，(5)评价ECR氮等离子体钝化工艺对器件稳定性的影响。本发明在低温(80～300K)测量时排除了可动电荷和固定电荷对SiC MOSTET器件稳定性的影响，可以探究钝化工艺对氧化层陷阱和界面陷阱单独的钝化效果，计算出样品的氧化层陷阱电荷数和界面陷阱电荷数，可用来评估SiC MOSFET器件的低温稳定性。

Description

一种SiC MOSFET器件低温稳定性的评价测试方法
技术领域
本发明涉及一种SiC MOSFET器件低温稳定性的评价测试方法，属于碳化硅半导体器件可靠性测试技术领域。
背景技术
SiC半导体因具有载流子漂移速度大、禁带宽度大、临界击穿电场强等多个优点，被广泛地应用在高温高频和高压等恶劣环境中，并且因为SiC半导体是唯一可以直接热氧化形成SiO2薄膜的宽带隙化合物半导体，所以是代替传统的硅制造SiC MOS器件的最优选择。然而在实际的氧化及后续步骤中，会使SiC MOS器件氧化层存在大量陷阱和电荷，宏观上导致C-V曲线平带电压(MOSFET阈值电压)的严重漂移。在高温下曲线漂移与可动电荷和陷阱有关，而低温时可动离子会被冻结不贡献漂移，C-V曲线的不稳定性就只与陷阱有关。陷阱又分为氧化层陷阱和界面陷阱，目前对界面陷阱的钝化方法有很多，而对氧化层陷阱的钝化及机理分析较少，因钝化效果往往受到其它陷阱电荷影响，因此找到一种可以评价器件稳定性并且单独评价钝化工艺对氧化层陷阱钝化效果的测量方法是目前SiC MOS器件研究领域急待解决的关键技术问题。
针对氧化层陷阱电荷和界面陷阱电荷分离的问题，董鹏等人在专利[公开号：CN106684012A]中制作了以Si为衬底的MIS器件，其中的关键工艺为对MIS器件进行测试获取平带电压后计算得到了总的电荷密度Ntot，接着又对MIS器件进行深能级瞬态谱测试，获取了总的界面态Nit，两者相减得到Not。然而此方法是否适用于SiC衬底的MOS结构还未知。
针对陷阱密度的有关计算，强蕾等人在专利[公开号：CN 107478977A]中对氧化物晶体管施加不同时长的正应力分析阈值电压漂移机制，并且利用亚阈值摆幅和陷阱态的关系，提取界面态密度以及半导体体内的氧化层陷阱态密度。但是该方法的限制是所制备的晶体管在施加不同时长的正应力后亚阈值摆幅要基本不变，并且计算方法较为复杂且未考虑温度对其的影响。
庄绍勋等人在专利[公开号：CN 1691303A]中提出了一种在MOSFET元件中直接计算缺陷的方法，建构一个适合低漏电的测量区间，再利用低漏电流CP法去除测量中产生的大量寄生漏电流，可准确的计算出栅极氧化层界面缺陷以及有效评价栅极氧化层质量。但此方法需要的参数较多并且无法应用到SiC MOS电容上。
关于评价MOS器件稳定性方法的问题，张平等人在其专利[公开号：CN101271845A]中提出了在MOS器件制作完成后执行连续两次合金化步骤和常温冷却步骤，可减小MOS器件在工作中的电压漂移量，提高器件性能稳定性。然而该专利申请者没有具体说明评价器件稳定性的测试方法。
发明内容
为了克服现有技术中存在的不足，本发明目的是提供一种SiC MOSFET器件低温稳定性的评价测试方法。该方法可在低温80～300K测试下去除固定电荷和可动电荷对器件稳定性的影响，将氧化层陷阱电荷和界面陷阱电荷对漂移的贡献分离，同时获得钝化工艺对氧化层陷阱和界面陷阱单独的钝化效果，可定量的计算出氧化层缺陷电荷数和界面缺陷电荷数，从而用来评估SiC MOSFE器件的稳定性。
为了实现上述发明目的，解决已有技术中所存在的问题，本发明采取的技术方案是：一种SiC MOSFET器件低温稳定性的评价测试方法，包括以下步骤：
步骤1、将经过ECR氮等离子体钝化处理的样品放入探针台，抽真空，降温，具体包括以下子步骤：
(a)将氮气通入到探针台的腔室中，2～10分钟后打开腔室，放入经过ECR氮等离子体钝化处理的SiC MOSFET样品，然后关闭腔室，关闭氮气瓶；
(b)打开机械泵抽真空，待抽到10-4～10-6Pa时，关闭腔室，关闭机械泵，采用液氮使腔室降至低温80～300K；
步骤2、对施加电场应力前的样品进行C-V曲线测量，在80～300K的低温测试温度范围内，每隔20～60K使用4200-SCS半导体参数测试仪进行高频C-V曲线测量，测得施加电场应力前的平带电压，半导体参数测试仪频率设置为1～7MHz，扫描电压设置为-20V～20V；
步骤3、对施加电场应力后的样品进行C-V曲线测量，原位施加±1～10MV/cm的电场应力，时间控制在60～2000s，应力结束后立即再次测量C-V曲线，测得施加电场应力后的平带电压；
步骤4、计算施加电场应力前后C-V曲线的漂移量，通过施加电场应力前后C-V曲线的漂移量，计算出平带电压差ΔVfb，施加电场应力前后的平带电压是以平带电容Cfb为参考点加以确定，施加电场应力前后的平带电压值相减即为平带电压差ΔVfb，平带电容Cfb通过公式(1)进行描述，
式中，Cs表示半导体电容，LD表示德拜长度，Cox表示氧化层电容，单位面积电容值F/m，ε0表示真空介电常数，εs表示碳化硅相对介电常数；
通过施加电场应力前后C-V曲线的漂移量，计算出中带电压差ΔVmg，施加电场应力前后的中带电压是以中带电容Cmg为参考点加以确定，施加电场应力前后的中带电压值相减即为中带电压差ΔVmg，中带电容Cmg通过公式(2)进行描述，
式中，Cox表示氧化层电容，单位面积电容值F/m，ε0表示真空介电常数，εi表示二氧化硅相对介电常数，εs表示碳化硅相对介电常数，k表示玻尔兹曼常数，T表示开氏温度，Nd +表示有效掺杂浓度，ni表示本征载流子浓度，q表示电子电荷量，1.6×10-19C；
步骤5、评价ECR氮等离子体钝化工艺对器件稳定性的影响，通过计算得出不同钝化条件下的氧化层陷阱电荷数和界面陷阱电荷数，用来评价氮等离子体钝化工艺对器件稳定性的影响，氧化层陷阱电荷数ΔQot通过公式(3)进行描述，
式中，A表示Al电极面积，界面陷阱电荷数ΔQit通过公式(4)进行描述，
本发明有益效果是：一种SiC MOSFET器件低温稳定性的评价测试方法，包括以下步骤：(1)将经过ECR氮等离子体钝化处理的样品放入探针台，抽真空，降温，(2)对施加电场应力前的样品进行C-V曲线测量；(3)对施加电场应力后的样品进行C-V曲线测量；(4)计算施加电场应力前后C-V曲线的漂移量；(5)评价ECR氮等离子体钝化工艺对器件稳定性的影响。与已有的测量方法相比，本发明在低温(80～300K)测量时排除了可动电荷和固定电荷对SiC MOSTET器件稳定性的影响，可以单独探究钝化工艺对氧化层陷阱和界面陷阱单独的钝化效果，定量的计算出样品的氧化层陷阱电荷数和界面陷阱电荷数，可用来评估SiCMOSFET器件的低温稳定性。
附图说明
图1是本发明方法步骤流程图。
图2是不同碳化硅晶片制作的MOSFET样品在100K测量时施加电场正应力前后的C-V曲线图，其中：(a)表示未被氮等离子体钝化处理的碳化硅晶片制作的MOSFET样品C-V曲线图，(b)表示被氮等离子体钝化处理15min的碳化硅晶片制作的MOSFET样品C-V曲线图。
图3是不同碳化硅晶片制作的MOSFET样品在150K测量时施加电场正应力前后的C-V曲线图，其中：(a)表示未被氮等离子体钝化处理的碳化硅晶片制作的MOSFET样品C-V曲线图，(b)表示被氮等离子体钝化处理15min的碳化硅晶片制作的MOSFET样品C-V曲线图。
图4是不同碳化硅晶片制作的MOSFET样品在200K测量时施加电场正应力前后的C-V曲线图，其中：(a)表示未被氮等离子体钝化处理的碳化硅晶片制作的MOSFET样品C-V曲线图，(b)表示被氮等离子体钝化处理15min的碳化硅晶片制作的MOSFET样品C-V曲线图。
具体实施方式
下面结合实施例对本发明作进一步说明。
实施例1
将氮气通入到探针台的腔室中，5分钟后打开腔室放入经ECR氮等离子体钝化处理过的0min和15min的2个碳化硅晶片制作的MOSFET样品，关闭腔室，关闭氮气瓶；打开机械泵抽真空，待抽到10-4Pa以下时，关闭腔室旋钮，关闭机械泵，用液氮使腔室降至低温100K；在100K的低温测试温度下便用4200-SCS半导体参数测试仪进行高频C-V曲线测量，半导体参数测试仪频率设置为1MHz，扫描电压为-20V～20V；在100K下测量完高频C-V曲线后原位施加2.5MV/cm的正电场应力，时间为600s，正电场应力结束后立即再次测量C-V曲线；通过正电场应力前后C-V曲线的漂移量，计算出ΔVfb、ΔVmg和不同钝化条件下的氧化层陷阱电荷和界面陷阱电荷。实测结果如图2所示，其中：(a)表示氮等离子体钝化处理前的MOSFET样品的C-V曲线图，低温100K测量的平带电压漂移值为6.73V(正应力后C-V曲线提取的平带电压和应力前C-V曲线提取的平带电压的差值)，中带电压漂移值为4.68V(正电场应力后C-V曲线提取的中带电压和应力前C-V曲线提取的中带电压的差值)；(b)表示氮等离子体钝化处理15min后MOSFET样品的C-V曲线图，低温100K测量的平带电压漂移值为3.45V，中带电压漂移值为2.81V。因此可以计算出这两种不同钝化处理时间的样品在100K温度测量时氧化层陷阱电荷数和界面陷阱电荷数，如表1所示。
表1
由表1可知处理钝化处理15min的样品氧化层陷阱电荷数和界面陷阱电荷数更小，说明本发明这个测试方法可以测得氮离子体工艺能有效的钝化氧化层陷阱和界面陷阱，并且在低温100K下测量时发现钝化15min的SiC MOSFET器件的稳定性得到提高。
实施例2
将氮气通入到探针台的腔室中，5分钟后打开腔室放入经ECR氮等离子体钝化处理过的0min和15min的2个碳化硅晶片制作的MOSFET样品，关闭腔室，关闭氮气瓶；打开机械泵抽真空，待抽到10-4Pa以下时，关闭腔室旋钮，关闭机械泵，用液氮使腔室降至低温150K；在150K的低温测试温度下用4200-SCS半导体参数测试仪进行高频C-V曲线测量，半导体参数测试仪频率设置为1MHz，扫描电压为-20V～20V；在150K下测量完高频C-V曲线后原位施加2.5MV/cm的正电场应力，时间为600s，应力结束后立即再次测量C-V曲线；通过正电场应力前后C-V曲线的漂移量，计算出ΔVfb、ΔVmg和不同钝化条件下的氧化层陷阱电荷和界面陷阱电荷。实测结果如图3所示，其中：(a)表示氮等离子体钝化处理前的MOSFET样品的C-V曲线图，低温150K测量的平带电压漂移值为6.17V，中带电压漂移值为4.83V；(b)表示氮等离子体钝化处理15min后MOSFET样品的C-V曲线图，低温150K测量的平带电压漂移值为3.42V，中带电压漂移值为3.04V。因此可以计算出这两种不同钝化处理时间的样品在150K温度测量时氧化层陷阱电荷数和界面陷阱电荷数，如表2所示。
表2
由表2可知钝化处理15min的样品氧化层陷阱电荷数和界面陷阱电荷数更小，说明本发明这个测试方法可以测得氮离子体工艺能有效的钝化氧化层陷阱和界面陷阱，并且在低温150K下测量时发现钝化15min的SiC MOSFET器件的稳定性得到提高。
实施例3
将氮气通入到探针台的腔室中，5分钟后打开腔室放入经ECR氮等离子体钝化处理过的0min和15min的2个碳化硅晶片制作的MOSFET样品，关闭腔室，关闭氮气瓶；打开机械泵抽真空，待抽到10-4Pa以下时，关闭腔室旋钮，关闭机械泵，用液氮使腔室降至低温200K；在200K的低温测试温度下用4200-SCS半导体参数测试仪进行高频C-V曲线测量，半导体参数测试仪频率设置为1MHz，扫描电压为-20V～20V；在200K下测量完高频C-V曲线后原位施加2.5MV/cm的正电场应力，时间为600s，正电场应力结束后立即再次测量C-V曲线；通过正电场应力前后C-V曲线的漂移量，计算出ΔVfb、ΔVmg和不同钝化条件下的氧化层陷阱电荷和界面陷阱电荷。实测结果如图4所示，其中：(a)表示氮等离子体钝化处理前的MOSFET样品的C-V曲线图，低温200K测量的平带电压漂移值为3.25V，中带电压漂移值为2.47V；(b)表示氮等离子体钝化处理15min后MOSFET样品的C-V曲线图，低温200K测量的平带电压漂移值为2.06V，中带电压漂移值为1.82V。因此可以计算出这两种不同钝化处理时间的样品在200K温度测量时氧化层陷阱电荷数和界面陷阱电荷数，如表3所示。
表3
由表3可知钝化处理15min的样品氧化层陷阱电荷数和界面陷阱电荷数更小，说明本发明这个测试方法可以测得氮离子体工艺能有效的钝化氧化层陷阱和界面陷阱，并且在低温200K下测量时发现钝化15min的SiC MOSFET器件的稳定性得到提高。
本发明优点在于：一种SiC MOSFET器件低温稳定性的评价测试方法，在低温(80～300K)测量时排除了可动电荷和固定电荷对SiC MOSTET器件稳定性的影响，可以探究钝化工艺对氧化层陷阱和界面陷阱单独的钝化效果，定量的计算出样品在钝化前后的氧化层陷阱电荷数和界面陷阱电荷数，进而评估SiC MOSFET器件的低温稳定性。

Claims (1)

1.一种SiC MOSFET器件低温稳定性的评价测试方法，其特征在于包括以下步骤：
步骤1、将经过ECR氮等离子体钝化处理的样品放入探针台，抽真空，降温，具体包括以下子步骤：
(a)将氮气通入到探针台的腔室中，2～10分钟后打开腔室，放入经过ECR氮等离子体钝化处理的SiC MOSFET样品，然后关闭腔室，关闭氮气瓶；
(b)打开机械泵抽真空，待抽到10-4～10-6Pa时，关闭腔室，关闭机械泵，采用液氮使腔室降至低温80～300K；
步骤2、对施加电场应力前的样品进行C-V曲线测量，在80～300K的低温测试温度范围内，每隔20～60K使用4200-SCS半导体参数测试仪进行高频C-V曲线测量，测得施加电场应力前的平带电压，半导体参数测试仪频率设置为1～7MHz，扫描电压设置为-20V～20V；
步骤3、对施加电场应力后的样品进行C-V曲线测量，原位施加±1～10MV/cm的电场应力，时间控制在60～2000s，应力结束后立即再次测量C-V曲线，测得施加电场应力后的平带电压；
步骤4、计算施加电场应力前后C-V曲线的漂移量，通过施加电场应力前后C-V曲线的漂移量，计算出平带电压差ΔVfb，施加电场应力前后的平带电压是以平带电容Cfb为参考点加以确定，施加电场应力前后的平带电压值相减即为平带电压差ΔVfb，平带电容Cfb通过公式(1)进行描述，
式中，Cs表示半导体电容，LD表示德拜长度，Cox表示氧化层电容，单位面积电容值F/m，ε0表示真空介电常数，εs表示碳化硅相对介电常数；
通过施加电场应力前后C-V曲线的漂移量，计算出中带电压差ΔVmg，施加电场应力前后的中带电压是以中带电容Cmg为参考点加以确定，施加电场应力前后的中带电压值相减即为中带电压差ΔVmg，中带电容Cmg通过公式(2)进行描述，
式中，Cox表示氧化层电容，单位面积电容值F/m，ε0表示真空介电常数，εi表示二氧化硅相对介电常数，εs表示碳化硅相对介电常数，k表示玻尔兹曼常数，T表示开氏温度，Nd +表示有效掺杂浓度，ni表示本征载流子浓度，q表示电子电荷量，1.6×10-19C；
步骤5、评价ECR氮等离子体钝化工艺对器件稳定性的影响，通过计算得出不同钝化条件下的氧化层陷阱电荷数和界面陷阱电荷数，用来评价氮等离子体钝化工艺对器件稳定性的影响，氧化层陷阱电荷数ΔQot通过公式(3)进行描述，
式中，A表示Al电极面积，界面陷阱电荷数ΔQit通过公式(4)进行描述，
CN201811163919.7A 2018-10-03 2018-10-03 一种SiC MOSFET器件低温稳定性的评价测试方法 Active CN109270423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811163919.7A CN109270423B (zh) 2018-10-03 2018-10-03 一种SiC MOSFET器件低温稳定性的评价测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811163919.7A CN109270423B (zh) 2018-10-03 2018-10-03 一种SiC MOSFET器件低温稳定性的评价测试方法

Publications (2)

Publication Number Publication Date
CN109270423A true CN109270423A (zh) 2019-01-25
CN109270423B CN109270423B (zh) 2020-11-20

Family

ID=65196036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811163919.7A Active CN109270423B (zh) 2018-10-03 2018-10-03 一种SiC MOSFET器件低温稳定性的评价测试方法

Country Status (1)

Country Link
CN (1) CN109270423B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111751698A (zh) * 2020-07-28 2020-10-09 哈尔滨工业大学 电子器件氧化层中固定正电荷陷阱的检测方法
CN112098790A (zh) * 2020-08-05 2020-12-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 基于mis-hemt的边界陷阱的能量分布测试方法及系统
CN112967944A (zh) * 2021-01-30 2021-06-15 大连理工大学 一种SiC MOS器件的陷阱量测试和分离方法
CN117686872A (zh) * 2024-02-01 2024-03-12 深圳辰达半导体有限公司 一种碳化硅mos管可靠性评估方法及系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882391A (en) * 1973-06-25 1975-05-06 Ibm Testing the stability of MOSFET devices
JP2002299400A (ja) * 2001-04-03 2002-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
CN1691303A (zh) * 2002-06-04 2005-11-02 联华电子股份有限公司 直接计算金氧半场效晶体管界面缺陷量的方法
CN101271845A (zh) * 2007-03-20 2008-09-24 中芯国际集成电路制造(上海)有限公司 一种提高mos器件阈值电压稳定性的方法
CN102621473A (zh) * 2012-04-13 2012-08-01 北京大学 一种实时监控nbti效应界面态产生的测试方法
CN106684012A (zh) * 2017-01-17 2017-05-17 中国工程物理研究院电子工程研究所 SiO2中电荷与SiO2/Si界面态的分离测试方法
CN107408532A (zh) * 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN107478977A (zh) * 2017-07-13 2017-12-15 中山大学 一种氧化物半导体薄膜晶体管陷阱态密度提取方法
CN108318796A (zh) * 2017-12-12 2018-07-24 东南大学 一种三端口碳化硅基功率器件界面态测试方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882391A (en) * 1973-06-25 1975-05-06 Ibm Testing the stability of MOSFET devices
JP2002299400A (ja) * 2001-04-03 2002-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
CN1691303A (zh) * 2002-06-04 2005-11-02 联华电子股份有限公司 直接计算金氧半场效晶体管界面缺陷量的方法
CN101271845A (zh) * 2007-03-20 2008-09-24 中芯国际集成电路制造(上海)有限公司 一种提高mos器件阈值电压稳定性的方法
CN102621473A (zh) * 2012-04-13 2012-08-01 北京大学 一种实时监控nbti效应界面态产生的测试方法
CN107408532A (zh) * 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN106684012A (zh) * 2017-01-17 2017-05-17 中国工程物理研究院电子工程研究所 SiO2中电荷与SiO2/Si界面态的分离测试方法
CN107478977A (zh) * 2017-07-13 2017-12-15 中山大学 一种氧化物半导体薄膜晶体管陷阱态密度提取方法
CN108318796A (zh) * 2017-12-12 2018-07-24 东南大学 一种三端口碳化硅基功率器件界面态测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
何玉娟 等: "MOS器件界面态与陷阱电荷分离方法研究", 《电子产品可靠性与环境试验》 *
姜丹丹: "硅纳米晶存储器可靠性研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111751698A (zh) * 2020-07-28 2020-10-09 哈尔滨工业大学 电子器件氧化层中固定正电荷陷阱的检测方法
CN111751698B (zh) * 2020-07-28 2022-11-25 哈尔滨工业大学 电子器件氧化层中固定正电荷陷阱的检测方法
CN112098790A (zh) * 2020-08-05 2020-12-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 基于mis-hemt的边界陷阱的能量分布测试方法及系统
CN112967944A (zh) * 2021-01-30 2021-06-15 大连理工大学 一种SiC MOS器件的陷阱量测试和分离方法
CN117686872A (zh) * 2024-02-01 2024-03-12 深圳辰达半导体有限公司 一种碳化硅mos管可靠性评估方法及系统
CN117686872B (zh) * 2024-02-01 2024-05-14 深圳辰达半导体有限公司 一种碳化硅mos管可靠性评估方法及系统

Also Published As

Publication number Publication date
CN109270423B (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
CN109270423A (zh) 一种SiC MOSFET器件低温稳定性的评价测试方法
EP2505998B1 (en) Measuring method for degree of degradation of lubricating oil, and measuring device therefor, as well as lubricating oil monitoring system in machine and device
Ricco et al. Oxide-thickness determination in thin-insulator MOS structures
JP2004500707A (ja) コロナ放電を用いて応力誘電リーク電流を測定する方法とゲート誘電体の完全性を測定する方法
US6265890B1 (en) In-line non-contact depletion capacitance measurement method and apparatus
Lagowski et al. Contact potential difference methods for full wafer characterization of oxidized silicon
Fedorenko et al. Energy distribution of the (100) Si/HfO 2 interface states
Yu et al. Extracting band-tail interface state densities from measurements and modelling of space charge layer resistance
CN109901038A (zh) 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
CN112967944B (zh) 一种SiC MOS器件的陷阱量测试和分离方法
CN109085486B (zh) 一种半导体-绝缘体界面态密度和俘获截面的测试方法
US5701088A (en) Method of evaluating a MIS-type semiconductor device
CN105247669B (zh) 半导体晶圆的评价方法
CN106021667B (zh) 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法
CN104716065A (zh) 金属氧化物半导体场效应晶体管电容-电压特性修正方法
Paterson et al. Gadolinium gallium oxide/gallium oxide insulators on GaAs and In0. 53Ga0. 47As n+ MOS capacitors: The interface state model and beyond
Gordon On-line capacitance—Voltage doping profile measurement of low-dose ion implants
CN100461362C (zh) 提高超薄等离子体氮氧化硅电性测试准确性的方法
Chim et al. Monitoring oxide quality using the spread of the dC/dV peak in scanning capacitance microscopy measurements
CN109473369A (zh) 一种监控高温炉管内掺杂浓度的方法
CN114371194B (zh) 使用电导法确定mos器件中半导体掺杂杂质分布的方法
Edelman et al. Contact potential difference methods for full wafer characterization of Si/SiO2 interface defects induced by plasma processing
Benabdelmoumene et al. Two-point capacitance-voltage (TPCV) concept: A new method for NBTI characterization
Ryan et al. On the contribution of bulk defects on charge pumping current

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant