CN109901038A - 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法 - Google Patents
一种用于绝缘栅型hemt的栅介质层陷阱态测定方法 Download PDFInfo
- Publication number
- CN109901038A CN109901038A CN201910155810.7A CN201910155810A CN109901038A CN 109901038 A CN109901038 A CN 109901038A CN 201910155810 A CN201910155810 A CN 201910155810A CN 109901038 A CN109901038 A CN 109901038A
- Authority
- CN
- China
- Prior art keywords
- hemt
- states
- hemt device
- mis
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，采用遮掩法在同一衬底制作HEMT器件，通过对HEMT器件和MIS‑HEMT器件进行C‑V特性测试得到相应器件的耗尽电压，通过在耗尽电压附近选取栅电压作为测试点电压，对不同栅压下进行电容对频率(Cm～f)及电导对频率(Gm～f)特性测试，通过模型计算得到普通HEMT器件的势垒层陷阱态密度及MIS‑HEMT总陷阱态密度，进而计算得到MIS‑HEMT器件的介质层陷阱态密度，据此可以确定介质层质量。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件表面及栅介质层的陷阱态密度的提取问题，特别是适用于Ⅲ-Ⅴ族化合物半导体材料异质结结构的高电子迁移率晶体管，可用于该类器件栅介质层的陷阱态密度的对比分析。
背景技术
由Ⅲ族元素和Ⅴ族元素所组成的半导体材料，如氮化镓(GaN)基、砷化镓(GaAs)基等半导体材料，它们的禁带宽度往往差异较大，因此人们通常利用这些Ⅲ-Ⅴ族化合物半导体材料形成各种异质结结构。基于上述异质结制作成的高电子迁移率晶体管，具有高载流子迁移率、高工作频率、大功率及良好的抗辐射性能等特性，可以广泛应用于微波功率系统和航天抗辐照系统等领域。1993年，Khan等人报道了世界上的第一只AlGaN/GaN-HEMT器件，输出饱和电流密度约为40mA/mm。其后，高电子迁移率晶体管的研究迅速发展，近来，富士通公司已经研制出功率达到250W的A1GaN/GaN HEMT。
在氮化镓基HEMT的研制过程中，人们发现制约其功率特性与可靠性的一个关键因素是 HEMT器件的栅极漏电流较大。为了抑制栅极漏电流，人们将“金属-绝缘层-半导体(MIS)”结构引入到了氮化镓HEMT的结构设计中，并且取得了较多显著的成果。该结构优点有三方面。第一，极大的降低了器件的栅漏电流，提高了器件击穿电压；第二，显著改善其跨导的栅压摆幅(GVS)；第三，较为明显地改善了器件的微波性能，这是由于介质层除了起到绝缘层的作用，还起到了钝化层的作用。
目前，在介质层的使用方面仍然处于探索阶段，介质层的使用要综合考虑到其介电常数，绝缘性能，钝化效果等因素，例如，HfO2具有较高的介电常数，但是优良的HfO2膜层较难获得；Al2O3具有较好的成膜质量，较低的陷阱态密度，其介电常数较低；SiO2具有沉积技术简单，易于操作等优点，但其介电常数比Al2O3更低。
对于MIS型或者MOS型高电子迁移率晶体管而言，其制作难点在于介质层的沉积，由于在AlGaN上生长各种介质层与在SiO2上生长相应介质层的条件并不相同，而现有生长设备的生长条件通常是针对于Si基而言，因此，如何在AlGaN上生长高质量的膜层就成为一个必须面对的问题。通常，需要生长人员通过多次生长与测试实验，才能够进行生长条件的确认。在介质层生长调试的过程中以及成品器件的评估中，如何快速准确的确定关于陷阱态的各项参数一直是研究人员研究的课题。目前，包括I-V法测试等，精度相对较高，但是对设备要求较高，且处理方法较为复杂，难以对多层陷阱态密度进行表征。而通常的陷阱态的表征始终是依靠C- V迟滞，变频C-V频散，光照C-V，变频电导法等，但是其处理方法只能是针对于整个器件所有层(包括介质层、势垒层、沟道层等)的综合陷阱态密度，无法针对于介质层本身，且无法抹除沟道层二维电子气对试验结果的影响。2000年，E.J.Miller等人提出了一种用于测定HEMT 器件势垒层及沟道层的变频C-V及G-V法，该方法可以明显消除沟道层中二维电子气的影响，实现了能够用于HEMT器件内部陷阱态密度的提取方法。
但是，该方法仅仅是应用于HEMT器件，无法应用于MIS-HEMT器件中介质层本身陷阱态密度的提取，也就无法确定介质层质量。
发明内容
本发明的目的在于提供一种适用于MIS结构HEMT器件中介质层内部平均陷阱密度的提取方法，以克服上述已有方法的不足。
为了实现上述目的，本发明所采用的技术方案为：一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，包括以下步骤：
S1，建立HEMT器件的横断面模型以及MIS-HEMT器件的横断面模型，并为所述HEMT器件的横断面模型和所述MIS-HEMT器件的横断面模型建立等效电路；所述MIS-HEMT器件的横断面模型与所述HEMT器件的横断面模型衬底结构一致；
S2，对所述HEMT器件以及MIS-HEMT器件，在耗尽电压区域选取若干个测试电压点；
S3，测试所述测试电压点的电导～频率及电容～频率的变化特性曲线，得到电导Gm与测试频率f之间的关系,以及电容Cm与测试频率f之间的关系；
S4，对所述HEMT器件，测定其势垒层电容Cb，按照步骤S1所建立的HEMT器件的横断面模型的等效电路，拟合得出间隔层的电容Cs，根据HEMT器件的势垒层电容Cb和间隔层的电容Cs计算出势垒层陷阱态密度Ditb；
S5，对所述MIS-HEMT器件，按照S1建立的MIS-HEMT器件的横断面模型的等效电路，拟合得出势垒层及介质层陷阱态密度之和Dit(b+i)；根据公式Diti＝Dit(b+i)-Ditb，计算不同测试点下的介质层内部陷阱态密度Diti，并求取所述MIS-HEMT器件的平均陷阱态密度。
进一步的，步骤S1中，采用由下至上的顺序建立所述普通型HEMT结构的横断面模型和所述MIS-HEMT型器件的横断面模型；且采用遮掩法在同一衬底制作所述普通型HEMT和MIS-HEMT器件，其中，未被遮掩部分即为MIS-HEMT器件。
进一步的，步骤S1中，当所述MIS-HEMT型器件为多层复合栅介质时，将所述复合栅介质等效为一种栅介质，等效方式为：求出所述多层复合栅介质的等效介电常数，并对所得到的等效介质层建立相应的等效电路模型。
进一步的，步骤S2中，所述测试电压点的选取方法为：根据所选择器件的电容-电压特性，确定对应器件的耗尽电压；在耗尽电压和开启电压之间，选取若干个测试用栅电压值，所述栅电压值即为测试电压点。
进一步的，步骤S2中，所选取的测试电压点的数量为2～4个。
进一步的，步骤S3中，按照10KHz～10MHz的测试频率，测试所述测试电压点的电导～频率及电容～频率的变化特性曲线。
进一步的，步骤S4中，所述间隔层的电容Cs的计算方法如公式(1)至公式(6)所示：
ω＝2πf (3)
Dit＝Cit·q (6)
其中，Rs为漏极的串联电阻，Cb为势垒层电容，Cit为间隔层界面陷阱电容，q为单电子电量，τ为陷阱态时常数，ω为角频率；及Cp为计算中间量，由实测值电导～频率及电容～频率通过公式(1)及(2)得到；使用公式(4)至公式(6)拟合后，得到间隔层的电容Cs、漏极的串联电阻Rs及间隔层陷阱态密度Dit。
进一步的，步骤S4中，按照所述HEMT器件的电容-电压特性确定所述势垒层电容Cb；所述势垒层陷阱态密度Ditb的计算方法如公式(7)、(8)、(9)和(10)所示：
(10)其中，及Cp为计算中间量，由实测值电导～频率及电容～频率通过公式(7)及(8)得到；间隔层的电容Cs已经为已知量。
进一步的，步骤S5中势垒层及介质层陷阱态密度之和Dit(b+i)按照公式(11)、(12)、(13) 和(14)确定：
Dit(b+i)＝Cit(b+i)·q (14)
其中，及Cp为计算中间量，由电导～频率及电容～频率通过公式(11)至(14)得到；间隔层的电容Cs已经为已知量，计算即可得出势垒层及介质层陷阱态密度之和Dit(b+i)。
进一步的，当所述普通型HEMT和MIS-HEMT器件的栅长小于1um时，对所述HEMT 器件和MIS-HEMT器件制作电容环，并使用电容环提取陷阱态密度。
与现有技术相比，本发明至少具有如下有益效果：
本发明方法与传统C-V法比较具有以下优点：
1.本发明采用频率依赖方法，频率变化范围较广，可以较为全面的覆盖不同时常数的陷阱态，从而明显提高了对不同时常数陷阱态的探测范围。
2.本发明由于侧重于提取栅介质层内陷阱态密度，而介质层的质量很大程度上决定了器件的击穿电压、频率特性、功率性能等重要因素，所以本方法更有利于对器件的性能表征。
3.传统C-V法受到底层势垒层的影响较大，由于HEMT器件为了改善性能，会增加各类钝化层，以及在势垒层下方增加插入层等，过多层数会显著影响到器件的C-V特性，因此，传统C-V法只能对陷阱态密度进行粗略评估，无法达到本发明方法的精度，对于生产指导的意义也不可同日而语。
本发明方法与传统频散法比较具有以下优点：
1.本发明方法能够较为精确地完成介质层内部陷阱态密度的提取。
2.本发明创新性地采用了遮掩法在同一衬底制作HEMT器件的方法，去除了介质层影响，从而为得出间隔层的Cs及势垒层陷阱态密度Ditb精确拟合提供了必要条件，所提取的Cs及Ditb能够直接应用于同片生长制作的MIS-HEMT器件，从而最大程度的保证了介质层陷阱态密度的提取精度。
3.本发明方法可行性较高，兼顾了提取的简便性及提取精度，可作为介质层沉积生产过程中的重要评估依据。
附图说明
图1是本发明中HEMT器件的结构及Cs拟合等效电路图；
图2是本发明中HEMT器件的结构及Cb拟合等效电路图；
图3是本发明中采用MIS结构的HEMT器件的结构图及Ce拟合等效电路图；
图4是MIS-HEMT器件及HEMT器件C-V曲线图；
图5a是本发明中使用变频测试法对普通型器件测试所得电导～频率(Gm～f)变化特性曲线；
图5b是本发明中使用变频测试法对普通型器件测试所得电容～频率(Cm～f)变化特性曲线；
图6a是本发明中使用变频测试法对MIS型器件测试所得电导～频率(Gm～f)变化特性曲线；
图6b是本发明中使用变频测试法对MIS型器件测试所得电容～频率(Cm～f)变化特性曲线；
图7a是本发明中拟合普通型HEMT间隔层电容Cs的拟合曲线图(测试栅电压-4.0V)；
图7b是本发明中拟合普通型HEMT间隔层电容Cs的拟合曲线图(测试栅电压-4.1V)；
图7c是本发明中拟合普通型HEMT间隔层电容Cs的拟合曲线图(测试栅电压-4.2V)；
图7d是本发明中拟合普通型HEMT间隔层电容Cs的拟合曲线图(测试栅电压-4.3V)；
图8是本发明中拟合MIS-HEMT间隔层电容Cs的拟合曲线图；
图9a是本发明中使用电容～频率(Cm～f)拟合法对MIS型器件中介质层及势垒层总缺陷态密度所得拟合曲线图(栅电压9.1V)；
图9b是本发明中使用电容～频率(Cm～f)拟合法对MIS型器件中介质层及势垒层总缺陷态密度所得拟合曲线图(栅电压9.2V)；
图9c是本发明中使用电容～频率(Cm～f)拟合法对MIS型器件中介质层及势垒层总缺陷态密度所得拟合曲线图(栅电压9.3V)；
图9d是本发明中使用电容～频率(Cm～f)拟合法对MIS型器件中介质层及势垒层总缺陷态密度所得拟合曲线图(栅电压9.4V)；
附图中：1-衬底，2-过渡层，3-介质层、4-势垒层，5-保护层，6-绝缘层。
具体实施方式
具体实施方式以AlGaN/GaN异质结MIS-HEMT为例进行说明。
参照图1及图2，本发明所使用的普通型HEMT结构，该结构自下而上为：衬底1、过渡2层、介质层3、势垒层4和保护层5。参照图3，本发明所使用MIS-HEMT结构自下而上为：衬底1、过渡层2、介质层3、势垒层4绝缘层6和保护层5。
本发明提取栅介质层内部陷阱态的方法如下：
步骤1，对所使用的MIS-HEMT器件及HEMT器件进行C-V特性测试，得到相应C-V曲线图，根据曲线图，确定相应器件的耗尽电压；MIS-HEMT器件及HEMT器件C-V特性测试曲线如图4所示。
步骤2，确定所使用HEMT器件的测试栅电压，方法是：在耗尽电压附近，选取2～4个栅压作为测试电压，所选取的2～4个栅电压均匀分布在完全耗尽电压到刚刚开启电压之间。对于HEMT器件，本实施例选取了-4.0V，-4.1V，-4.2V和-4.3V四个栅电压，测试曲线如图5a和图5b所示，频率测试范围为10KHz～10MHz。选取耗尽电压附近的电压是为了消除沟道层体陷阱的影响。
步骤3，确定所使用MIS-HEMT器件的测试栅电压，方法同步骤2，对于MIS-HEMT器件，本实施例选取了-9.1V，-9.2V，-9.3V和-9.4V四个栅电压。
步骤4，使用半导体参数分析仪对不同栅压下的HEMT器件和MIS-HEMT器件进行Cm～f 及Gm～f特性进行测试，测试频率为10k～10MHz，其中，HEMT器件测试曲线如图5所示，MIS-HEMT器件测试曲线如图6a和图6b所示，频率测试范围为10KHz～10MHz；对测试结果电容Cm和电导Gm进行保存，待处理。
步骤5，图1是用于拟合HEMT器件间隔层电容Cs的等效电路，其中Rs为漏极的串联电阻，Cb为势垒层电容，Cit为间隔层界面陷阱电容。根据图1中等效模型，对测试值电容Cm和电导Gm及电容拟合值Cp和电导拟合值Gp之间的关系进行推导，可以得到公式(1)及(2)，此外，角频率ω与测试频率f之间换算关系如公式(3)所示。
ω＝2πf (3)
使用公式(1)、(2)、(3)对Cm～f及Gm～f测试结果进行处理，得到Cp与Gp/ω的分布状态。
步骤6，使用公式(4)将得到的Cp与Gp/ω的分布进行拟合，得到间隔层的陷阱态密度Dit及陷阱时常数τ，将Dit及τ结果代入公式(5)及(6)，得到间隔层电容Cs值。公式(6) 中，q为单电子电量。
Dit＝Cit·q (6)
拟合后，普通型HEMT间隔层电容Cs的拟合曲线图如图7a至图7d所示、拟合MIS-HEMT 间隔层电容Cs的拟合曲线图如图8所示。
步骤7，图2是用于拟合HEMT器件势垒层陷阱态密度的等效电路，其中Cs已经是已知量。根据等效电路图，可以得到在拟合势垒层陷阱态密度时，测试值Cm1和Gm1及拟合值Cp1和Gp1之间的关系如公式(7)及公式(8)所示：
Ditb＝Citb·q (10)
将公式(7)和公式(8)进行公式(9)和(10)拟合处理后，得到HEMT器件势垒层陷阱态密度Ditb。
步骤8，图3是用于拟合MIS-HEMT器件介质层陷阱态密度的等效电路，其中Ce＝Cb+Cox， Ce为介质层与势垒层的等效电容，Cox为介质层电容，介质的种类及厚度确定后，介质层电容即可确定，间隔层电容Cs已由步骤6得到。根据等效电路图，可以得到在拟合势垒层陷阱态密度时，测试值Cm和Gm及拟合值Cp和Gp之间的关系如公式(11)及公式(12)所示：
Dit(b+i)＝Cit(b+i)·q (14)
使用公式(5) 和(6)进行拟合处理后，可以得到MIS-HEMT器件势垒层加介质层总陷阱态密度Dit(b+i)值，拟合结果如图9a至图9d所示。
步骤9，使用公式Diti＝Dit(b+i)-Ditb，计算得到介质层陷阱态密度Diti。
本发明所适用的器件结构为采用任何化合物半导体材料构成的异质结结构，该结构自下而上包括：衬底、过渡层、势垒层、栅介质层(复合栅介质层)、源极、漏极、栅极、钝化层、保护层。其中，介质层可以为单层，也可以为多层。
所述的各层介质层覆盖区域必须相同，但各层厚度及成份可以不同。
器件在制作过程中，应采用遮掩法在同一衬底制作部分普通型HEMT，该普通型HEMT 与MIS或MOS结构HEMT的区别为普通型HEMT结构内不包含介质层。制作普通型HEMT 的目的为较为精确的提取间隔层电容及势垒层电容，从而提高介质层内陷阱的提取精度。
需要说明的是，对于栅长较小的器件而言，通常为小于1um，所制作的HEMT器件和MIS 型HEMT器件必须同时制作电容环，使用电容环提取陷阱态密度，否则可能会影响到提取的精度。
最后应说明的是：以上实施方式仅用来说明本发明的技术方案，而不对其做一限制，尽管参照前述对本发明的具体实施进行了详细的说明，但本领域的技术人员应当了解到以下内容：技术人员依然可以对前述所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，以使得本发明能够合理的运用到实际工程中；同时技术人员所做的修改或者替换，并不使相应技术方案的本质脱离本发明各技术方案的精神和范围。
Claims (10)
1.一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，包括以下步骤：
S1，建立HEMT器件的横断面模型以及MIS-HEMT器件的横断面模型，并为所述HEMT器件的横断面模型和所述MIS-HEMT器件的横断面模型建立等效电路；所述MIS-HEMT器件的横断面模型与所述HEMT器件的横断面模型衬底结构一致；
S2，对所述HEMT器件以及MIS-HEMT器件，在耗尽电压区域选取若干个测试电压点；
S3，对所述HEMT器件以及MIS-HEMT器件，分别测试步骤S2所选的测试电压点的电导～频率及电容～频率的变化特性曲线，得到电导Gm与测试频率f之间的关系，以及电容Cm与测试频率f之间的关系；
S4，对所述HEMT器件，测定其势垒层电容Cb，按照步骤S1所建立的HEMT器件的横断面模型的等效电路，拟合得出间隔层的电容Cs，根据HEMT器件的势垒层电容Cb和间隔层的电容Cs计算出势垒层陷阱态密度Ditb；
S5，对所述MIS-HEMT器件，按照S1建立的MIS-HEMT器件的横断面模型的等效电路，拟合得出势垒层及介质层陷阱态密度之和Dit(b+i)；根据公式Diti＝Dit(b+i)-Ditb，计算不同测试点下的介质层内部陷阱态密度Diti，并求取所述MIS-HEMT器件的平均陷阱态密度。
2.如权利要求1所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S1中，采用由下至上的顺序建立所述普通型HEMT结构的横断面模型和所述MIS-HEMT器件的横断面模型；且采用遮掩法在同一衬底制作所述普通型HEMT和MIS-HEMT器件。
3.如权利要求1所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S1中，当所述MIS-HEMT型器件为多层复合栅介质时，将所述复合栅介质等效为一种栅介质，等效方式为：求出所述多层复合栅介质的等效介电常数，并对所得到的等效介质层建立相应的等效电路模型。
4.如权利要求1所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S2中，所述测试电压点的选取方法为：根据所选择器件的电容-电压特性，确定对应器件的耗尽电压；在耗尽电压和开启电压之间，选取若干个测试用栅电压值，所述栅电压值即为测试电压点。
5.如权利要求1或4所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S2中，所选取的测试电压点的数量为2～4个。
6.如权利要求1所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S3中，按照10KHz～10MHz的测试频率，测试所述测试电压点的电导～频率及电容～频率的变化特性曲线。
7.如权利要求1所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S4中，所述间隔层的电容Cs的计算方法如公式(1)至公式(6)所示：
ω＝2πf (3)
Dit＝Cit·q (6)
其中，Rs为漏极的串联电阻，Cb为势垒层电容，Cit为间隔层界面陷阱电容，q为单电子电量，τ为陷阱态时常数，ω为角频率；及Cp为计算中间量，由实测值电导～频率及电容～频率通过公式(1)及(2)得到；使用公式(4)至公式(6)拟合后，得到间隔层的电容Cs、漏极的串联电阻Rs及间隔层陷阱态密度Dit。
8.如权利要求7所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S4中，按照所述HEMT器件的电容-电压特性确定所述势垒层电容Cb；所述势垒层陷阱态密度Ditb的计算方法如公式(7)、(8)、(9)和(10)所示：
Ditb＝Citb·q (10)
其中，及Cp为计算中间量，由实测值电导～频率及电容～频率通过公式(7)及(8)得到；间隔层的电容Cs已经为已知量。
9.如权利要求7所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，所述步骤S5中势垒层及介质层陷阱态密度之和Dit(b+i)按照公式(11)、(12)、(13)和(14)确定：
Dit(b+i)＝Cit(b+i)·q (14)
其中，及Cp为计算中间量，由电导～频率及电容～频率通过公式(11)至(14)得到；间隔层的电容Cs已经为已知量，计算即可得出势垒层及介质层陷阱态密度之和Dit(b+i)。
10.如权利要求1-9任一项所述的一种用于绝缘栅型HEMT的栅介质层陷阱态测定方法，其特征在于，当所述普通型HEMT和MIS-HEMT器件的栅长小于1um时，对所述HEMT器件和MIS-HEMT器件制作电容环，并使用电容环提取陷阱态密度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910155810.7A CN109901038B (zh) | 2019-03-01 | 2019-03-01 | 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910155810.7A CN109901038B (zh) | 2019-03-01 | 2019-03-01 | 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109901038A true CN109901038A (zh) | 2019-06-18 |
| CN109901038B CN109901038B (zh) | 2021-06-08 |
Family
ID=66946035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910155810.7A Active CN109901038B (zh) | 2019-03-01 | 2019-03-01 | 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109901038B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110208684A (zh) * | 2019-07-08 | 2019-09-06 | 西安太乙电子有限公司 | 一种用于cmos型集成电路延寿试验中的寿命评估方法 |
| CN111678961A (zh) * | 2020-06-10 | 2020-09-18 | 中国科学院苏州纳米技术与纳米仿生研究所 | 半导体激光器的缺陷识别方法 |
| WO2021077684A1 (zh) * | 2020-04-02 | 2021-04-29 | 北京大学深圳研究生院 | Mis-hemt器件的界面态分析方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130328061A1 (en) * | 2012-06-07 | 2013-12-12 | Hrl Laboratories, Llc. | Normally-off gallium nitride transistor with insulating gate and method of making the same |
| CN105466970A (zh) * | 2015-12-11 | 2016-04-06 | 北京大学 | 用于检测氮化镓基异质结构中陷阱态的检测方法和结构 |
| CN107478977A (zh) * | 2017-07-13 | 2017-12-15 | 中山大学 | 一种氧化物半导体薄膜晶体管陷阱态密度提取方法 |
| CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
| CN109037323A (zh) * | 2017-06-09 | 2018-12-18 | 意法半导体股份有限公司 | 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法 |
-
2019
- 2019-03-01 CN CN201910155810.7A patent/CN109901038B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130328061A1 (en) * | 2012-06-07 | 2013-12-12 | Hrl Laboratories, Llc. | Normally-off gallium nitride transistor with insulating gate and method of making the same |
| CN105466970A (zh) * | 2015-12-11 | 2016-04-06 | 北京大学 | 用于检测氮化镓基异质结构中陷阱态的检测方法和结构 |
| CN109037323A (zh) * | 2017-06-09 | 2018-12-18 | 意法半导体股份有限公司 | 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法 |
| CN107478977A (zh) * | 2017-07-13 | 2017-12-15 | 中山大学 | 一种氧化物半导体薄膜晶体管陷阱态密度提取方法 |
| CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110208684A (zh) * | 2019-07-08 | 2019-09-06 | 西安太乙电子有限公司 | 一种用于cmos型集成电路延寿试验中的寿命评估方法 |
| CN110208684B (zh) * | 2019-07-08 | 2021-04-06 | 西安太乙电子有限公司 | 一种用于cmos型集成电路延寿试验中的寿命评估方法 |
| WO2021077684A1 (zh) * | 2020-04-02 | 2021-04-29 | 北京大学深圳研究生院 | Mis-hemt器件的界面态分析方法及装置 |
| CN112955760A (zh) * | 2020-04-02 | 2021-06-11 | 北京大学深圳研究生院 | Mis-hemt器件的界面态分析方法及装置 |
| US20220018888A1 (en) * | 2020-04-02 | 2022-01-20 | Peking University Shenzhen Graduate School | Method and apparatus for analysis of interface state of mis-hemt device |
| CN112955760B (zh) * | 2020-04-02 | 2022-05-31 | 北京大学深圳研究生院 | Mis-hemt器件的界面态分析方法及装置 |
| US11703537B2 (en) * | 2020-04-02 | 2023-07-18 | Peking University Shenzhen Graduate School | Method and apparatus for analysis of interface state of MIS-HEMT device |
| CN111678961A (zh) * | 2020-06-10 | 2020-09-18 | 中国科学院苏州纳米技术与纳米仿生研究所 | 半导体激光器的缺陷识别方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109901038B (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109901038A (zh) | 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法 | |
| Yang et al. | AC-capacitance techniques for interface trap analysis in GaN-based buried-channel MIS-HEMTs | |
| CN105466970B (zh) | 用于检测氮化镓基异质结构中陷阱态的检测方法和结构 | |
| Gaffey et al. | High-quality oxide/nitride/oxide gate insulator for GaN MIS structures | |
| JP6301640B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| Fagerlind et al. | Investigation of the interface between silicon nitride passivations and AlGaN/AlN/GaN heterostructures by C (V) characterization of metal-insulator-semiconductor-heterostructure capacitors | |
| Ramanan et al. | Comparison of methods for accurate characterization of interface traps in GaN MOS-HFET devices | |
| Gao et al. | Breakdown enhancement and current collapse suppression in AlGaN/GaN HEMT by NiO X/SiN X and Al 2 O 3/SiN X as gate dielectric layer and passivation layer | |
| CN108318796B (zh) | 一种三端口碳化硅基功率器件界面态测试方法 | |
| Liu et al. | Analysis of the back-barrier effect in AlGaN/GaN high electron mobility transistor on free-standing GaN substrates | |
| CN109270423B (zh) | 一种SiC MOSFET器件低温稳定性的评价测试方法 | |
| CN103728545B (zh) | GaN基器件肖特基接触可靠性的评价方法 | |
| Zhu et al. | Threshold voltage shift and interface/border trapping mechanism in Al 2 O 3/AlGaN/GaN MOS-HEMTs | |
| Latrach et al. | Trap states analysis in AlGaN/AlN/GaN and InAlN/AlN/GaN high electron mobility transistors | |
| Stradiotto et al. | Characterization of interface defects with distributed activation energies in GaN-based MIS-HEMTs | |
| Khosa et al. | Electrical properties of 4H-SiC MIS capacitors with AlN gate dielectric grown by MOCVD | |
| CN109085486B (zh) | 一种半导体-绝缘体界面态密度和俘获截面的测试方法 | |
| Wong et al. | Comprehensive GaN-on-Si power device platform: epitaxy, device, reliability and application | |
| CN106356313A (zh) | 横向绝缘栅双极型晶体管界面态的测试方法及5端口器件 | |
| Gao et al. | A fast extraction method of energy distribution of border traps in AlGaN/GaN MIS-HEMT | |
| Pascu et al. | Temperature behavior of 4H-SiC MOS capacitor used as a gas sensor | |
| CN105158666B (zh) | 一种测量及表征半导体器件陷阱参数的方法 | |
| CN109522617B (zh) | AlGaN/GaNHEMT器件降级的平均激活能的新型提取方法 | |
| Stradiotto et al. | On the fly characterization of charge trapping phenomena at GaN/dielectric and GaN/AlGaN/dielectric interfaces using impedance measurements | |
| CN109946577B (zh) | 一种GaN器件电应力可靠性的测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |