CN105466970A - 用于检测氮化镓基异质结构中陷阱态的检测方法和结构 - Google Patents

用于检测氮化镓基异质结构中陷阱态的检测方法和结构 Download PDF

Info

Publication number
CN105466970A
CN105466970A CN201510921283.8A CN201510921283A CN105466970A CN 105466970 A CN105466970 A CN 105466970A CN 201510921283 A CN201510921283 A CN 201510921283A CN 105466970 A CN105466970 A CN 105466970A
Authority
CN
China
Prior art keywords
layer
gallium nitride
gan
aluminum
based heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510921283.8A
Other languages
English (en)
Other versions
CN105466970B (zh
Inventor
杨学林
沈波
胡安琪
郭磊
程建朋
张洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongbosin Semiconductor Technology Co Ltd
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201510921283.8A priority Critical patent/CN105466970B/zh
Publication of CN105466970A publication Critical patent/CN105466970A/zh
Application granted granted Critical
Publication of CN105466970B publication Critical patent/CN105466970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electrochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公布了一种用于检测GaN基异质结构中陷阱态的检测方法和检测结构,首先制备得到用于检测氮化镓(GaN)基异质结构中陷阱态的检测结构,再对氮化镓(GaN)基异质结构中陷阱态进行检测,利用衬底和样品表面的导电特性,在样品的表面和衬底背面形成三端的欧姆接触,通过分别施加横向和纵向电应力来研究高场下热电子的俘获和发射过程,进而通过改变样品结构,最终确定样品中的陷阱位置是位于氮化镓沟道层、氮化镓外延层还是势垒层,还可获得陷阱的局域态信息。本发明方法简单且快捷有效,能够确定GaN基异质结构中陷阱态,有利于进一步提高器件可靠性。

Description

用于检测氮化镓基异质结构中陷阱态的检测方法和结构
技术领域
本发明属于半导体技术领域,涉及一种用于检测氮化镓(GaN)基异质结构中陷阱态的检测方法和检测结构。
背景技术
以III族氮化物为代表的第三代半导体具有高禁带宽度、高击穿电场、高饱和电子漂移速度以及强极化等优异的性质,特别是基于硅(Si)衬底和碳化硅(SiC)衬底上的铝镓氮/氮化镓(AlGaN/GaN)异质结构的高迁移率晶体管(HEMT)具有开关速度快、导通电阻低、器件体积小、耐高温、节能等优异特性,有望在下一代高效节能功率电子器件领域,包括微波射频功率器件和电力电子器件领域得到广泛使用。
但是,GaN基功率电子器件的可靠性尚不确定,离真正的实用化还存在相当差距。由于电子器件的最重要指标之一(导通电阻)受材料中的杂质缺陷影响很大,杂质缺陷引入的深能级会使通电阻增大,产生电流崩塌效应。目前,在对产生崩塌效应的机理解释仍有争议,有人认为是与势垒层表面与栅端附近缺陷相关的表面效应相关,而有人认为与高阻GaN中深能级缺陷相关的体陷阱效应相关。因此,如何通过有效的测量方法,精确地确定杂质缺陷的空间分布状况及其局域态特性,进而通过外延手段进行抑制,对于提高器件导通电阻具有很重要意义。
针对GaN材料中的缺陷进行测量的现有方法中,国际上采用的方法主要有:文献(Z.Q.Fang,etal.,J.Appl.Phys.108,063706,2010)记载的深能级瞬态电容谱方法;文献(J.Johetal.,IEEETrans.ElectronDevices58,132,2011;D.W.Cardwelletal.,Appl.Phys.Lett.102,193509,2013.等)记载的瞬态电流谱方法。然而,因为器件往往含有多层外延薄膜结构,每层外延结构可能均含有陷阱态,而真正对器件影响的是哪里的陷阱态并不是很清楚,所以,上述两种方法在准确鉴别陷阱态的空间分布,特别是研究器件在开态/半开态下的热电子陷阱效应方面,受到一定的局限性,难以确定陷阱态的空间位置。
发明内容
为了克服上述现有技术的不足,本发明提供一种用于检测氮化镓(GaN)基异质结构中陷阱态的检测方法和检测结构,利用衬底和样品表面的导电特性,在样品的表面和衬底背面形成三端的欧姆接触,通过分别施加横向和纵向电应力来研究高场下热电子的俘获和发射过程,进而结合样品结构设计,最终确定样品中的陷阱位置是位于氮化镓沟道层、氮化镓外延层还是势垒层,还可获得陷阱的局域态信息。本发明方法简单且快捷有效,对于研究GaN基异质结构中陷阱态及其对器件可靠性影响将发挥重要作用。
本发明提供的技术方案是:
一种氮化镓(GaN)基异质结构中陷阱态的检测方法,所述检测方法首先制备得到用于检测氮化镓(GaN)基异质结构中陷阱态的检测结构,再对氮化镓(GaN)基异质结构中陷阱态进行检测,具体包括如下步骤:
101)制备得到用于检测氮化镓(GaN)基异质结构中陷阱态的检测结构:在具有氮化镓GaN基异质结构的检测样品的背面制作欧姆接触电极9;在具有氮化镓GaN基异质结构的检测样品的表面势垒层之上生长氮化硅钝化层;在具有氮化镓GaN基异质结构的检测样品的表面分别制作欧姆接触电极10和11;
102)在欧姆接触电极10和11上施加横向电压12,得到电流随时间变化曲线15;计算得到电流随时间变化曲线15的电流退化度R1;
本发明定义电流退化度为(电流最大值-电流最小值)/电流最大值;电流退化度与所加电压大小、样品结构等有关;根据实验,电流随时间变化曲线15的电流退化度R1大于10%;
103)在欧姆接触电极9和10或在欧姆接触电极9和11上施加正的纵向电压13,持续一定时间后撤除纵向电压13,再重复步骤102,得到电流随时间变化曲线16;再计算得到电流随时间变化曲线16的电流退化度R2;计算比较因子R=R1/R2,并设定比较因子阈值,比较R是否不小于阈值;
104)当比较因子R不小于所设定阈值时,陷阱态在氮化镓沟道层中或者氮化镓外延层中;
105)当比较因子R小于所设定阈值时,陷阱态在铝镓氮势垒层中;
106)通过变温瞬态电流方法,得到陷阱态的能级位置Ea;
107)通过改变氮化镓(GaN)基异质结构中氮化镓沟道层的生长条件,得到新的检测样品,重复步骤103)-106),得到新样品中陷阱态的能级位置为Eb;
108)当Ea不等于Eb时,陷阱态在氮化镓沟道层中;否则陷阱态在氮化镓外延层中;由此检测得到氮化镓(GaN)基异质结构中的陷阱态位置。
针对上述氮化镓(GaN)基异质结构中陷阱态的检测方法,进一步地,步骤101)在具有氮化镓GaN基异质结构的检测样品的表面势垒层之上生长氮化硅钝化层;所述生长采用方法为等离子体增强化学气相沉积法(PECVD)或低压力化学气相沉积法(LPCVD)。
针对上述氮化镓(GaN)基异质结构中陷阱态的检测方法,进一步地,所述检测方法在所述步骤108)之后,可根据样品生长条件确定陷阱态可能的具体类型。
针对上述氮化镓(GaN)基异质结构中陷阱态的检测方法,进一步地,步骤102)在欧姆接触电极10和11上施加横向电压12,步骤103)在欧姆接触电极9和10或在欧姆接触电极9和11上施加正的纵向电压13,持续一定时间后撤除纵向电压13;所述横向电压12或纵向电压13的大小为1-100000V;所述持续时间为1-60min。
针对上述氮化镓(GaN)基异质结构中陷阱态的检测方法,进一步地,所述氮化镓(GaN)基异质结构通过以下方法制备得到:
A1.选择一种衬底1,所述衬底为硅衬底、碳化硅衬底和金刚石衬底中的一种导电衬底;
A2.在衬底1上生长成核层2;
A3.在成核层2上外延生长应力和缺陷控制层3,应力和缺陷控制层3起到调控应力和抑制缺陷的作用;
A4.在应力和缺陷控制层3上生长氮化镓外延层4,氮化镓外延层4起到提高晶体质量和表明形貌的作用;
A5.在氮化镓外延层4上生长氮化镓沟道层5,用于为二维电子气提供一个良好的输运通道;
A6.在氮化镓沟道层5上生长氮化铝插入层6,用于降低合金无序散射;
A7.在氮化铝插入层6上生长铝镓氮势垒层或铟铝氮势垒层7,铝镓氮势垒层或铟铝氮势垒层7与其下面的氮化镓沟道层5和氮化铝插入层6一起构成半导体异质结构,使得在界面处形成高浓度的具有高迁移特性的二维电子气。
针对上述制备氮化镓(GaN)基异质结构的方法,进一步地,所述生长的方法为:金属有机化合物气相外延方法、分子束外延方法、氢化物气相外延方法和气相外延方法中的一种或多种。
本发明还提供一种用于检测氮化镓(GaN)基异质结构中陷阱态的检测结构,包括氮化镓(GaN)基异质结构,所述氮化镓(GaN)基异质结构包括导电衬底1、在硅衬底1之上的成核层2、在成核层2之上的应力和缺陷控制层3、在应力和缺陷控制层3之上的氮化镓外延层4、在氮化镓外延层4之上的氮化镓沟道层5、在氮化镓沟道层5之上的氮化铝插入层6和在氮化铝插入层6之上的铝镓氮势垒层或铟铝氮势垒层7;所述检测结构还包括在铝镓氮势垒层或铟铝氮势垒层7之上的氮化硅钝化层8和欧姆接触电极9~11;所述欧姆接触电极9设在导电衬底1的背面,所述欧姆接触电极10~11设置在铝镓氮势垒层或铟铝氮势垒层7之上。
针对上述氮化镓(GaN)基异质结构中陷阱态的检测结构,进一步地,所述导电衬底为硅衬底、碳化硅衬底和金刚石衬底中的一种;所述成核层为AlGaN层或AlN层;所述应力和缺陷控制层为AlGaN层,Al组分为0-50%。
针对上述氮化镓(GaN)基异质结构中陷阱态的检测结构,进一步地,所述成核层的厚度为10nm-2μm;所述应力和缺陷控制层的厚度为10nm-20μm;所述氮化镓外延层的厚度为10nm-20μm;所述氮化镓沟道层的厚度为2nm-1.0μm;所述氮化铝插入层的厚度范围为0.5nm-3.0nm;所述铝镓氮或铟铝氮势垒层的厚度范围为3nm-50nm。
针对上述氮化镓(GaN)基异质结构中陷阱态的检测结构,进一步地,所述氮化硅钝化层的厚度为2nm-0.2μm;所述欧姆接触电极10和11的间距为1-100μm。
本发明通过施加纵向和横向电应力来研究高场下热电子的俘获和发射过程,进而通过结合样品结构设计,最终确定样品中的陷阱态的具体空间位置和具体类型,不但降低了测试分析难度,而且提高了鉴别陷阱态空间位置的准确性,对于研究GaN基异质结构中陷阱态及其对器件可靠性影响能够发挥重要作用。
与现有技术相比,本发明的有益效果是:
本发明提供了用于检测氮化镓(GaN)基异质结构中陷阱态的检测结构和检测方法,是一种新型的空间分辨GaN基异质结构中陷阱态的测试方法,利用衬底和样品表面的导电特性,在样品的表面和衬底背面形成三端的欧姆接触,通过分别施加横向和纵向电应力来研究高场下热电子的俘获和发射过程,进而通过改变样品结构,最终确定样品中的陷阱位置(是位于氮化镓沟道层、氮化镓外延层还是势垒层)及其局域态信息。本发明方法简单且快捷有效,能够确定GaN基异质结构中陷阱态,有利于进一步提高器件可靠性。
附图说明
图1是本发明实施例中用于检测导电衬底上GaN基异质结构中陷阱态的测试结构;
其中,1—衬底;2—成核层;3—应力和缺陷控制层;4—氮化镓外延层;5—氮化镓沟道层;6—氮化铝插入层;7—铝镓氮势垒层或铟铝氮势垒层;8—氮化硅钝化层;9~11—欧姆接触电极;12—横向电压V;13—纵向电压V。
图2是本发明提供的导电衬底上GaN基异质结构中陷阱态的检测方法的流程框图;
其中,
101—在具有GaN基异质结构的检测样品的背面制作欧姆接触电极9,在样品的表面势垒层之上生长氮化硅钝化层,在表面势垒层上分别制作欧姆接触电极10和11;
102—在欧姆接触电极10和11上施加横向电压V,得到电流随时间变化曲线15,计算得到电流随时间变化曲线15的电流退化度R1;
103—在欧姆接触电极9和10或11上施加正的纵向电压V,持续一定时间后撤除纵向电压V,再重复步骤102,得到电流随时间变化曲线16,计算得到电流随时间变化曲线16的电流退化度R2;计算比较因子R并设定阈值,比较R是否不小于阈值;
104—陷阱态在氮化镓沟道层中或者氮化镓外延层中;
105—陷阱态在势垒层中;
106—通过变温瞬态电流方法,得到陷阱态的能级位置Ea;
107—通过改变GaN沟道层生长条件得到新的检测样品,重复步骤103-106,得到新样品中陷阱态的能级位置为Eb;
108—如果Ea≠Eb,陷阱态在氮化镓沟道层中;否则陷阱态在氮化镓外延层中。
图3是本发明实施例中在检测过程中得到的电流随时间的变化曲线;
其中,15—不经过纵向电场处理得到的电流随时间的变化曲线;16—经过纵向电场处理后得到的电流随时间的变化曲线。
图4是本发明实施例中通过瞬态电流方法确认陷阱态的能级位置图;
其中,(a)是不同温度下的瞬态电流曲线,17、18、19、20分别为340K、360K、370K、380K下的瞬态电流曲线;(b)是根据瞬态电流方法拟合的陷阱态的能级位置图,Ea=0.38eV。
具体实施方式
下面结合附图,通过实施例进一步描述本发明,但不以任何方式限制本发明的范围。
本发明提供一种氮化镓(GaN)基异质结构中陷阱态的检测方法,对导电衬底上GaN基异质结构进行生长结构和测试加工结构设计,在样品的表面和衬底背面形成三端的欧姆接触,通过施加纵向和横向电应力来研究高场下热电子的俘获和发射过程,进而通过结合样品结构设计,最终确定样品中的陷阱态的具体空间位置和具体类型,不但降低了测试分析难度,而且提高了鉴别陷阱态空间位置的准确性,对于研究GaN基异质结构中陷阱态及其对器件可靠性影响能够发挥重要作用。
图1是本发明实施例中用于检测导电衬底上GaN基异质结构中陷阱态的测试结构,如图1所示,包括导电衬底1;成核层2,该成核层2制作在硅衬底1之上;应力和缺陷控制层3,该应力和缺陷控制层3制作在成核层2之上;氮化镓外延层4,该氮化镓外延层4制作在应力和缺陷控制层3之上;氮化镓沟道层5,该氮化镓沟道层5制作在氮化镓外延层4之上;氮化铝插入层6,该氮化铝插入层6制作在氮化镓沟道层5之上;铝镓氮势垒层或铟铝氮势垒层7,该铝镓氮势垒层或铟铝氮势垒层7制作在氮化铝插入层6之上;氮化硅钝化层8,该氮化硅钝化层8制作在铝镓氮势垒层或铟铝氮势垒层7之上;欧姆接触电极9~11,该欧姆接触电极分别坐在导电衬底1背面和铝镓氮势垒层或铟铝氮势垒层7之上。进一步地,衬底为导电衬底,包括硅,碳化硅,金刚石衬底;成核层为AlGaN层或AlN层,其厚度为10nm-2μm;应力和缺陷控制层为AlGaN层,其厚度为10nm-20μm,其Al组分为0-50%;氮化镓外延层,其厚度为10nm-20μm;氮化镓沟道层,其厚度为2nm-1.0μm;插入层为氮化铝,其厚度范围为0.5nm-3.0nm;势垒层为铝镓氮或铟铝氮,其厚度范围为3nm-50nm;氮化硅钝化层,其厚度为2nm-0.2μm。
上述导电衬底上GaN基异质结构可通过以下过程制备得到:采用金属有机化合物气相外延、分子束外延、氢化物气相外延、或气相外延方法中的一种或多种,在Si衬底上生长一层铝镓氮或氮化铝成核层;随后在成核层上生长AlGaN应力和缺陷控制层;接着在应力和缺陷控制层上生长氮化镓或铝镓氮外延层;再在外延层上生长氮化镓或铟镓氮沟道层;接着在沟道层上生长氮化铝插入层;之后在氮化铝插入层上生长铝镓氮势垒层或铟铝氮势垒层。
在上述导电衬底上GaN基异质结构基础上,接着生长氮化硅钝化层;最后在导电衬底背面和铝镓氮势垒层或铟铝氮势垒层之上制作欧姆接触电极,由此在Si衬底上制备出研究GaN基异质结构中陷阱态的检测结构。
本发明的核心在于利用衬底和样品表面的导电特性,在样品的表面和衬底背面形成三端的欧姆接触,通过施加纵向和横向电应力来研究高场下热电子的俘获和发射过程,进而通过结合样品结构设计,最终确定样品中的陷阱态的具体空间位置和能级位置。在本发明实施例中,氮化镓GaN基异质结构材料的生长方法包括金属有机化合物气相外延(MOCVD),分子束外延(MBE),氢化物气相外延(HVPE)和气相外延(CVD)。生长氮化硅钝化层采用方法为等离子体增强化学气相沉积法(PECVD)或低压力化学气相沉积法(LPCVD)。
图2是本发明提供的导电衬底上GaN基异质结构中陷阱态的检测方法的流程框图;其中,101是在具有GaN基异质结构的检测样品的背面制作欧姆接触电极9,在样品的表面势垒层上分别制作欧姆接触电极10和11;102是在欧姆接触电极10和11上施加横向电压12,得到电流随时间变化曲线15,计算得到电流退化度R1(实施例得到R1为28%);103为在欧姆接触电极9和10或11上施加正的纵向电压13,持续一定时间后撤除纵向电压V,再重复步骤102,得到电流随时间变化曲线16,计算得到曲线16的电流退化度R2(实施例得到R2为6%);计算比较因子R=R1/R2;设定比较因子的阈值;104为当R不小于该阈值时(实施例取值为2),确定陷阱态在氮化镓沟道层中或者氮化镓外延层中;105为当R小于该阈值时(实施例取值为2),确定陷阱态在势垒层中;106为通过变温瞬态电流方法,得到陷阱态的能级位置Ea;107为通过改变GaN沟道层生长条件得到新的检测样品,重复步骤103-106,得到新样品中陷阱态的能级位置为Eb;108为如果Ea≠Eb,陷阱态在氮化镓沟道层中;否则陷阱态在氮化镓外延层中。
本发明实施例中,氮化镓(GaN)基异质结构中陷阱态的检测方法包括:首先制备氮化镓(GaN)基异质结构的样品;然后制备检测结构;再对氮化镓(GaN)基异质结构中陷阱态进行检测,具体包括如下过程:
A.制备氮化镓(GaN)基异质样品结构:
A1.选择一种衬底1;
A2.在衬底1上生长成核层2;
A3.在成核层2上外延生长应力和缺陷控制层3,应力和缺陷控制层3起到调控应力和抑制缺陷的作用;
A4.在应力和缺陷控制层3上生长氮化镓外延层4,氮化镓外延层4起到提高晶体质量和表明形貌的作用;
A5.在氮化镓外延层4上生长氮化镓沟道层5,为二维电子气提供一个良好的输运通道;
A6.在氮化镓沟道层5上生长氮化铝插入层6,用于降低合金无序散射;
A7.在氮化铝插入层6上生长铝镓氮势垒层或铟铝氮势垒层7,铝镓氮势垒层或铟铝氮势垒层7与其下面的氮化镓沟道层5和氮化铝插入层6一起构成半导体异质结构,在其界面处形成高浓度的具有高迁移特性的二维电子气。
B.制备检测结构:
B1.在铝镓氮势垒层或铟铝氮势垒层7上生长氮化硅钝化层8,用于降低表面缺陷态浓度;
B2.在衬底1背面制作欧姆接触电极9;在铝镓氮势垒层或铟铝氮势垒层7上分别制作欧姆接触电极10和11,10和11间距为1-100μm。
C.对氮化镓(GaN)基异质结构中陷阱态进行检测:
C1.通过施加纵向和横向电应力,根据电流退化情况,初步判断陷阱态位置;具体方法是:
C11.在欧姆接触电极10和11上施加横向电压V(大小为1-100000V),由于热电子被铝镓氮势垒层、氮化镓沟道层或者氮化镓外延层中陷阱俘获,电流将随时间不断减小;
C12.在欧姆接触电极9和10或11上施加正的纵向电压V(大小为1-100000V),时间为1-60min,填充材料中的陷阱态,之后重复步骤C11,观察得到电流随时间变化,如果电流同步骤C11)相比没有变化,则说明陷阱态在铝镓氮势垒层中;如果同步骤C11相比电流降低现象被抑制,说明陷阱态在氮化镓沟道层或者氮化镓外延层中;
C2.通过变温瞬态电流方法,确定陷阱态能级位置,图3是本发明实施例中在检测过程中得到的电流随时间的变化曲线;其中,15是不经过纵向电场处理得到的电流随时间的变化曲线;16是经过纵向电场处理后得到的电流随时间的变化曲线。图4是本发明实施例中通过瞬态电流方法确认陷阱态的能级位置图;其中,(a)是不同温度下的瞬态电流曲线,17、18、19、20分别为340K、360K、370K、380K下的瞬态电流曲线;(b)是根据瞬态电流方法拟合的陷阱态的能级位置图,Ea=0.38eV。;
C3.通过改变样品结构,进一步确定陷阱态具体位置;例如,通过只改变氮化镓沟道层的生长条件(如提高V/III比)改变样品结构,再对改变结构的样品重复步骤C1~C2,得到新的陷阱态能级位置Eb;本实施例中,得到新的陷阱态能级位置Eb=0.57eV;如果能级位置发生变化即Eb≠Ea,说明陷阱态在氮化镓沟道层中;否则陷阱态在氮化镓外延层中;
C4.进一步地,可根据样品生长条件,如提高V/III比(提高V/III比可能会增加镓空位,而碳相关缺陷可能会减少),来确定陷阱态可能的具体类型;例如,E=0.57eV可能是和镓空位相关的缺陷,而E=0.38eV可能是和碳相关的缺陷。
需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种氮化镓(GaN)基异质结构中陷阱态的检测方法,所述检测方法首先制备得到用于检测氮化镓(GaN)基异质结构中陷阱态的检测结构,再对氮化镓(GaN)基异质结构中陷阱态进行检测,具体包括如下步骤:
101)制备得到用于检测氮化镓(GaN)基异质结构中陷阱态的检测结构:在具有氮化镓GaN基异质结构的检测样品的背面制作欧姆接触电极9;在具有氮化镓GaN基异质结构的检测样品的表面势垒层之上生长氮化硅钝化层;在具有氮化镓GaN基异质结构的检测样品的表面分别制作欧姆接触电极10和11;
102)在欧姆接触电极10和11上施加横向电压12,得到电流随时间变化曲线15,计算得到电流随时间变化曲线15的电流退化度R1;
103)在欧姆接触电极9和10或在欧姆接触电极9和11上施加正的纵向电压13,持续一定时间后撤除纵向电压13,再重复步骤102,得到电流随时间变化曲线16,计算得到电流随时间变化曲线16的电流退化度R2;计算比较因子R=R1/R2,并设定比较因子阈值,比较R是否不小于阈值;
104)当比较因子R不小于所设定阈值时,陷阱态在氮化镓沟道层中或者氮化镓外延层中;
105)当比较因子R小于所设定阈值时,陷阱态在铝镓氮势垒层中;
106)通过变温瞬态电流方法,得到陷阱态的能级位置Ea;
107)通过改变氮化镓(GaN)基异质结构中氮化镓沟道层的生长条件,得到新的检测样品,重复步骤103)-106),得到新样品中陷阱态的能级位置为Eb;
108)当Ea不等于Eb时,陷阱态在氮化镓沟道层中;当Ea等于Eb时,陷阱态在氮化镓外延层中;由此检测得到氮化镓(GaN)基异质结构中的陷阱态位置。
2.如权利要求1所述氮化镓(GaN)基异质结构中陷阱态的检测方法,其特征是,步骤101)在具有氮化镓GaN基异质结构的检测样品的表面势垒层之上生长氮化硅钝化层;所述生长采用方法为等离子体增强化学气相沉积法(PECVD)或低压力化学气相沉积法(LPCVD)。
3.如权利要求1所述氮化镓(GaN)基异质结构中陷阱态的检测方法,其特征是,所述检测方法在所述步骤108)之后,可根据样品生长条件确定陷阱态可能的具体类型。
4.如权利要求1所述氮化镓(GaN)基异质结构中陷阱态的检测方法,其特征是,步骤102)在欧姆接触电极10和11上施加横向电压12,步骤103)在欧姆接触电极9和10或在欧姆接触电极9和11上施加正的纵向电压13,持续一定时间后撤除纵向电压13;所述横向电压12或纵向电压13的大小为1-100000V;所述持续时间为1-60min。
5.如权利要求1所述氮化镓(GaN)基异质结构中陷阱态的检测方法,其特征是,所述氮化镓(GaN)基异质结构通过以下方法制备得到:
A1.选择一种衬底1,所述衬底为硅衬底、碳化硅衬底和金刚石衬底中的一种导电衬底;
A2.在衬底1上生长成核层2;
A3.在成核层2上外延生长应力和缺陷控制层3,应力和缺陷控制层3起到调控应力和抑制缺陷的作用;
A4.在应力和缺陷控制层3上生长氮化镓外延层4,氮化镓外延层4起到提高晶体质量和表明形貌的作用;
A5.在氮化镓外延层4上生长氮化镓沟道层5,用于为二维电子气提供一个良好的输运通道;
A6.在氮化镓沟道层5上生长氮化铝插入层6,用于降低合金无序散射;
A7.在氮化铝插入层6上生长铝镓氮势垒层或铟铝氮势垒层7,铝镓氮势垒层或铟铝氮势垒层7与其下面的氮化镓沟道层5和氮化铝插入层6一起构成半导体异质结构,使得在界面处形成高浓度的具有高迁移特性的二维电子气。
6.如权利要求5所述氮化镓(GaN)基异质结构中陷阱态的检测方法,其特征是,所述生长的方法为:金属有机化合物气相外延方法、分子束外延方法、氢化物气相外延方法和气相外延方法中的一种或多种。
7.一种氮化镓(GaN)基异质结构中陷阱态的检测结构,包括氮化镓(GaN)基异质结构,所述氮化镓(GaN)基异质结构包括导电衬底1、在硅衬底1之上的成核层2、在成核层2之上的应力和缺陷控制层3、在应力和缺陷控制层3之上的氮化镓外延层4、在氮化镓外延层4之上的氮化镓沟道层5、在氮化镓沟道层5之上的氮化铝插入层6和在氮化铝插入层6之上的铝镓氮势垒层或铟铝氮势垒层7;所述检测结构还包括在铝镓氮势垒层或铟铝氮势垒层7之上的氮化硅钝化层8和欧姆接触电极9~11;所述欧姆接触电极9设在导电衬底1的背面,所述欧姆接触电极10~11设置在铝镓氮势垒层或铟铝氮势垒层7之上。
8.如权利要求7所述氮化镓(GaN)基异质结构中陷阱态的检测结构,其特征是,所述导电衬底为硅衬底、碳化硅衬底和金刚石衬底中的一种;所述成核层为AlGaN层或AlN层;所述应力和缺陷控制层为AlGaN层,Al组分为0-50%。
9.如权利要求8所述氮化镓(GaN)基异质结构中陷阱态的检测结构,其特征是,所述成核层的厚度为10nm-2μm;所述应力和缺陷控制层的厚度为10nm-20μm;所述氮化镓外延层的厚度为10nm-20μm;所述氮化镓沟道层的厚度为2nm-1.0μm;所述氮化铝插入层的厚度范围为0.5nm-3.0nm;所述铝镓氮或铟铝氮势垒层的厚度范围为3nm-50nm。
10.如权利要求7所述氮化镓(GaN)基异质结构中陷阱态的检测结构,其特征是,所述氮化硅钝化层的厚度为2nm-0.2μm。
CN201510921283.8A 2015-12-11 2015-12-11 用于检测氮化镓基异质结构中陷阱态的检测方法和结构 Active CN105466970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510921283.8A CN105466970B (zh) 2015-12-11 2015-12-11 用于检测氮化镓基异质结构中陷阱态的检测方法和结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510921283.8A CN105466970B (zh) 2015-12-11 2015-12-11 用于检测氮化镓基异质结构中陷阱态的检测方法和结构

Publications (2)

Publication Number Publication Date
CN105466970A true CN105466970A (zh) 2016-04-06
CN105466970B CN105466970B (zh) 2018-02-13

Family

ID=55604901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510921283.8A Active CN105466970B (zh) 2015-12-11 2015-12-11 用于检测氮化镓基异质结构中陷阱态的检测方法和结构

Country Status (1)

Country Link
CN (1) CN105466970B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107219448A (zh) * 2017-06-07 2017-09-29 西安电子科技大学 基于特征时常数的势垒层内陷阱分布表征方法
CN107703430A (zh) * 2017-09-11 2018-02-16 西安电子科技大学 表面态陷阱对器件输出特性影响的测量方法
CN107703431A (zh) * 2017-09-11 2018-02-16 西安电子科技大学 基于频率可变脉冲技术的器件表面态陷阱测量方法
CN109639237A (zh) * 2018-12-14 2019-04-16 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 基于深能级瞬态谱的多结太阳电池缺陷检测方法
CN109901038A (zh) * 2019-03-01 2019-06-18 西安太乙电子有限公司 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法
CN110749389A (zh) * 2019-12-01 2020-02-04 扬州扬杰电子科技股份有限公司 一种氮化镓mosfet封装应力检测结构
WO2021077684A1 (zh) * 2020-04-02 2021-04-29 北京大学深圳研究生院 Mis-hemt器件的界面态分析方法及装置
CN114414977A (zh) * 2019-10-30 2022-04-29 英诺赛科(珠海)科技有限公司 量测高电子移动率晶体管之装置
CN114743953A (zh) * 2022-04-12 2022-07-12 苏州英嘉通半导体有限公司 漏电流测量结构及测量方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399284A (zh) * 2007-09-26 2009-04-01 中国科学院半导体研究所 氮化镓基高电子迁移率晶体管结构
US20130081940A1 (en) * 2011-09-30 2013-04-04 The University Of Louisville Research Foundation, Inc. PHOTOELECTROCHEMICAL CELL INCLUDING Ga(Sbx)N1-x SEMICONDUCTOR ELECTRODE
US20130153921A1 (en) * 2011-12-14 2013-06-20 Seongmoo Cho Nitride semiconductor device using selective growth and manufacturing method thereof
CN103673866A (zh) * 2013-12-13 2014-03-26 山东大学 确定GaN异质结场效应晶体管栅下势垒层应变的方法
CN103728545A (zh) * 2014-01-06 2014-04-16 中国科学院微电子研究所 GaN基器件肖特基接触可靠性的评价方法
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399284A (zh) * 2007-09-26 2009-04-01 中国科学院半导体研究所 氮化镓基高电子迁移率晶体管结构
US20130081940A1 (en) * 2011-09-30 2013-04-04 The University Of Louisville Research Foundation, Inc. PHOTOELECTROCHEMICAL CELL INCLUDING Ga(Sbx)N1-x SEMICONDUCTOR ELECTRODE
US20130153921A1 (en) * 2011-12-14 2013-06-20 Seongmoo Cho Nitride semiconductor device using selective growth and manufacturing method thereof
CN103673866A (zh) * 2013-12-13 2014-03-26 山东大学 确定GaN异质结场效应晶体管栅下势垒层应变的方法
CN103728545A (zh) * 2014-01-06 2014-04-16 中国科学院微电子研究所 GaN基器件肖特基接触可靠性的评价方法
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周春红 等: "AlN_Si(111)异质结构界面陷阱态研究", 《物理学报》 *
杨淇皓: "AlN/GaN异质结场效应晶体管器件特性研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107219448A (zh) * 2017-06-07 2017-09-29 西安电子科技大学 基于特征时常数的势垒层内陷阱分布表征方法
CN107703430A (zh) * 2017-09-11 2018-02-16 西安电子科技大学 表面态陷阱对器件输出特性影响的测量方法
CN107703431A (zh) * 2017-09-11 2018-02-16 西安电子科技大学 基于频率可变脉冲技术的器件表面态陷阱测量方法
CN107703431B (zh) * 2017-09-11 2019-02-22 西安电子科技大学 基于频率可变脉冲技术的器件表面态陷阱测量方法
CN107703430B (zh) * 2017-09-11 2019-02-22 西安电子科技大学 表面态陷阱对器件输出特性影响的测量方法
CN109639237B (zh) * 2018-12-14 2020-09-04 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 基于深能级瞬态谱的多结太阳电池缺陷检测方法
CN109639237A (zh) * 2018-12-14 2019-04-16 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 基于深能级瞬态谱的多结太阳电池缺陷检测方法
CN109901038A (zh) * 2019-03-01 2019-06-18 西安太乙电子有限公司 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法
CN109901038B (zh) * 2019-03-01 2021-06-08 西安太乙电子有限公司 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法
CN114414977A (zh) * 2019-10-30 2022-04-29 英诺赛科(珠海)科技有限公司 量测高电子移动率晶体管之装置
CN114414977B (zh) * 2019-10-30 2023-12-19 英诺赛科(珠海)科技有限公司 量测高电子移动率晶体管之装置
CN110749389A (zh) * 2019-12-01 2020-02-04 扬州扬杰电子科技股份有限公司 一种氮化镓mosfet封装应力检测结构
CN110749389B (zh) * 2019-12-01 2024-05-10 扬州扬杰电子科技股份有限公司 一种氮化镓mosfet封装应力检测结构
WO2021077684A1 (zh) * 2020-04-02 2021-04-29 北京大学深圳研究生院 Mis-hemt器件的界面态分析方法及装置
CN114743953A (zh) * 2022-04-12 2022-07-12 苏州英嘉通半导体有限公司 漏电流测量结构及测量方法
CN114743953B (zh) * 2022-04-12 2024-04-30 苏州英嘉通半导体有限公司 漏电流测量结构及测量方法

Also Published As

Publication number Publication date
CN105466970B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
CN105466970B (zh) 用于检测氮化镓基异质结构中陷阱态的检测方法和结构
US8710511B2 (en) AIN buffer N-polar GaN HEMT profile
US10186421B2 (en) Composite semiconductor substrate
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JP5799604B2 (ja) 半導体装置
CN101399284A (zh) 氮化镓基高电子迁移率晶体管结构
Zhu et al. Effects of rapid thermal annealing on ohmic contact of AlGaN/GaN HEMTs
KR20160015244A (ko) 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
CN105762183A (zh) 具有场板的AlGaN/GaN极化掺杂场效应晶体管及制造方法
US11476115B2 (en) Compound semiconductor substrate comprising a SiC layer
CN108352327A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN105957881A (zh) 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
Brown et al. Very low ohmic contact resistance through an AlGaN etch-stop in nitrogen-polar GaN-based high electron mobility transistors
JP5978269B2 (ja) トランジスタ素子およびその製造方法
Li et al. Growth of quaternary InAlGaN barrier with ultrathin thickness for HEMT application
Katz et al. InAlN/GaN heterostructure field-effect transistor DC and small-signal characteristics
CN108962981B (zh) 一种降低氮化镓基外延层中漏电的结构及其制备方法
Zhao et al. AlGaN/GaN HEMTs with a magnetron-sputtered AlN buffer layer
CN114530491A (zh) 半导体外延结构及其制备方法和半导体器件
JP2016035949A (ja) 窒化物半導体装置の製造方法
JP2019003963A (ja) 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
CN114530490A (zh) 半导体外延结构及其制备方法和半导体器件
US8283240B2 (en) Method for fabricating semiconductor device
WO2013120990A1 (en) Hemt heterostructure and a method of hemt manufacturing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201022

Address after: 101300, No. two, 1 road, Shunyi Park, Zhongguancun science and Technology Park, Beijing, Shunyi District

Patentee after: Beijing zhongbosin Semiconductor Technology Co., Ltd

Address before: 5 Yiheyuan Road, Haidian District, Beijing 100871

Patentee before: Peking University

TR01 Transfer of patent right