CN107703430A - 表面态陷阱对器件输出特性影响的测量方法 - Google Patents
表面态陷阱对器件输出特性影响的测量方法 Download PDFInfo
- Publication number
- CN107703430A CN107703430A CN201710811288.4A CN201710811288A CN107703430A CN 107703430 A CN107703430 A CN 107703430A CN 201710811288 A CN201710811288 A CN 201710811288A CN 107703430 A CN107703430 A CN 107703430A
- Authority
- CN
- China
- Prior art keywords
- mrow
- surface state
- state trap
- msub
- ammeter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种表面态陷阱对器件输出特性影响的测量方法，主要解决目前无法单独测量表面态陷阱对器件输出特性影响的问题；其实现方案是：首先在被测器件的源极和漏极之间再新制作一个栅极，形成双栅结构；再测量器件的输出电流；接着对被测器件施加脉冲电压填充器件表面态陷阱；填充完毕后，停止施加脉冲电压，测量器件的输出电流，最后计算得到器件表面态陷阱对器件输出特性的影响。本发明具有测试电路简单，测试结果可靠的优点，可用于研究器件的电流崩塌效应，进一步提高器件的工艺优化和可靠性分析。
Description
技术领域
本发明属于微电子测试技术领域，特别是一种器件输出特性的测量方法，可用于器件的工艺优化和可靠性分析。
背景技术
从以硅材料为代表的第一代半导体材料和砷化镓材料为代表的第二代半导体材料，发展到以氮化镓为代表的第三代半导体材料，其制作而成的器件应用越来越广泛。
随着器件逐渐走向实用化，器件的可靠性成为了一个重要研究方向。尤其在高频、大功率应用中，器件的输出电流减小，导致输出功率密度减小，这种现象称为电流崩塌效应。自从电流崩塌现象被发现以来，人们就对它进行了深入的分析，其中最成熟的理论是虚栅模型。虚栅模型认为，器件表面态和势垒层陷阱俘获的电子对二维电子气的静电抑制作用，导致了输出功率密度减小。
传统测量器件电流崩塌的方法是采用半导体参数分析仪对器件进行直流或脉冲测试，通过比较不同脉冲电压和直流电压下的最大输出电流，得到电流崩塌量，然而这种方法测得的结果是器件表面态和势垒层陷阱两者对器件输出特性的影响，不能单研究表面态陷阱对器件输出特性的影响，而单研究器件表面态陷阱对器件的输出特性的影响，对于研究电流崩塌效应的机理和对器件的工艺优化及可靠性的提高是至关重要的，因此急需一种研究表面态陷阱对器件输出特性影响的测量方法。
发明内容
本发明的目的在于提出了一种表面态陷阱对器件输出特性影响的测量方法，为进一步研究器件电流崩塌效应的机理，优化制造工艺，提高器件的可靠性提供理论依据。
为实现上述目的，本发明的技术方案包括如下：
(1)制作测试器件并连接测试电路：
(1a)在被测器件的源极和漏极之间再新制作一个栅极，形成双栅结构，两个栅极分别记为G1和G2；
(1b)将第一电流表A1一端连接第一栅极G1，另一端接地；第二栅极G2依次连接第一开关S1、脉冲电压源E1、第二电流表A2，第二电流表A2的另一端接地；源极接地，漏极依次连接第二开关S2、直流电源E2、第三电流表A3，第三电流表A3的另一端接地；
脉冲电压源E1提供高电平为VH、低电平为VL、频率为f、占空比为D的脉冲电压；
(2)填充器件表面态陷阱：
(2a)在0-t0时间内，闭合第二开关S2，打开第一开关S1，监测第三电流表A3的示数，记为I0；
(2b)在t0时刻，闭合第一开关S1，同时打开第二开关S2，对被测器件施加P个周期的脉冲电压，并监测通过第一电流表A1示数IG1(t)和第二电流表A2的示数IG2(t)，对器件施加脉冲电压过程中，通过栅极电子对器件的表面态陷阱进行填充；
(2c)根据(2b)的结果，分别计算脉冲电压为高电平时器件表面态陷阱俘获电子形成的电流I1(t)和脉冲电压为低电平时器件表面态陷阱释放电子形成电流I2(t)，即：
I1(t)＝IG1(t)-|IG2(t)|，规定I1(t)的电流方向为正；
I2(t)＝IG1(t)+IG2(t)，规定I2(t)的电流方向为负；
(2d)根据电荷量和电流的关系，计算第1个和第P个脉冲周期内，被测器件表面态陷阱实际俘获的电子数量分别为：
其中P为正整数，P的取值范围大于等于2，e为电子电量，e＝1×10-19库伦；
(2e)根据(2d)的计算结果，判定表面态陷阱俘获\释放电子是否达到动态平衡：
若则判定表面态陷阱俘获\释放电子达到动态平衡，表面态陷阱填充完毕，停止施加脉冲电压，记录此时的时刻为t1；反之，未达到动态平衡，则重复步骤(2b)到(2f)，再对被测器件施加一个周期的脉冲电压，直至符合表面态陷阱俘获\释放电子达到动态平衡条件；
(3)计算表面态陷阱对器件输出特性影响：
在t1时刻，即器件表面态陷阱填充完毕时，打开开关S1的同时，闭合开关S2，并监测第三电流表A3示数I(t)，根据相对变化量的计算方式，得到器件表面态陷阱引起器件输出电流的相对变化量为：
其中，ΔI(t)＝I0-I(t)，表示器件表面态陷阱引起器件输出电流的变化量。
本发明与现有技术相比具有如下优点：
1)可实现单测量表面态陷阱对器件输出特性的影响。
本发明由于采用了两个肖特基接触电极对器件的表面态陷阱进行填充，有效的去除了势垒层陷阱对器件输出的影响，因此可以得到表面态陷阱对器件输出特性的影响。
2)测试方法简单。
本发明由于仅需测量施加脉冲电压前和施加脉冲电压后的输出电流，经数学公式计算，可得到表面态陷阱对器件输出特性的影响，因此测试方法简单。
附图说明
图1是本发明的实现流程图；
图2是本发明中的测试电路示意图；
图3是用本发明测量被测HEMT器件输出电流的相对变化量随时间变化示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步的详细说明。本实例的被测器件以HEMT器件为例，该实施例用于说明本发明，但不用来限制本发明的范围。
参照图1，本实例的具体实现如下：
步骤1，制作测试器件并连接测试电路。
1a)在被测HEMT器件的源极和漏极之间再新制作一个栅极，形成双栅结构，两个栅极分别记为G1和G2，该新栅极的材料和工艺应与器件原有栅极一致；也可在该被测器件制作过程中，直接利用相同的工艺和材料制作两个栅极，形成双栅结构器件；
1b)连接测试电路：
参照图2，对被测HEMT器件进行测试电路连接的关系如下：
将第一电流表A1的一端连接在被测器件的第一栅极G1，另一端接地；
被测器件的第二栅极G2依次连接第一开关S1、脉冲电压源E1和第二电流表A2，该第二电流表A2的另一端接地；
将被测器件的源极接地，漏极依次连接第二开关S2、直流电源E2和第三电流表A3，该第三电流表A3的另一端接地；
根据被测HEMT器件的额定工作电压设置脉冲电压源E1提供的脉冲电压高电平VH＝10V，低电平VL＝0V，占空比为D为0～1，频率为f为10kHZ～100MHz。
步骤2，填充器件表面态陷阱。
2a)在0-t0时间内，闭合第二开关S2，打开第一开关S1，监测第三电流表A3的示数，记为I0；
2b)对被测器件施加脉冲电压实现器件表面态陷阱的填充：
在t0时刻，闭合第一开关S1，同时打开第二开关S2，对被测器件施加P个周期的脉冲电压，并监测通过第一电流表A1示数IG1(t)和第二电流表A2的示数IG2(t)其中P为正整数，P的取值范围大于等于2；
对被测HEMT器件施加脉冲电压过程中，栅极的电子注入到表面态中，注入表面态的电子流经表面态进入另一栅极，过程中部分电子会被器件表面态陷阱俘获，实现器件表面态陷阱的填充；
2c)根据步骤2b)的结果，分别计算脉冲电压为高电平时器件表面态陷阱俘获电子形成的电流I1(t)和脉冲电压为低电平时器件表面态陷阱释放电子形成电流I2(t)，即：
在对第二栅极G2施加脉冲高电平时，产生由第二栅极G2指向第一栅极G1的横向电场，使得电子从第一栅极G1注入表面态形成电流，即为IG1(t)；流入表面态的电子其中一部分通过表面态到达第二栅极G2，监测其电流为IG2(t)，另外一部分被表面态所俘获，故被测器件表面态陷阱俘获电子形成的电流为I1(t)＝IG1(t)-|IG2(t)|，规定I1(t)的电流方向为正；
在对第二电极G2施加0V脉冲低电平时，两个电极电势相等，由于横向电场消失，被测器件表面态陷阱释放俘获的电子到第一栅极G1和第二栅极G2，产生电流分别为IG1(t)和IG2(t)，故被测器件表面态陷阱释放电子形成电流为I2(t)＝IG1(t)+IG2(t)，规定I2(t)的电流方向为负；
2d)根据电荷量和电流的关系，计算第1个和第P个脉冲周期内，被测器件表面态陷阱实际俘获的电子数量分别为：
其中e为电子电量，e＝1×10-19库伦；
2e)根据(2d)的计算结果，判定表面态陷阱俘获\释放电子是否达到动态平衡：
若则判定表面态陷阱俘获\释放电子达到动态平衡，表面态陷阱填充完毕，停止施加脉冲电压，记录此时的时刻为t1；反之，未达到动态平衡，则重复步骤2b)到2f)，再对被测器件施加一个周期的脉冲电压，直至符合表面态陷阱俘获\释放电子达到动态平衡条件。
步骤3，计算表面态陷阱对器件输出特性影响。
在t1时刻，即器件表面态陷阱填充完毕时，打开开关S1的同时，闭合开关S2，并监测第三电流表A3示数I(t)，根据相对变化量的计算方式，得到器件表面态陷阱引起器件输出电流的相对变化量为：
其中，ΔI(t)＝I0-I(t)为器件表面态陷阱引起器件输出电流的变化量，计算结果如图3所示。.图3反映了在此表面态陷阱的填充态下，器件表面态陷阱对器件输出特性的影响。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，显然对于本领域的专业人员来说，在了解本发明的内容和原理后，在本发明的精神和原则之内可进行修改、等同替换和改进等，例如，本发明所采用的测试器件基于III-IV族材料，也可以采用硅等不同的半导体材料制作被测器件。所作的修改、等同替换和改进均应包含在本发明的保护范围之内。
Claims (4)
1.一种表面态陷阱对器件输出特性影响的测量方法，步骤如下：
(1)制作测试器件并连接测试电路：
(1a)在被测器件的源极和漏极之间再新制作一个栅极，形成双栅结构，两个栅极分别记为G1和G2；
(1b)将第一电流表A1一端连接第一栅极G1，另一端接地；第二栅极G2依次连接第一开关S1、脉冲电压源E1、第二电流表A2，第二电流表A2的另一端接地；源极接地，漏极依次连接第二开关S2、直流电源E2、第三电流表A3，第三电流表A3的另一端接地；
脉冲电压源E1提供高电平为VH、低电平为VL、频率为f、占空比为D的脉冲电压；
(2)填充器件表面态陷阱：
(2a)在0-t0时间内，闭合第二开关S2，打开第一开关S1，监测第三电流表A3的示数，记为I0；
(2b)在t0时刻，闭合第一开关S1，同时打开第二开关S2，对被测器件施加P个周期的脉冲电压，并监测通过第一电流表A1示数IG1(t)和第二电流表A2的示数IG2(t)，对器件施加脉冲电压过程中，通过栅极电子对器件的表面态陷阱进行填充；
(2c)根据(2b)的结果，分别计算脉冲电压为高电平时器件表面态陷阱俘获电子形成的电流I1(t)和脉冲电压为低电平时器件表面态陷阱释放电子形成电流I2(t)，即：
I1(t)＝IG1(t)-|IG2(t)|，规定I1(t)的电流方向为正；
I2(t)＝IG1(t)+IG2(t)，规定I2(t)的电流方向为负；
(2d)根据电荷量和电流的关系，计算第1个和第P个脉冲周期内，被测器件表面态陷阱实际俘获的电子数量分别为：
<mrow>
<mi>N</mi>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mfrac>
<mrow>
<msubsup>
<mo>&Integral;</mo>
<mn>0</mn>
<mrow>
<mi>D</mi>
<mo>/</mo>
<mi>f</mi>
</mrow>
</msubsup>
<msub>
<mi>I</mi>
<mn>1</mn>
</msub>
<mrow>
<mo>(</mo>
<mi>t</mi>
<mo>)</mo>
</mrow>
<mi>d</mi>
<mi>t</mi>
<mo>+</mo>
<msubsup>
<mo>&Integral;</mo>
<mrow>
<mi>D</mi>
<mo>/</mo>
<mi>f</mi>
</mrow>
<mrow>
<mn>1</mn>
<mo>/</mo>
<mi>f</mi>
</mrow>
</msubsup>
<msub>
<mi>I</mi>
<mn>2</mn>
</msub>
<mrow>
<mo>(</mo>
<mi>t</mi>
<mo>)</mo>
</mrow>
<mi>d</mi>
<mi>t</mi>
</mrow>
<mi>e</mi>
</mfrac>
<mo>,</mo>
</mrow>
<mrow>
<mi>N</mi>
<mrow>
<mo>(</mo>
<mi>P</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mfrac>
<mrow>
<msubsup>
<mo>&Integral;</mo>
<mrow>
<mo>(</mo>
<mi>P</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
<mo>/</mo>
<mi>f</mi>
</mrow>
<mrow>
<mo>(</mo>
<mi>P</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
<mo>/</mo>
<mi>f</mi>
<mo>+</mo>
<mi>D</mi>
<mo>/</mo>
<mi>f</mi>
</mrow>
</msubsup>
<msub>
<mi>I</mi>
<mn>1</mn>
</msub>
<mrow>
<mo>(</mo>
<mi>t</mi>
<mo>)</mo>
</mrow>
<mi>d</mi>
<mi>t</mi>
<mo>+</mo>
<msubsup>
<mo>&Integral;</mo>
<mrow>
<mo>(</mo>
<mi>P</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
<mo>/</mo>
<mi>f</mi>
<mo>+</mo>
<mi>D</mi>
<mo>/</mo>
<mi>f</mi>
</mrow>
<mrow>
<mi>P</mi>
<mo>/</mo>
<mi>f</mi>
</mrow>
</msubsup>
<msub>
<mi>I</mi>
<mn>2</mn>
</msub>
<mrow>
<mo>(</mo>
<mi>t</mi>
<mo>)</mo>
</mrow>
<mi>d</mi>
<mi>t</mi>
</mrow>
<mi>e</mi>
</mfrac>
<mo>,</mo>
</mrow>
其中P为正整数，P的取值范围大于等于2，e为电子电量，e＝1×10-19库伦；
(2e)根据(2d)的计算结果，判定表面态陷阱俘获\释放电子是否达到动态平衡：
若则判定表面态陷阱俘获\释放电子达到动态平衡，表面态陷阱填充完毕，停止施加脉冲电压，记录此时的时刻为t1；反之，未达到动态平衡，则重复步骤(2b)到(2f)，再对被测器件施加一个周期的脉冲电压,直至符合表面态陷阱俘获\释放电子达到动态平衡条件；
(3)计算表面态陷阱对器件输出特性影响：
在t1时刻，即器件表面态陷阱填充完毕时，打开开关S1的同时，闭合开关S2，并监测第三电流表A3示数I(t)，根据相对变化量的计算方式，得到器件表面态陷阱引起器件输出电流的相对变化量为：
<mrow>
<mi>&Delta;</mi>
<mi>I</mi>
<mrow>
<mo>(</mo>
<mi>t</mi>
<mo>)</mo>
</mrow>
<mo>/</mo>
<msub>
<mi>I</mi>
<mn>0</mn>
</msub>
<mo>=</mo>
<mfrac>
<mrow>
<msub>
<mi>I</mi>
<mn>0</mn>
</msub>
<mo>-</mo>
<mi>I</mi>
<mrow>
<mo>(</mo>
<mi>t</mi>
<mo>)</mo>
</mrow>
</mrow>
<msub>
<mi>I</mi>
<mn>0</mn>
</msub>
</mfrac>
<mo>,</mo>
</mrow>
其中，ΔI(t)＝I0-I(t)，表示器件表面态陷阱引起器件输出电流的变化量。
2.根据权利要求书1所述的方法，其中步骤(1a)中的重新制作的栅极的金属材料和制作工艺与器件的原有栅极相同。
3.根据权利要求书1所述的方法，其中步骤(1a)中的新栅极的制作，可在器件制作过程中，直接利用相同的工艺和材料做成双栅结构器件。
4.根据权利要求书1所述的方法，其中步骤(1b)中对被测图形施加的脉冲电压低电平VL为0V，脉冲高电压为VH的取值应与被测器件正常工作电压一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710811288.4A CN107703430B (zh) | 2017-09-11 | 2017-09-11 | 表面态陷阱对器件输出特性影响的测量方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710811288.4A CN107703430B (zh) | 2017-09-11 | 2017-09-11 | 表面态陷阱对器件输出特性影响的测量方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107703430A true CN107703430A (zh) | 2018-02-16 |
| CN107703430B CN107703430B (zh) | 2019-02-22 |
Family
ID=61172424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710811288.4A Active CN107703430B (zh) | 2017-09-11 | 2017-09-11 | 表面态陷阱对器件输出特性影响的测量方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107703430B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114113226A (zh) * | 2021-11-12 | 2022-03-01 | 广东省科学院半导体研究所 | 确定新奇电子表面态存在的方法及其应用 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832203A (zh) * | 2012-08-29 | 2012-12-19 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
| CN103367193A (zh) * | 2013-07-24 | 2013-10-23 | 北京大学 | 栅氧化层陷阱密度及位置的测试方法及装置 |
| JP2015056627A (ja) * | 2013-09-13 | 2015-03-23 | 古河電気工業株式会社 | 半導体装置の評価方法、並びに半導体装置およびその製造方法 |
| CN104573330A (zh) * | 2014-12-20 | 2015-04-29 | 电子科技大学 | 氮化镓高电子迁移率晶体管i-v模型参数的提取方法 |
| CN104779132A (zh) * | 2009-05-06 | 2015-07-15 | Mks仪器公司 | 静电离子陷阱 |
| CN105006500A (zh) * | 2015-06-18 | 2015-10-28 | 西安电子科技大学 | 横向ⅳ族元素量子阱光电探测器及制备方法 |
| CN105466970A (zh) * | 2015-12-11 | 2016-04-06 | 北京大学 | 用于检测氮化镓基异质结构中陷阱态的检测方法和结构 |
| US9406574B1 (en) * | 2007-08-09 | 2016-08-02 | Cypress Semiconductor Corporation | Oxide formation in a plasma process |
| CN106546638A (zh) * | 2015-09-23 | 2017-03-29 | 中国科学院宁波材料技术与工程研究所 | 能带缺陷密度分布的测试方法 |
-
2017
- 2017-09-11 CN CN201710811288.4A patent/CN107703430B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9406574B1 (en) * | 2007-08-09 | 2016-08-02 | Cypress Semiconductor Corporation | Oxide formation in a plasma process |
| CN104779132A (zh) * | 2009-05-06 | 2015-07-15 | Mks仪器公司 | 静电离子陷阱 |
| CN102832203A (zh) * | 2012-08-29 | 2012-12-19 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
| CN103367193A (zh) * | 2013-07-24 | 2013-10-23 | 北京大学 | 栅氧化层陷阱密度及位置的测试方法及装置 |
| JP2015056627A (ja) * | 2013-09-13 | 2015-03-23 | 古河電気工業株式会社 | 半導体装置の評価方法、並びに半導体装置およびその製造方法 |
| CN104573330A (zh) * | 2014-12-20 | 2015-04-29 | 电子科技大学 | 氮化镓高电子迁移率晶体管i-v模型参数的提取方法 |
| CN105006500A (zh) * | 2015-06-18 | 2015-10-28 | 西安电子科技大学 | 横向ⅳ族元素量子阱光电探测器及制备方法 |
| CN106546638A (zh) * | 2015-09-23 | 2017-03-29 | 中国科学院宁波材料技术与工程研究所 | 能带缺陷密度分布的测试方法 |
| CN105466970A (zh) * | 2015-12-11 | 2016-04-06 | 北京大学 | 用于检测氮化镓基异质结构中陷阱态的检测方法和结构 |
Non-Patent Citations (1)
| Title |
|---|
| 罗谦等: "《GaN基HEMT器件的表面陷阱电荷输运过程实验研究》", 《微电子学》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114113226A (zh) * | 2021-11-12 | 2022-03-01 | 广东省科学院半导体研究所 | 确定新奇电子表面态存在的方法及其应用 |
| CN114113226B (zh) * | 2021-11-12 | 2022-07-19 | 广东省科学院半导体研究所 | 确定新奇电子表面态存在的方法及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107703430B (zh) | 2019-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108318796B (zh) | 一种三端口碳化硅基功率器件界面态测试方法 | |
| Andreev et al. | Multilevel current stress technique for investigation thin oxide layers of MOS structures | |
| CN103367193B (zh) | 栅氧化层陷阱密度及位置的测试方法及装置 | |
| CN105425153A (zh) | 一种估计电动车辆的动力电池的荷电状态的方法 | |
| CN103792473B (zh) | 一种栅极开启电压的测量方法 | |
| CN107180769B (zh) | 基于电容结构的氟注入工艺稳定性测试方法 | |
| CN107703430B (zh) | 表面态陷阱对器件输出特性影响的测量方法 | |
| CN107703431B (zh) | 基于频率可变脉冲技术的器件表面态陷阱测量方法 | |
| CN101382964B (zh) | 一种GaAs PIN二极管等效电路 | |
| CN106356313A (zh) | 横向绝缘栅双极型晶体管界面态的测试方法及5端口器件 | |
| RU2585963C1 (ru) | Способ определения электрофизических параметров конденсаторной структуры мемристора, характеризующих процесс формовки | |
| CN113505504B (zh) | 一种提取GaN HEMT器件热源模型的方法 | |
| CN109541321A (zh) | 一种mos晶体管栅极小信号电容测试方法及系统 | |
| Mikolášek et al. | Capacitance Analysis of the Structures with the a-Si: H (i)/c-Si (p) Heterojunction for Solar-Cell Applications | |
| Sasse et al. | Application and evaluation of the RF charge-pumping technique | |
| Ghidini et al. | Charge trapping mechanism under dynamic stress and its effect on failure time [gate oxides] | |
| Ricco et al. | Tunneling bursts for negligible SILC degradation | |
| CN106783661A (zh) | 基于垂直测试图形的欧姆接触区方块电阻测试方法 | |
| CN107219448B (zh) | 基于特征时常数的势垒层内陷阱分布表征方法 | |
| CN109001609B (zh) | 计算纳米cmos器件中应力致界面态密度变化量的电荷泵方法 | |
| Dutoit et al. | Charge trapping and breakdown in thin SiO2 polysilicon-gate MOS capacitors | |
| CN107240560B (zh) | 氟注入增强型hemt器件中离化氟离子位置的测量方法 | |
| Ryan et al. | On the contribution of bulk defects on charge pumping current | |
| Shao et al. | Comprehensive Study of Endurance Fatigue in the Scaled Si FeFET by in-situ V th Measurement and Endurance Enhancement Strategy | |
| CN102278935A (zh) | Coms器件辐照位移损伤区在沟道相对位置的估算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |