CN105161484A - 基于陷阱特性的半导体电容器件及其制备方法与应用 - Google Patents
基于陷阱特性的半导体电容器件及其制备方法与应用 Download PDFInfo
- Publication number
- CN105161484A CN105161484A CN201510607107.7A CN201510607107A CN105161484A CN 105161484 A CN105161484 A CN 105161484A CN 201510607107 A CN201510607107 A CN 201510607107A CN 105161484 A CN105161484 A CN 105161484A
- Authority
- CN
- China
- Prior art keywords
- region
- electrode layer
- substrate
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了基于陷阱特性的半导体电容器件及其制备方法与应用,本发明半导体电容器件制备方法包括:选取高掺杂的N型或P型材料,在衬底表面生长一层氧化隔离层,通过光刻确定电容区、漏区以及沟道区,刻蚀掉沟道区域上面的氧化隔离层,通过离子注入法或扩散法形成P型衬底或者N型衬底,并将衬底刻蚀一部分并氧化形成氧化层;在电容区和漏区上生长一层氧化隔离层;通过光刻及刻蚀掉控制栅电极层和控制漏电极层位置上的氧化隔离层;通过金属淀积工艺,分别形成控制栅电极层、控制漏电极层和衬底电极层。本发明能够非常有效的控制电容区的充放电,可为具有极低功耗要求的特殊芯片提供的基本的半导体电容单元器件,兼容性好。
Description
技术领域
本发明属于半导体领域,尤其涉及基于陷阱特性的半导体电容器件及其制备方法与应用。
背景技术
半导体硅材料在器件制作过程中,由于工艺原因而产生了缺陷或者陷阱。这些硅中的陷阱在半导体硅的禁带中引入了分立的能级。这一分立的能级具有干扰半导体器件的载流子输运特性,因此一般被视为能对器件性能带来退化的主要因素。
然而正是由于陷阱在禁带中具有分立能级,因此他们可以作为有效的产生和复合中心,来调节导带和价带中的两种载流子的浓度。而且陷阱的这种特殊的产生复合效应具有很好的可控性。因此,如何利用陷阱的这一特性具有重要意义。
发明内容
本发明的首要目的在于提供基于陷阱特性的半导体电容器件,用于实现利用陷阱的产生复合效应来控制的电容区的充电和放电。可实现极低的充放电电流控制。
本发明的再一目的在于提供上述基于陷阱特性的半导体电容器件的制备方法。
本发明的再一目的在于提供上述基于陷阱特性的半导体电容器件的应用方法。
本发明是这样实现的,基于陷阱特性的半导体电容器件,包括电容区以及漏区,所述电容区和漏区之间设有上下叠放的氧化绝缘层和衬底构成的沟道区;所述电容区顶部覆盖氧化隔离层;所述沟道区底部设有衬底电极层;所述氧化绝缘层顶部覆盖控制栅电极层;所述漏区顶部设有控制漏电极层,所述控制漏电极层周边设有氧化隔离层。
优选地,所述衬底为P型衬底。
优选地,所述衬底为N型衬底。
本发明进一步提供了上述基于陷阱特性的半导体电容器件的制备方法,该方法包括以下步骤:
(1)选取高掺杂的N型或P型材料,在衬底表面生长一层氧化隔离层,通过光刻确定电容区、漏区以及沟道区,刻蚀掉沟道区域上面的氧化隔离层,通过离子注入法或扩散法形成P型衬底或者N型衬底,并将衬底刻蚀一部分并氧化形成氧化层;
(2)在电容区和漏区上生长一层氧化隔离层;
(3)通过光刻及刻蚀掉控制栅电极层和控制漏电极层位置上的氧化隔离层;
(4)通过金属淀积工艺,分别形成控制栅电极层、控制漏电极层和衬底电极层。
本发明进一步提供了上述基于陷阱特性的半导体电容器件的应用方法,该方法包括以下步骤:
(1)当漏端电压VD大于0V时,栅电压被设置对应的沟道耗尽状态,将产生的空穴注入进电容区,为电容区充电;
(2)当漏端电压VD小于0V时,栅电压被设置对应的沟道耗尽状态,电容区的空穴被抽取到沟道区中参与复合,为电容区放电。
相比于现有技术的缺点和不足,本发明具有以下有益效果:本发明通过基于陷阱的产生复合效应这一特性,能够非常有效的控制电容区的充放电。相比与传统的电容器件,该电容的的最低工作电流可低至皮安级别,本发明可为具有极低功耗要求的特殊芯片提供的基本的半导体电容单元器件。而且本发明中的器件结构,与传统的CMOS工艺有很好的兼容性。
附图说明
图1是本发明电子导电型沟道基于陷阱特性的半导体电容器件的结构示意图;
图2是本发明空穴导电型沟道基于陷阱特性的半导体电容器件的结构示意图;
图3本发明实施例中电子导电型半导体电容器件在VD>0V情形下的工作机制原理能带示意图;图中带乘号的小圆圈表示陷阱能级。
图4是本发明实施例中电子导电型半导体电容器件在VD<0V情形的工作机制原理能带示意图;图中带乘号的小圆圈表示陷阱能级。
图5本发明实施例中电子导电型半导体电容器件充放电电流ID示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
实施例1
如图1所示,本发明电子导电型沟道基于陷阱特性的半导体电容器件的制备包括以下步骤:
(1)选取高掺杂的N型材料,使用高温氧化炉在1000摄氏度的高温设置下在衬底表面生长一层氧化隔离层,使用光刻机通过光刻确定电容区12、漏区13以及沟道区11,刻蚀掉沟道区域上面的氧化隔离层,通过离子注入机将硼等三族元素原子离子注入进沟道区或使用高温扩散炉在1000摄氏度的设置下将硼扩散进沟道区形成P型衬底,使得衬底掺杂浓度控制在1015~1017cm-3范围内,
并将衬底刻蚀一部分并氧化形成氧化层14;
(2)使用高温氧化炉在1000摄氏度设置下在电容区13和漏区12上生长一层氧化隔离层18、19、110,氧化层厚度为4~20nm范围内。
(3)使用光刻机通过光刻及离子刻蚀机刻蚀掉控制栅电极层和控制漏电极层位置上的氧化隔离层;
(4)使用物理化学气相沉积设备将铝或铜金属原子淀积工艺,分别形成控制栅电极层15、控制漏电极层16和衬底电极层17。
实施例2
如图2所示,本发明空穴导电型沟道基于陷阱特性的半导体电容器件的制备包括以下步骤:
(1)选取高掺杂的N型材料,使用高温氧化炉在1000摄氏度的高温设置下在衬底表面生长一层氧化隔离层,使用光刻机通过光刻确定电容区22、漏区23以及沟道区21,刻蚀掉沟道区域上面的氧化隔离层,通过离子注入机离子注入机将磷等三族元素原子离子注入进沟道区或使用高温扩散炉在1000摄氏度的设置下将硼扩散进沟道区形成N型衬底,使得衬底掺杂浓度控制在1015~1017cm-3范围内,并将衬底刻蚀一部分并氧化形成氧化层24;
(2)使用高温氧化炉在1000摄氏度设置下在电容区22和漏区23上生长一层氧化隔离层28、29、210,氧化层厚度为4~20nm范围内。
(3)使用光刻机通过光刻及使用离子刻蚀机刻蚀掉控制栅电极层和控制漏电极层位置上的氧化隔离层;
(4)使用物理化学气相沉积设备将铝或铜金属原子淀积工艺通过金属淀积工艺,分别形成控制栅电极层25、控制漏电极层26和衬底电极层27。
实施例3
基于陷阱特性的半导体电容器件的应用方法,该方法包括以下步骤:
(1)当漏端电压VD大于0V时,栅电压被设置对应的沟道耗尽状态,将产生的空穴注入进电容区,为电容区充电;
(2)当漏端电压VD小于0V时,栅电压被设置对应的沟道耗尽状态,电容区的空穴被抽取到沟道区中参与复合,为电容区放电。
效果实施例
如图3所示,图3是电子导电型半导体电容器件在VD>0V情形下的工作机制原理能带示意图;图中带乘号的小圆圈表示陷阱能级。图3中,电子导电型半导体电容器件中,漏区没有施加偏压时,电容区、沟道区和漏区的准费米能级相同。当漏电极施加正偏压时(VD>0V),漏区的能带整体下移,这使得因此漏区的准费米能级EFN比沟道和电容区的准费米能级低,因此沟道中由于陷阱产生的电子将流向漏极,而空穴则流向悬浮的电容区。即形成了图3的能带中所描述的电子导电型半导体电容器件的工作机制。
如图4所示,图4是电子导电型半导体电容器件在VD<0V情形的工作机制原理能带示意图;图中带乘号的小圆圈表示陷阱能级。图4中,电子导电型半导体电容器件中,漏区没有施加偏压时,电容区、沟道区和漏区的准费米能级相同。当漏电极施加正偏压时(VD<0V),漏区的能带整体上移,这使得因此漏区的准费米能级EFN比沟道和电容区的准费米能级高。因此沟道中由于陷阱复合过程中需要的的电子将来自漏区,即电子从漏区流向沟道。而沟道中陷阱复合过程中需要的空穴则来自悬浮的电容区,即空穴从电容区流向沟道。即形成了图4的能带中所描述的电子导电型半导体电容器件的工作机制。
如图5所示,图5是电子导电型半导体电容器件充放电电流ID示意图。图5中,对于电子导电型半导体电容器件,基于图3和图4中的机制,沟道陷阱引发的产生电流形成的漏端电流ID为正值,沟道陷阱引发的复合电流形成的漏端电流ID为负值。因此对于电子导电型半导体电容器件,图5中,当漏极施加一个正的漏电压VD值,此时栅电压设置一正的VG且VG使得沟道处于为耗尽状态,此时基于图3,漏极将流出一正的产生电流。如果当漏极施加一个负的漏电压VD值,此时栅电压设置一负的VG且VG使得此时沟道处于耗尽状态,此时基于图3,漏极将流出一负的复合电流。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.基于陷阱特性的半导体电容器件,其特征在于,包括电容区以及漏区,所述电容区和漏区之间设有上下叠放的氧化绝缘层和衬底构成的沟道区;所述电容区顶部覆盖氧化隔离层;所述沟道区底部设有衬底电极层;所述氧化绝缘层顶部覆盖控制栅电极层;所述漏区顶部设有控制漏电极层,所述控制漏电极层周边设有氧化隔离层。
2.如权利要求1所述的基于陷阱特性的半导体电容器件,其特征在于,所述衬底为P型衬底。
3.如权利要求1所述的基于陷阱特性的半导体电容器件,其特征在于,所述衬底为N型衬底。
4.权利要求1~3任一项所述的基于陷阱特性的半导体电容器件的制备方法,其特征在于,该方法包括以下步骤:
(1)选取高掺杂的N型或P型材料,在衬底表面生长一层氧化隔离层,通过光刻确定电容区、漏区以及沟道区,刻蚀掉沟道区域上面的氧化隔离层,通过离子注入法或扩散法形成P型衬底或者N型衬底,并将衬底刻蚀一部分并氧化形成氧化层;
(2)在电容区和漏区上生长一层氧化隔离层;
(3)通过光刻及刻蚀掉控制栅电极层和控制漏电极层位置上的氧化隔离层;
(4)通过金属淀积工艺,分别形成控制栅电极层、控制漏电极层和衬底电极层。
5.权利要求1~3任一项所述的基于陷阱特性的半导体电容器件的应用方法,其特征在于,该方法包括以下步骤:
(1)当漏端电压VD大于0V时,栅电压被设置对应的沟道耗尽状态,将产生的空穴注入进电容区,为电容区充电;
(2)当漏端电压VD小于0V时,栅电压被设置对应的沟道耗尽状态,电容区的空穴被抽取到沟道区中参与复合,为电容区放电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510607107.7A CN105161484A (zh) | 2015-09-23 | 2015-09-23 | 基于陷阱特性的半导体电容器件及其制备方法与应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510607107.7A CN105161484A (zh) | 2015-09-23 | 2015-09-23 | 基于陷阱特性的半导体电容器件及其制备方法与应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105161484A true CN105161484A (zh) | 2015-12-16 |
Family
ID=54802298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510607107.7A Pending CN105161484A (zh) | 2015-09-23 | 2015-09-23 | 基于陷阱特性的半导体电容器件及其制备方法与应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105161484A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111856236A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 提取电子器件氧化层中负电荷的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101043057A (zh) * | 2006-03-20 | 2007-09-26 | 联华电子股份有限公司 | 可变电容器 |
CN101276846A (zh) * | 2007-03-27 | 2008-10-01 | 富士通株式会社 | 半导体可变电容器及其制造方法 |
CN101834213A (zh) * | 2009-03-13 | 2010-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体可变电容 |
CN104882438A (zh) * | 2015-05-25 | 2015-09-02 | 西安邮电大学 | 一种基于陷阱控制的半导体电容器件及其制备方法与应用 |
-
2015
- 2015-09-23 CN CN201510607107.7A patent/CN105161484A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101043057A (zh) * | 2006-03-20 | 2007-09-26 | 联华电子股份有限公司 | 可变电容器 |
CN101276846A (zh) * | 2007-03-27 | 2008-10-01 | 富士通株式会社 | 半导体可变电容器及其制造方法 |
CN101834213A (zh) * | 2009-03-13 | 2010-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体可变电容 |
CN104882438A (zh) * | 2015-05-25 | 2015-09-02 | 西安邮电大学 | 一种基于陷阱控制的半导体电容器件及其制备方法与应用 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111856236A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 提取电子器件氧化层中负电荷的方法 |
CN111856236B (zh) * | 2020-07-28 | 2022-07-12 | 哈尔滨工业大学 | 提取电子器件氧化层中负电荷的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10229990B2 (en) | Semiconductor device having a desaturation channel structure for desaturating a charge carrier concentration in an IGBT cell | |
CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
US10680067B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
CN103618006A (zh) | 一种快恢复二极管及其制造方法 | |
US20150162411A1 (en) | Method of manufacturing a semiconductor structure and semiconductor structure | |
US9704912B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
CN105810680A (zh) | Jfet及其制造方法 | |
CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
CN102931093A (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
CN102623495A (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
US9917150B2 (en) | Deep trench isolation structures and systems and methods including the same | |
CN104638021A (zh) | 一种横向恒流二极管及其制造方法 | |
CN104882438A (zh) | 一种基于陷阱控制的半导体电容器件及其制备方法与应用 | |
US20150325671A1 (en) | Transistor device | |
CN105161484A (zh) | 基于陷阱特性的半导体电容器件及其制备方法与应用 | |
CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
CN109860286A (zh) | 门极可关断晶闸管及其制作方法 | |
JP4851117B2 (ja) | 半導体装置及びその駆動方法 | |
CN101246903A (zh) | 半导体器件及其制作方法 | |
CN202888189U (zh) | N沟道耗尽型功率mosfet器件 | |
CN111129151A (zh) | 一种碳化硅半积累型沟道mosfet器件及其制备方法 | |
CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
CN110190029B (zh) | 一种功率半导体器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151216 |
|
WD01 | Invention patent application deemed withdrawn after publication |