CN1357786A - 象素单元及其制作方法 - Google Patents
象素单元及其制作方法 Download PDFInfo
- Publication number
- CN1357786A CN1357786A CN01142600A CN01142600A CN1357786A CN 1357786 A CN1357786 A CN 1357786A CN 01142600 A CN01142600 A CN 01142600A CN 01142600 A CN01142600 A CN 01142600A CN 1357786 A CN1357786 A CN 1357786A
- Authority
- CN
- China
- Prior art keywords
- layer
- transparency conducting
- film transistor
- conducting layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 39
- 230000008569 process Effects 0.000 title description 17
- 239000004020 conductor Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000005260 corrosion Methods 0.000 claims description 15
- 230000007797 corrosion Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000012780 transparent material Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 124
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000000463 material Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000013047 polymeric layer Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 210000004276 hyalin Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
一种象素单元,它具有制作在衬底上的薄膜晶体管结构。信号导体被图形化在薄膜晶体管结构上,且透明导电材料组成的第一图形化层覆盖着信号导体。第一图形化层提供图形,用来腐蚀薄膜晶体管结构的沟道区。介电层被制作在象素单元上且包括直至透明导电材料组成的第一图形化层的通孔。第二透明导电材料层延伸穿过通孔,以便接触第一图形化层,其中第二层自对准于晶体管结构。
Description
技术领域
本发明涉及到显示器件，更确切地说是涉及到制造透明导电电极的方法，此方法采用背面曝光和负性光抗蚀剂来减少整个光刻步骤的数目并提供象素电极与薄膜晶体管阵列中的象素的对称自对准。
背景技术
在有源矩阵液晶显示器(AMLCD)中，减少光处理步骤的数目和改善薄膜晶体管(TFT)阵列的性能具有巨大的经济意义。改善性能的一种方法是采用绝缘透明整平的聚合物薄膜(可能是可光成象的)将象素电极分隔于包括TFT和相关布线的衬底(见例如题为“有源矩阵型电光器件”的美国专利No.5612799、题为“LCD和图象传感器使用的包括可光成象的绝缘层的TFT结构”的美国专利No.5780871、以及题为“有源矩阵衬底”的美国专利No.5585951)。这些专利所述的方法的优点是，由于整平材料(如果其厚度足够的话)起电绝缘体的作用并降低了电容性耦合，故使象素电极能够覆盖寻址线。这又允许更大的窗口比率，这是有用的，但由于没有减少所需光处理步骤的数目因而没有明显地降低TFT阵列的加工成本。通常整平聚合物所需的光处理步骤的数目为5(见例如论文：Sakamoto et al.，pp.681-684SID’96 Digest、Zhong et al.，pp.971-974 SID’98 Digest、和Nakabu etal.，pp.732-735 SID’99 Digest)。在所有这些处理中，最后二个步骤对整平聚合物和透明导电电极材料进行图形化。
在TFT阵列处理中，象素电极必须很好地与数据(也称为信号)线对准，使每一侧上象素电极与数据线之间的电容性耦合相等(对称)。这可以使用例如点反转的适当的驱动反转方案，来确保图象质量不被数据线与象素电极之间的“串扰”(亦即未被消除的电容性耦合)降低。
因此，对于提供象素电极与地址线之间改进的对准并减少制造这种器件所需的光处理步骤数目的制造显示器件的方法存在着需求。
发明内容
提供了一种象素单元，它具有制作在衬底上的薄膜晶体管结构以及在薄膜晶体管结构上图形化的地址线(例如栅线和数据(信号)线)。透明导电材料组成的第一图形化层覆盖着数据(信号)线，并被用来图形化数据金属，且借助于执行背沟道腐蚀(BCE)型TFT的沟道区腐蚀而用掺杂的硅层来形成沟道区。在象素单元上制作介电层，并将通孔一直图形化到透明导电材料组成的第一图形化层。第二透明导电材料层延伸穿过通孔以便接触第一图形化层，其中第二层自对准于晶体管结构。最好借助于负性光抗蚀剂的背面曝光来获得自对准。
在变通实施方案中，透明导电材料组成的第一图形化层可以包括接触部分，以便提供通过通孔到第二透明导电材料层的连接。接触部分可以形成在透明材料上。透明材料可以包括衬底。晶体管结构可以包括栅介电层，且接触部分可以制作在栅介电层上。第二透明导电材料层可以被图形化以形成液晶显示盒(liquid crystal display cell)的象素电极。晶体管结构可以是不透明的，以便借助于背面曝光操作来提供第二透明导电材料层的自对准。晶体管结构可以包括背沟道腐蚀型晶体管。
用来制作象素单元的方法包括下列步骤：在衬底上制作薄膜晶体管结构，图形化连接到薄膜晶体管结构的信号线，图形化连接到信号线的第一透明导电层，在象素单元上淀积介电层，在介电层中制作暴露部分第一透明导电层的通孔，在介电层上和通孔中淀积第二透明导电层以便将第二透明导电层连接到第一透明导电层，以及图形化第二透明导电层以形成象素电极。
在其它的方法中，图形化第二透明导电层的步骤可以包括下列步骤：在第二透明导电层上形成抗蚀剂，以及利用晶体管结构作为光掩模，对抗蚀剂进行背面曝光。此方法可以包括正面曝光抗蚀剂层，以便图形化第二透明导电层的其它部分。图形化第二透明导电层的步骤可以包括下列步骤：在第二透明导电层上形成抗蚀剂，以及利用光掩模，对抗蚀剂进行正面曝光。在衬底上制作薄膜晶体管结构的步骤可以包括下列步骤：在衬底上制作栅金属，在栅金属上制作栅介电层，以及在栅介电层上制作半导体层。第一导电层可以包括制作在栅介电层上的接触部分，且在介电层上和通孔中淀积第二透明导电层的步骤可以包括连接第一导电层的接触部分与第二导电层。此方法可以包括在半导体层中制作欧姆接触的步骤。第一导电层可以包括制作在衬底上的接触部分，且在介电层上和通孔中淀积第二透明导电层的步骤可以包括连接第一导电层的接触部分与第二导电层。图形化第一透明导电层的步骤可以包括在信号线上的第一透明导电层中图形化一个间隙并在间隙中腐蚀信号线。信号线可以制作在薄膜晶体管结构上，且薄膜晶体管结构可以包括半导体层和制作在半导体层上的欧姆接触层，且在间隙中腐蚀信号线的步骤可以包括穿过信号线、穿过欧姆接触层、进入半导体区，以便形成薄膜晶体管结构的沟道区的腐蚀步骤。
从结合附图对本发明示例性实施方案的下列详细描述中，本发明的这些和其它的目的、特点、和优点将变得显而易见。
附图说明
在下列优选实施方案的描述中，将参照下列附图来详细地描述本发明，其中：
图1A是象素单元的俯视图，示出了根据本发明制作在衬底上的栅金属；
图1B是根据本发明的沿剖面线1B-1B的剖面图；
图2A是图1A象素单元的俯视图，示出了根据本发明制作并图形化的栅介质、半导体层、欧姆接触层(掺杂的硅)和数据金属；
图2B是根据本发明的沿剖面线2B-2B的剖面图；
图3A是图2A象素单元的俯视图，示出了根据本发明制作并图形化的第一透明导体；
图3B是根据本发明的沿剖面线3B-3B的剖面图；
图4A是图3A象素单元的俯视图，示出了根据本发明形成直到制作在栅介电层上的第一透明导体的通孔的介电层；
图4B是根据本发明的沿剖面线4B-4B的剖面图；
图5A是图4A象素单元的剖面图，示出了根据本发明制作成与第一透明导电层接触的第二透明导体材料以及被背面曝光和可选正面曝光的负性抗蚀剂；
图5B是图5A象素单元的剖面图，示出了根据本发明被显影的抗蚀剂层以及被腐蚀的第二透明导体；
图6A是图5A象素单元的俯视图，示出了根据本发明被清除的抗蚀剂层以及被图形化以形成自对准象素电极的第二透明导体层；
图6B是根据本发明的沿剖面线6B-6B的剖面图；
图7A是象素单元的俯视图，示出了根据本发明制作在衬底上的栅金属；
图7B是根据本发明的沿剖面线1B-1B的剖面图；
图8A是图7A象素单元的俯视图，示出了根据本发明制作并图形化的栅介质、半导体层、欧姆接触层(掺杂的硅)和数据金属；
图8B是根据本发明的沿剖面线8B-8B的剖面图；
图9A是图8A象素单元的俯视图，示出了根据本发明制作并图形化的第一透明导体；
图9B是根据本发明的沿剖面线9B-9B的剖面图；
图10A是图9A象素单元的俯视图，示出了根据本发明形成直到制作在衬底上的第一透明导体的通孔的介电层；
图10B是根据本发明的沿剖面线10B-10B的剖面图；
图11A是图10A象素单元的剖面图，示出了根据本发明制作成与第一透明导体层接触的第二透明导体材料以及被背面曝光的负性抗蚀剂；
图11B是图10A象素单元的剖面图，示出了根据本发明被显影的抗蚀剂层以及被腐蚀的第二透明导体；
图12A是图11A象素单元的俯视图，示出了根据本发明被清除的抗蚀剂层以及被图形化以形成自对准象素电极的第二透明导体层；
图12B是根据本发明的沿剖面线12B-12B的剖面图。
具体实施方式
本发明最好利用背面曝光和负性光抗蚀剂来图形化保留在阵列区暴露处的透明导电电极。利用背面曝光方法，减少了整个光刻步骤的数目，且由于不可能引起不对准导致一侧比另一侧耦合更强，从而使信号从数据线到象素电极的耦合更对称，故透明电极(象素电极)到信号线的自对准进一步改善了性能。本发明被最佳地使用在液晶显示器(LCD)，例如有源矩阵液晶显示器(AMLCD)中。
本发明人之一已经在IBM公司Tsujimura等人的JapaneseTechnical Bulletin No.JA8-97-0635中描述了显示器件阵列区中自对准透明导体图形的背面曝光。此工艺需要阵列区中利用掩模的额外的正面曝光，以便透明电极材料可以保留在被通孔暴露的不透明的导体上，从而将象素电极电连接到TFT阵列。本发明提供了一种薄膜晶体管(TFT)阵列工艺流程，此流程采用二个透明导体层，使阵列中能够只使用一个背面曝光。有利的是，不需要阵列区中利用掩模的额外的正面曝光。
本发明的方法借助于从衬底背面用紫外(UV)光对制作在衬底正面上的负性抗蚀剂进行曝光而图形化透明电极，从而利用用于TFT液晶显示器(LCD)阵列的透明电极。在背面曝光过程中，最好用光掩模来消除周边空白区(象素/TFT阵列周围的区域)。本发明的方法能够非常准确地将透明电极对准于数据线和栅线，并能够获得宽的窗口比率。由于周边区域因光掩模而不被曝光，故不需要从周边区域清除第二透明导体的额外步骤。
现详细地参照附图，其中相同的参考号表示相同的或相似的元件，并从参照图1A和1B开始，示出了本发明一个示例性实施方案的工艺流程。衬底10包括透明材料，例如玻璃、聚合物、或其它适合的衬底材料。栅金属12被淀积和图形化在衬底10上。栅金属12可以包括一个或多个导电层，可以包括例如铝、钼、Al(Nd)等。栅金属12的图形化最好用光刻和腐蚀工艺来执行。
参照图2A和2B，执行栅绝缘体14、非晶硅层16、N+掺杂的硅层18、以及数据金属20的淀积。栅绝缘体14最好包括二氧化硅和/或氮化硅。层16将形成薄膜晶体管器件的有源沟道区，而层18将形成薄膜晶体管13的欧姆源漏接触(见图3B)。数据金属20最好包括铝、钼、或其它适合于用作地址线的材料。
第二光刻工艺被用来提供光抗蚀剂的腐蚀掩模。如图2B所示，执行湿法腐蚀和干法腐蚀来图形化叠层(亦即层16和18以及数据金属20)直到栅绝缘体14。
参照图3A和3B，然后淀积第一透明导电层22。导电层22最好包括氧化铟锡(ITO)，虽然例如氧化铟锌(IZO)的其它透明导体也可以使用。第三光刻工艺被用来制作腐蚀掩模，用以腐蚀导电层22以及数据金属20和N+掺杂的硅18。通过数据金属20和层18腐蚀的间隙21终止于层16上或层16中。此间隙21将层18的源区和漏区分隔开，并在其间形成沟道区23，根据施加到栅金属12的电压而导电。透明导电层22的部分24延伸超过数据金属20。如下面将要描述的那样，部分24将被用作象素接触。注意，在接触部分24下方没有栅金属、数据金属、或其它不透明的材料。这就形成了背沟道腐蚀型(BCE)TFT器件。
参照图4A和4B，可以可选地淀积介电层26，例如氮化硅。若有层26，则被用作无机介电离子势垒层。淀积透明聚合物层28，例如丙烯酸树脂基材料，诸如可从JSR购得的PC 403、可从Fujifilm Olin购得的FZT-S100、或可从Tokyo Oka购得的TPAR系列。绝缘层26可以包括例如氮化硅、氧化硅、或其它无机绝缘体。绝缘层28可以包括例如丙烯酸聚合物、聚酰亚胺、透明聚合物、或有色聚合物。透明聚合物层28可以是光敏的，此时不需要光抗蚀剂来图形化层28。若有聚合物层28和层26，则被图形化以便开出通孔25来暴露作为腐蚀停止层的第一透明导体层22的部分24。还制作第二通孔29来连接象素电极23到制作在邻近象素(未示出)的栅线(栅金属12)上的存储电容器。仅仅在采用栅上存储电容器型设计时才需要通孔29。栅绝缘体14可以被腐蚀，以便暴露可能希望形成栅金属14和数据金属20与第二透明导体层30之间的电接触的TFT阵列外面区域中的栅金属12。
参照图5A和5B，在阵列区域中淀积并图形化第二透明导体层30。如图5A和5B所示，最好采用负性抗蚀剂32和背面曝光(沿箭头“A”方向曝光)来制作自对准的象素电极23(图6A)。最好用旋涂机来涂敷负性抗蚀剂32。若阵列外面不需要栅金属12与数据金属20之间的连接，则在背面曝光过程中，此区域正好被光掩模或光阀(未示出)掩蔽。紫外(UV)光从背面曝光，负性抗蚀剂在烘焙之后交联。在显影液中显影之后，腐蚀透明导体层30(图5B)。然后如图6A和6B所示剥离光抗蚀剂。由于由层30形成的象素电极23与数据线20之间的重叠是均匀且对称的，故图象质量因降低了无补偿的串扰而得到了改善。利用背面曝光时间和曝光光源的平行度，能够控制重叠量。
若阵列区外面需要栅金属与数据金属之间的连接，则从正面用光掩模45的额外的掩蔽曝光(例如沿图5A中箭头“B”方向的光)能够被用来图形化阵列区外面的第二透明导体层30。作为变通，可以采用背面曝光与掩蔽的正面曝光的组合，或在阵列区外面有限区域中的背面曝光(避免了例如若仅仅使用背面曝光而可能被ITO短路的键合焊点)。
参照图7A和7B，示出了本发明另一示例性实施方案的另一种工艺流程。衬底10包括透明材料，例如玻璃、聚合物、或其它适合的衬底材料。栅金属12被淀积和图形化在衬底10上。栅金属12可以包括一个或多个导电层，可以包括例如铝、钼、Al(Nd)等。栅金属12的图形化最好用光刻和腐蚀工艺来执行。
参照图8A和8B，执行栅绝缘体14、非晶硅层16、N+掺杂的硅层18、以及数据金属20的淀积。光刻、湿法腐蚀、和干法腐蚀被用来图形化这一整个叠层直至栅金属12。采用在被腐蚀的层上提供稍微倾斜的侧壁的工艺来确保被薄的透明导体层22恰当地台阶覆盖(见图9B)是可取的。栅绝缘体14最好包括二氧化硅和/或氮化硅。层16将形成薄膜晶体管器件的有源沟道区，而层18将形成薄膜晶体管13的欧姆源漏接触(图9B)。数据金属20最好包括铝、钼、或其它适合于用作地址线的材料。
参照图9A和9B，然后例如用溅射方法，淀积第一透明导体层22。透明导电层22最好包括氧化铟锡(ITO)，虽然例如氧化铟锌(IZO)的其它透明导体也可以使用。第三光刻工艺被用来制作光抗蚀剂的腐蚀掩模，用以腐蚀导电层22以及数据金属20和N+掺杂的硅18。通过数据金属20和层18腐蚀的间隙21终止于层16上或层16中。此间隙21将层18的源区和漏区分隔开，并在其间形成沟道区23，根据施加到栅金属12的电压而导电。透明导电层22的部分24延伸超过数据金属20。如下面将要描述的那样，部分24将被用作象素接触。注意，栅金属与数据金属(分别为12和20)能够被第一透明导体层22直接连接。这就形成了背沟道腐蚀型(BCE)TFT器件13。
参照图10A和10B，可以可选地淀积介电层26，例如氮化硅。若有层26，则被用作无机介电离子势垒层。淀积透明聚合物层28，例如丙烯酸树脂基材料，诸如可从JSR购得的PC 403、可从Fujifilm Olin购得的FZT-S100、或可从Tokyo Oka购得的TPAR系列。绝缘层26可以包括例如氮化硅、氧化硅、或其它无机绝缘体。绝缘层28可以包括例如丙烯酸聚合物、聚酰亚胺、透明聚合物、或有色聚合物。透明聚合物层28可以是光敏的，此时不需要光抗蚀剂来图形化层28。若有聚合物层28和层26，则被图形化以便开出通孔27来暴露作为腐蚀停止层的第一透明导体层22的部分24。还制作第二通孔29来连接象素电极23到制作在邻近象素(未示出)的栅线(栅金属12)上的存储电容器。仅仅在采用栅上存储电容器型设计时才需要通孔29。
参照图11A和11B，用负性抗蚀剂32和背面曝光(沿箭头“A”方向曝光)，在阵列区域中淀积并图形化第二透明导体层30。最好用旋涂机来涂敷负性抗蚀剂32。紫外(UV)光从背面曝光，且负性抗蚀剂在烘焙之后交联。在显影液中显影之后，导体层30被腐蚀。然后如图12A和12B所示，剥离光抗蚀剂。由于由层30形成的象素电极23与数据线20之间的重叠是均匀且对称的，故图象质量因降低了无补偿的串扰而得到了改善。利用背面曝光时间和曝光光源的平行度，能够控制重叠量。
由于能够用第一透明导电层22来形成阵列外面栅金属12与数据金属20之间的连接，故在背面曝光过程中，连接区正好被光掩模或光阀(未示出)掩蔽，致使这些区域中不存在第二透明层30。
有利的是，本发明采用了在阵列区中使用4个完整光刻步骤和一个背面曝光来建立具有整平聚合物上的透明象素电极23的TFT阵列的工艺。此工艺流程使得能够用第一透明导体层(例如ITO或其它透明导体)或者用第二透明导体层(例如ITO或其它透明导体)来实现阵列区外面的栅金属与信号(数据)金属之间的连接。如参照图1-6示例性所述那样，阵列区外面栅金属与数据金属之间的连接是通过第二透明导电层30形成的。若在阵列区外面不使用额外的掩模，数据和栅金属被制作成正确的形状以得到第二透明导电层30的所希望的位置，致使仅仅需要背面曝光来图形化第二透明导电层30。数据金属20和晶体管材料(层16和18)以及栅金属12是不透明的，以便使这些结构能够被用作光掩模来在背面曝光过程中图形化抗蚀剂32。数据金属20被连接到第一透明导体22，第一透明导体22被连接到第二透明导体30，第二透明导体30又被连接到栅金属12。第二透明导体30到栅金属12之间的连接利用了背面曝光工艺能够导致透明导体30在栅金属12边沿上少许覆盖的事实。如图7-12所示，第二示例性工艺流程使栅12和数据金属20能够直接被第一透明导电层22连接。
以上描述了具有自对准透明象素电极的薄膜晶体管的优选实施方案(被认为是示例性的而不是限制性的)，要指出的是，本技术领域熟练人员根据上述说明，能够作出各种修正和改变。因此，要理解的是，可以在所公开的本发明的具体实施方案中作出各种改变，这些改变都包含在所附权利要求指出的本发明的范围与构思以内。用专利法要求的细节和特殊性描述本发明之后，在所附权利要求中提出了所要求并希望得到专利证书保护的内容。
Claims (18)
1.一种象素单元，它包含：
制作在衬底上的薄膜晶体管结构；
在薄膜晶体管结构上图形化的信号导体；
透明导电材料组成的第一图形化层覆盖该信号导体，该第一图形化层提供图形，用来腐蚀薄膜晶体管结构的沟道区；
制作在象素单元上的介电层，它包括直至透明导电材料构成的第一图形化层的通孔；以及
延伸穿过通孔以便接触第一图形化层的第二透明导电材料层，其中该第二层自对准于晶体管结构。
2.权利要求1所述的单元，其中透明导电材料组成的第一图形化层包括接触部分，以便提供通过通孔到第二透明导电材料层的连接。
3.权利要求2所述的单元，其中接触部分制作在透明材料上。
4.权利要求3所述的单元，其中透明材料包括衬底。
5.权利要求2所述的单元，其中晶体管结构包括栅介电层，且接触部分制作在栅介电层上。
6.权利要求1所述的单元，其中第二透明导电材料层被图形化，以形成液晶显示盒的象素电极。
7.权利要求1所述的单元，其中晶体管结构是不透明的，以便借助于背面曝光操作来提供第二透明导电材料层的自对准。
8.权利要求1所述的单元，其中晶体管结构包括背沟道腐蚀型晶体管。
9.一种象素单元的制作方法，它包括下列步骤：
在衬底上制作薄膜晶体管结构；
图形化连接到薄膜晶体管结构的信号线；
图形化连接到信号线的第一透明导电层；
在象素单元上淀积介电层；
在介电层中制作暴露部分第一透明导电层的通孔；
在介电层上和通孔中淀积第二透明导电层，以便将第二透明导电层连接到第一透明导电层，以及
图形化第二透明导电层，以形成象素电极。
10.权利要求9所述的方法，其中图形化第二透明导电层的步骤包括下列步骤：在第二透明导电层上形成抗蚀剂，以及利用晶体管结构作为光掩模，对抗蚀剂进行背面曝光。
11.权利要求10所述的方法，还包含正面曝光抗蚀剂层，以便图形化第二透明导电层的其它部分的步骤。
12.权利要求9所述的方法，其中图形化第二透明导电层的步骤包括下列步骤：在第二透明导电层上形成抗蚀剂，以及利用光掩模，对抗蚀剂进行正面曝光。
13.权利要求9所述的方法，其中在衬底上制作薄膜晶体管结构的步骤包括下列步骤：
在衬底上制作栅金属；
在栅金属上制作栅介电层；以及
在栅介电层上制作半导体层。
14.权利要求13所述的方法，其中第一导电层包括制作在栅介电层上的接触部分，且在介电层上和通孔中淀积第二透明导电层的步骤包括连接第一导电层的接触部分与第二导电层。
15.权利要求13所述的方法，还包含在半导体层中制作欧姆接触的步骤。
16.权利要求9所述的方法，其中第一导电层包括制作在衬底上的接触部分，且在介电层上和通孔中淀积第二透明导电层的步骤包括连接第一导电层的接触部分与第二导电层。
17.权利要求9所述的方法，其中图形化第一透明导电层的步骤包括下列步骤：
在信号线上的第一透明导电层中图形化一个间隙；以及
在间隙中腐蚀信号线。
18.权利要求9所述的方法，其中信号线制作在薄膜晶体管结构上，且薄膜晶体管结构包括半导体层和制作在半导体层上的欧姆接触层，而在间隙中腐蚀信号线的步骤包括穿过信号线、穿过欧姆接触层、进入半导体区，以形成薄膜晶体管结构的沟道区的腐蚀步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/730,218 US6511869B2 (en) | 2000-12-05 | 2000-12-05 | Thin film transistors with self-aligned transparent pixel electrode |
| US09/730,218 | 2000-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1357786A true CN1357786A (zh) | 2002-07-10 |
| CN1164972C CN1164972C (zh) | 2004-09-01 |
Family
ID=24934439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011426004A Expired - Lifetime CN1164972C (zh) | 2000-12-05 | 2001-12-04 | 象素单元及其制作方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6511869B2 (zh) |
| EP (1) | EP1213602B1 (zh) |
| KR (1) | KR100454186B1 (zh) |
| CN (1) | CN1164972C (zh) |
| AT (1) | ATE289079T1 (zh) |
| CA (1) | CA2358579C (zh) |
| DE (1) | DE60108834T2 (zh) |
| TW (1) | TW548848B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004063804A1 (en) * | 2002-12-03 | 2004-07-29 | Quanta Display Inc. | Pixel structure |
| CN1324665C (zh) * | 2004-03-29 | 2007-07-04 | 广辉电子股份有限公司 | 自对准式薄膜晶体管的制造方法 |
| CN100356261C (zh) * | 2004-12-01 | 2007-12-19 | 鸿富锦精密工业（深圳）有限公司 | 液晶显示器 |
| CN100420035C (zh) * | 2004-07-27 | 2008-09-17 | 三菱电机株式会社 | 薄膜晶体管阵列衬底及其制造方法 |
| CN102569293A (zh) * | 2011-11-21 | 2012-07-11 | 友达光电股份有限公司 | 薄膜晶体管阵列及其线路结构 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611042B1 (ko) * | 1999-12-27 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
| US7205570B2 (en) * | 2002-07-19 | 2007-04-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| TWI302996B (en) * | 2002-07-25 | 2008-11-11 | Toppoly Optoelectronics Corp | Method for forming a self-aligned pixel electrode of lcd |
| CN100364108C (zh) * | 2002-08-28 | 2008-01-23 | 中国科学院长春应用化学研究所 | 含有有机半导体的夹心型场效应晶体管及制作方法 |
| GB0409439D0 (en) * | 2004-04-28 | 2004-06-02 | Koninkl Philips Electronics Nv | Thin film transistor |
| KR20060080728A (ko) * | 2005-01-06 | 2006-07-11 | 삼성에스디아이 주식회사 | 탄소나노튜브 합성을 위한 촉매층의 패터닝 방법 및 이를이용한 전계방출소자의 제조방법 |
| US7317506B2 (en) * | 2005-03-29 | 2008-01-08 | Asml Netherlands B.V. | Variable illumination source |
| US7548302B2 (en) * | 2005-03-29 | 2009-06-16 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| TW200811569A (en) * | 2006-08-21 | 2008-03-01 | Prime View Int Co Ltd | E-ink display panel |
| TWI401750B (zh) * | 2010-05-17 | 2013-07-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| US9223128B2 (en) | 2012-12-18 | 2015-12-29 | Pixtronix, Inc. | Display apparatus with densely packed electromechanical systems display elements |
| KR102061306B1 (ko) | 2013-06-14 | 2019-12-31 | 한국전자통신연구원 | 트랜지스터 및 그 제조방법 |
| TWI511302B (zh) * | 2013-08-23 | 2015-12-01 | Ye Xin Technology Consulting Co Ltd | 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法 |
| JP6855564B2 (ja) * | 2017-03-31 | 2021-04-07 | シャープ株式会社 | アクティブマトリクス基板、液晶表示装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| KR950001360B1 (ko) | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
| US5126865A (en) * | 1990-12-31 | 1992-06-30 | Honeywell Inc. | Liquid crystal display with sub-pixels |
| EP0603866B1 (en) | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| KR970011972A (ko) * | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
| JPH09105952A (ja) * | 1995-10-11 | 1997-04-22 | Toshiba Electron Eng Corp | アクティブマトリクス型液晶表示装置 |
| JP3205501B2 (ja) * | 1996-03-12 | 2001-09-04 | シャープ株式会社 | アクティブマトリクス表示装置およびその修正方法 |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| US6211928B1 (en) * | 1996-03-26 | 2001-04-03 | Lg Electronics Inc. | Liquid crystal display and method for manufacturing the same |
| US6188452B1 (en) * | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| KR100229676B1 (ko) * | 1996-08-30 | 1999-11-15 | 구자홍 | 셀프얼라인 박막트랜지스터 제조방법 |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6236440B1 (en) * | 1998-07-22 | 2001-05-22 | U.S. Philips Corporation | Display device in which one of the two electrodes of a pixel is coated with a dipole material to equalize the electrode work functions |
| US5976902A (en) * | 1998-08-03 | 1999-11-02 | Industrial Technology Research Institute | Method of fabricating a fully self-aligned TFT-LCD |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US6338988B1 (en) * | 1999-09-30 | 2002-01-15 | International Business Machines Corporation | Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step |
| US6403407B1 (en) * | 2000-06-02 | 2002-06-11 | International Business Machines Corporation | Method of forming fully self-aligned TFT with improved process window |
| US6429058B1 (en) * | 2000-06-02 | 2002-08-06 | International Business Machines Corporation | Method of forming fully self-aligned TFT improved process window |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
-
2000
- 2000-12-05 US US09/730,218 patent/US6511869B2/en not_active Expired - Lifetime
-
2001
- 2001-10-05 CA CA002358579A patent/CA2358579C/en not_active Expired - Fee Related
- 2001-11-26 KR KR10-2001-0073682A patent/KR100454186B1/ko active IP Right Grant
- 2001-11-30 EP EP01310043A patent/EP1213602B1/en not_active Expired - Lifetime
- 2001-11-30 DE DE60108834T patent/DE60108834T2/de not_active Expired - Fee Related
- 2001-11-30 AT AT01310043T patent/ATE289079T1/de not_active IP Right Cessation
- 2001-11-30 TW TW090129663A patent/TW548848B/zh not_active IP Right Cessation
- 2001-12-04 CN CNB011426004A patent/CN1164972C/zh not_active Expired - Lifetime
-
2003
- 2003-01-21 US US10/348,288 patent/US6713786B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004063804A1 (en) * | 2002-12-03 | 2004-07-29 | Quanta Display Inc. | Pixel structure |
| CN1324665C (zh) * | 2004-03-29 | 2007-07-04 | 广辉电子股份有限公司 | 自对准式薄膜晶体管的制造方法 |
| CN100420035C (zh) * | 2004-07-27 | 2008-09-17 | 三菱电机株式会社 | 薄膜晶体管阵列衬底及其制造方法 |
| CN100356261C (zh) * | 2004-12-01 | 2007-12-19 | 鸿富锦精密工业（深圳）有限公司 | 液晶显示器 |
| CN102569293A (zh) * | 2011-11-21 | 2012-07-11 | 友达光电股份有限公司 | 薄膜晶体管阵列及其线路结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1213602A2 (en) | 2002-06-12 |
| DE60108834T2 (de) | 2006-01-19 |
| KR20020044542A (ko) | 2002-06-15 |
| CA2358579A1 (en) | 2002-06-05 |
| US6511869B2 (en) | 2003-01-28 |
| EP1213602B1 (en) | 2005-02-09 |
| CA2358579C (en) | 2006-08-29 |
| EP1213602A3 (en) | 2003-07-02 |
| CN1164972C (zh) | 2004-09-01 |
| TW548848B (en) | 2003-08-21 |
| KR100454186B1 (ko) | 2004-10-26 |
| US20020066900A1 (en) | 2002-06-06 |
| ATE289079T1 (de) | 2005-02-15 |
| US6713786B2 (en) | 2004-03-30 |
| US20030138995A1 (en) | 2003-07-24 |
| DE60108834D1 (de) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1164972C (zh) | 象素单元及其制作方法 | |
| US7732266B2 (en) | Thin film array panel and manufacturing method thereof | |
| US5780871A (en) | TFT structure including a photo-imageable insulating layer for use with LCDs and image sensors | |
| US7501655B2 (en) | Thin film transistor array panel | |
| CN1287194C (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
| US7358123B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7692751B2 (en) | Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| CN1726600A (zh) | 用于x射线检测器的薄膜晶体管阵列面板 | |
| CN1991465A (zh) | 面内切换型液晶显示装置用阵列基板的制造方法 | |
| CN1637546A (zh) | 透射反射型液晶显示器件的阵列基板及其制造方法 | |
| US6661477B2 (en) | TFT-LCD having dummy gate electrode and dummy gate insulator | |
| JP3245527B2 (ja) | 液晶表示装置 | |
| CN1185534C (zh) | 液晶显示装置的有源阵列基板及其制造方法 | |
| CN100335960C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US20030122984A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| CN1523404A (zh) | 薄膜晶体管液晶显示器的储存电容及其制造方法 | |
| KR19980040056A (ko) | 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법 | |
| CN114967257A (zh) | 显示面板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP. Effective date: 20060714 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20060714 Address after: Hsinchu Industrial Science and technology zone, Taiwan, China, No. two, No. 1, Li Li Road, Hsinchu Patentee after: AU Optronics Corporation Address before: American New York Patentee before: International Business Machines Corp. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20040901 |
|
| CX01 | Expiry of patent term |