CN1523404A - 薄膜晶体管液晶显示器的储存电容及其制造方法 - Google Patents
薄膜晶体管液晶显示器的储存电容及其制造方法 Download PDFInfo
- Publication number
- CN1523404A CN1523404A CNA031046126A CN03104612A CN1523404A CN 1523404 A CN1523404 A CN 1523404A CN A031046126 A CNA031046126 A CN A031046126A CN 03104612 A CN03104612 A CN 03104612A CN 1523404 A CN1523404 A CN 1523404A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- electrode
- storage capacitors
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种薄膜晶体管液晶显示器的储存电容及其制造方法,其结构包括一下电极、位于下电极上的一层介电层,以及位于介电层上的一上电极,其中介电层包括位于下电极与上电极间的第一部位,以及除了第一部位以外的第二部位,其中第一部位的厚度小于第二部位的厚度且大于介电层的破坏容忍厚度。因此可通过降低电极之间的介电层厚度,同时增加储存电容的电容率以及像素的开口率。
Description
技术领域
本发明是有关于一种薄膜晶体管液晶显示器(TFT-LCD)的元件及其制造方法,且特别是关于一种薄膜晶体管液晶显示器的储存电容(storage capacity)及其制造方法。
背景技术
随着高科技的发展,视频产品,特别是数字化的视频或影像装置已经成为在一般日常生活中所常见的产品。这些数字化的视频或影像装置中,显示器是一个重要元件,以显示相关信息。使用者可由显示器读取信息,或进而控制装置的运作。而且,为了配合现代生活模式,视频或影像装置的体积日渐趋于薄轻。传统的阴极层射线管(cathoderay tube,简称CRT)虽然仍有其优点,但是其需占用大体积且耗电。因此,配合光电技术与半导体制造技术,面板式的显示器已被发展出成为目前常见的显示器产品如液晶显示器。
由于液晶显示器具有低电压操作、无辐射线散射、重量轻以及体积小等传统阴极射线管所制造的显示器无法达到的优点,因此成为近年来显示器研究的主要课题,更被视为二十一世纪显示器的主流。目前液晶显示器的发展,以主动矩阵式(active matrix)液晶显示器最被看好成为下一代主要的产品,这是由于当扫描配线(scan line)数增加时,若各个像素皆需由外部来驱动时,每一个像素所分配到的驱动时间(duty)将会很少,结果将使显示器的显示特性变差。
主动矩阵式液晶显示器直接在像素电极(pixel electrode)处形成晶体管(transistor)等主动元件(active element),来控制液晶显示器的资料写入。其中又以薄膜晶体管液晶显示器被视为现今液晶显示器的主流之一。当像素电极处于选择的状态下(即打开“ON”的状态下),信号将写入此像素上;当像素电极处于非选择的状态下(即关闭“OFF”的状态下),储存电容可维持驱动液晶的电位。因此,液晶与驱动时间呈现了静态(static)的特性。
当要求增加上述薄膜晶体管液晶显示器的储存电容的储存电荷时,通常是以增加储存电容的面积作为解决方法。然而,对薄膜晶体管液晶显示器而言,增加储存电容的面积,势必会导致像素(pixel)的开口率(aperture ratio)减少,因而对影像的显示效果与品质造成影响。
发明内容
因此,本发明的目的是提供一种薄膜晶体管液晶显示器的储存电容及其制造方法,以于增加储存电容的储存电荷的同时不影响像素的开口率。
本发明的再一目的是提供一种薄膜晶体管液晶显示器的储存电容及其制造方法,在不影响储存电容的储存电荷下减少其面积,以增加像素的开口率。
本发明的另一目的是提供一种薄膜晶体管液晶显示器的储存电容及其制造方法,以同时增加储存电容的电容率以及像素的开口率。
根据上述与其它目的,本发明提出一种薄膜晶体管液晶显示器的储存电容及其制造方法,其结构包括一下电极、位于下电极上的一层介电层,以及位于介电层上的一上电极,其中介电层包括位于下电极与上电极间的第一部位,以及除了第一部位以外的第二部位,其中第一部位的厚度小于第二部位的厚度且大于介电层的破坏(breakdown)容忍厚度,而所谓的“破坏容忍厚度”就是指介电层不会发生破坏的最薄厚度。
本发明又提出一种非晶硅薄膜晶体管液晶显示器的储存电容的制造方法,可同时制作一非晶硅薄膜晶体管,包括先在基板表面形成一第一图案化金属层作为薄膜晶体管的栅极,再形成一绝缘层覆盖基板与其上的栅极。然后,于绝缘层上形成横跨栅极的通道层。之后,于基板上形成包含薄膜晶体管的源/漏极以及储存电容的下电极的一第二图案化金属层。随后,于基板上形成一层介电层,再将部分介电层去除,以形成暴露出源/漏极的一开口且缩减储存电容的下电极上方的介电层厚度。接着,于基板上形成一层导体层且填入开口中,其中形成于储存电容的下电极上的导体层可作为储存电容的上电极。
本发明再提出一种非晶硅薄膜晶体管与储存电容的结构,是由一薄膜晶体管以及一储存电容所构成,其中薄膜晶体管具有一栅极、位于栅极上的通道层、位于栅极与通道层之间覆盖基板表面的一层绝缘层,以及位于栅极两侧的通道层上的源/漏极。而且,还有一介电层位于基板上,并覆盖非晶硅薄膜晶体管。位于基板上且邻近非晶硅薄膜晶体管的储存电容则至少包括一下电极、位于下电极上的一上电极,以及位于上电极与下电极之间的一电极间介电层,其中电极间介电层的厚度小于介电层的厚度且大于电极间介电层的破坏容忍厚度,上电极则可延伸至非晶硅薄膜晶体管上,且贯穿绝缘层以及介电层而与源/漏极的一端电性相连。
本发明另外再提出一种多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,可同时制作一多晶硅薄膜晶体管,包括先在基板上形成一岛状多晶硅(poly-island)层,再形成一绝缘层覆盖基板与其上的岛状多晶硅层。之后,于基板上形成包含薄膜晶体管的栅极以及储存电容的下电极的一第一图案化金属层,再进行一离子植入工艺,以于岛状多晶硅层中形成一源/漏极掺杂区。接着,于基板上形成一层介电层,再将部分介电层去除,以形成暴露出源/漏极掺杂区的开口,且缩减储存电容的下电极上方的介电层厚度。接着,于基板上形成填入开口中的一第二图案金属层,其中形成于储存电容的下电极上的第二图案金属层可作为储存电容的上电极;亦或是,先于基板上形成一导体层,以将导体层填入接近下电极的开口,其中形成于下电极上的导体层作为上电极,之后再于基板上形成第二金属层填入剩余的开口。
本发明又提出一种多晶硅薄膜晶体管与储存电容的结构,系由一薄膜晶体管以及一储存电容所构成,其中薄膜晶体管具有一栅极、位于栅极下的一岛状多晶硅层以及位于栅极与岛状多晶硅层之间的一层绝缘层,其中岛状多晶硅层具有位于栅极下的一通道区域以及位于通道区域两侧的源/漏极掺杂区。而位于基板上还有一介电层覆盖多晶硅薄膜晶体管。位于基板上且邻近多晶硅薄膜晶体管的储存电容则至少包括一下电极、位于下电极上的一上电极以及位于上电极与下电极间的一电极间介电层,其中电极间介电层的厚度小于介电层的厚度且大于电极间介电层的破坏容忍厚度。而上电极延伸至多晶硅薄膜晶体管上,且贯穿绝缘层以及介电层而与源/漏极掺杂区的一端电性相连。
本发明利用缩小储存电容的上下两电极间的距离来增加储存电容的电容率。而且,在维持相同电容率的情形下,本发明因为可以藉由缩小上下两电极间的距离来增加储存电容的电容率,所以可以降低储存电容的面积,增加像素元件的开口率,进而提升影像的显示效果与品质。
附图说明
图1A至图1C是依照本发明的一第一实施例的非晶硅薄膜晶体管液晶显示器的储存电容的制造流程侧视示意图;
图2A至图2D是依照本发明的一第二实施例的多晶硅薄膜晶体管液晶显示器的储存电容的制造流程侧视示意图;以及
图3是延续图2A至图2B所示的多晶硅薄膜晶体管液晶显示器的储存电容的制造流程侧视示意图。
100,200:基板
102,204:栅极
104,206,226:绝缘层
106,207:通道层
108:源/漏极
110:非晶硅薄膜晶体管
112,214:下电极
113,213:光阻层
114,216:介电层
115,215:厚度
116,218:区域
118,224,302:上电极
120:非晶硅薄膜晶体管
122,222,228:开口
202:岛状多晶硅层
208:源/漏极掺杂区
210:多晶硅薄膜晶体管
212:离子植入工艺
230:导体层
304:金属层
具体实施方式
第一实施例
当本发明应用于制造非晶硅薄膜晶体管液晶显示器的储存电容时,请见图1A至图1C。
图1A至图1C是依照本发明的一第一实施例的非晶硅薄膜晶体管液晶显示器的储存电容的制造流程侧视示意图,此一实施例可同时于一基板上制作一非晶硅薄膜晶体管。
请参照图1A,先在基板100表面形成一第一图案化金属层作为非晶硅薄膜晶体管110的栅极(gate)102,再形成一绝缘层(insulatinglayer)104覆盖基板100与其上的栅极102。然后,于绝缘层104上形成横跨栅极102的通道层(channel layer)106。之后,于基板100上形成包含非晶硅薄膜晶体管110的源/漏极(source/drain)108以及储存电容的下电极112的第二图案化金属层。
随后,请参照图1B,于基板100上形成一层介电层114,其中介电层114的材质譬如是氮化硅或氧化硅。随后,利用如控制微影工艺的方式去除部分介电层114,以使下电极112上方的介电层的厚度被缩减而成为图标中区域116内的一电极间介电层,并形成暴露出源/漏极108的一开口122。其中,电极间介电层的厚度小于介电层114的厚度115且大于电极间介电层的破坏(breakdown)容忍厚度,而所谓的“破坏容忍厚度”就是指介电层不会发生破坏的最薄厚度,以免介电层114的厚度因为过薄而影响储存电容的功效。
请继续参照图1B,其中去除部分介电层114的方法例如先于基板100上形成一光阻层113,再进行曝光与显影工艺,以去除开口122上的光阻层113以及使下电极112上的光阻层113变薄,之后以光阻层113作为蚀刻罩幕,对介电层114进行蚀刻工艺,以使下电极112上方的介电层114的厚度被缩减,并形成开口122。最后再去除剩余的光阻层113。另外,去除部分介电层114的步骤中的蚀刻工艺可以是一道干式蚀刻或是先进行一第一阶段干式蚀刻,再进行一第二阶段湿式蚀刻。
接着,请参照图1C,于基板100上形成一层导体层且填入开口122中,其中形成于下电极112上的导体层作为储存电容120的上电极118。而导体层的材质为任何可导电材质。于本实施例中,上电极118延伸至非晶硅薄膜晶体管110上,且贯穿绝缘层104以及介电层114而与源/漏极108的一端电性相连。
第二实施例
当本发明应用于制造多晶硅薄膜晶体管液晶显示器的储存电容时,请见图2A至图2D。
图2A至图2D是依照本发明的一第二实施例的多晶硅薄膜晶体管液晶显示器的储存电容的制造流程侧视示意图。可同时于一基板上制作一多晶硅薄膜晶体管。
请参照图2A,于基板200上先形成一岛状多晶硅(poly-island)层202,再形成一绝缘层206覆盖基板200与其上的岛状多晶硅层202。之后,于基板200上形成一第一图案化金属层,其中包含形成于岛状多晶硅层202上的栅极204以及邻近岛状多晶硅层202的下电极214。接着,进行一离子植入工艺212,以于岛状多晶硅层202中形成一源/漏极掺杂区208,而被栅极204覆盖的部位则成为多晶硅薄膜晶体管210的通道区207。
接着,请参照图2B,于基板200上形成一层介电层216,其材质譬如是氮化硅或氧化硅。之后,将部分介电层216去除,以使下电极214上方的介电层216厚度被缩减,而成为图标中区域218内的一电极间介电层,并形成暴露出源/漏极掺杂区208的开口222。其中,电极间介电层的厚度小于介电层216的厚度215且大于电极间介电层的破坏容忍厚度。
请继续参照图2B,其中去除部分介电层216的方法例如先于基板200上形成一光阻层213,再进行曝光与显影工艺,以去除开口222上的光阻层213以及使下电极214上的光阻层213变薄,之后以光阻层213作为蚀刻罩幕,对介电层216进行蚀刻工艺,以使下电极214上方的介电层216的厚度被缩减,并形成开口222。最后再去除剩余的光阻层213。另外,去除部分介电层216的步骤中的蚀刻工艺可以是一道干式蚀刻或是先进行一第一阶段干式蚀刻,再进行一第二阶段湿式蚀刻。
接着,请参照图2C,于基板200上形成填入开口222中的一第一导体层且延伸至下电极214上,作为储存电容220之上电极224,其中第一导体层的材质譬如是金属。
之后,请参照图2D,可于基板200上再形成一第二绝缘层226,第二绝缘层226具有一第二开口228,暴露出上电极224。然后,于基板200上形成一第二导体层230填入第二开口228内,其中第二导体层230的材质为任何可导电材质。
此外,本实施例可改为图3所示的方法。
图3是延续图2A至图2B所示的多晶硅薄膜晶体管液晶显示器的储存电容的制造流程侧视示意图。
请参照图3,在经过图2A至第2B图所示之工艺后,于基板200上形成一第三导体层填入接近下电极214的开口222内,而形成于下电极214上的第三导体层作为上电极302,其中上电极302的材质为任何可导电材质。之后,可于基板200上形成一金属层304填入剩余的开口222中。
本发明利用缩小储存电容的上下两电极间的距离来增加储存电容的电容率。而且,在维持相同电容率的情形下,本发明因为可以藉由缩小上下两电极间的距离来增加储存电容的电容率,所以可以降低储存电容的面积,增加(pixel)的开口率(aperture ratio),进而提升影像的显示效果与品质。
Claims (30)
1.一种薄膜晶体管液晶显示器的储存电容,其特征是,其包括:
一下电极;
一介电层;位于该下电极上;以及
一上电极,位于该介电层上,其中该介电层包括:
一第一部位,位于该下电极与该上电极间;以及
一第二部位,位于该第一部位以外的部分,其中该第一部位的厚度小于该第二部位的厚度且大于该介电层的破坏容忍厚度。
2.如权利要求1所述的薄膜晶体管液晶显示器的储存电容,其特征是,该介电层的材质包括氮化硅。
3.如权利要求1所述的薄膜晶体管液晶显示器的储存电容,其特征是,该介电层的材质包括氧化硅。
4.如权利要求1所述的薄膜晶体管液晶显示器的储存电容,其特征是,该上电极的材质为任何可导电材质。
5.如权利要求1所述的薄膜晶体管液晶显示器的储存电容,其特征是,该上电极与该下电极的材质包括金属层。
6.一种非晶硅薄膜晶体管液晶显示器的储存电容的制造方法,可同时于一基板上制作一非晶硅薄膜晶体管,其中该非晶硅薄膜晶体管至少包括一栅极以及一源/漏极,其特征是,其制造方法包括:
于该基板上形成一第一图案化金属层,作为该非晶硅薄膜晶体管的该栅极;
形成一绝缘层覆盖该基板与该栅极;
于该绝缘层上形成横跨该栅极的一通道层;
于该基板上形成一第二图案化金属层,包含一下电极以及该非晶硅薄膜晶体管的该源/漏极;
于该基板上形成一介电层;
去除部分该介电层,以使该下电极上方的该介电层的厚度被缩减而成为一电极间介电层,并形成暴露出该源/漏极的一开口;以及
于该基板上形成一导体层且填入该开口中,其中形成该下电极上的该导体层作为一上电极。
7.如权利要求6所述的非晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该电极间介电层的厚度小于该介电层的厚度且大于该电极间介电层的破坏容忍厚度。
8.如权利要求6所述的非晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,去除部分该介电层的该步骤包括:
于该基板上形成一光阻层;
对该光阻层进行曝光与显影工艺,以去除该开口上的该光阻层以及使该下电极上的该光阻层变薄;
以该光阻层作为蚀刻罩幕,对该介电层进行一蚀刻工艺,以使该下电极上方的该介电层的厚度被缩减而成为该电极间介电层,并形成暴露出该些源/漏极的该些开口;以及
去除该光阻层。
9.如权利要求8所述的非晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该蚀刻工艺包括一干式蚀刻。
10.如权利要求8所述的非晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该蚀刻工艺包括:
进行一第一阶段干式蚀刻:以及
进行一第二阶段湿式蚀刻。
11.一种非晶硅薄膜晶体管与储存电容的结构,位于一基板上,其特征是,该结构包括:
一非晶硅薄膜晶体管,位于该基板上,至少包括:
一栅极;
一通道层,位于该栅极上;
一绝缘层,位于该栅极与该通道层之间,且覆盖该基板表面;以及
一源/漏极,位于该栅极两侧的该通道层上;
一介电层,位于该基板上,该介电层覆盖该非晶硅薄膜晶体管;
一储存电容,位于该基板上且邻近该非晶硅薄膜晶体管,该储存电容至少包括:
一下电极;
一上电极,位于该下电极上,且延伸至该非晶
硅薄膜晶体管上,贯穿该绝缘层以及该介电层而与该
源/漏极的一端电性相连;以及
一电极间介电层,位于该上电极与该下电极之间,其中该电极间介电层的厚度小于该介电层的厚度且大于该电极间介电层的破坏容忍厚度。
12.如权利要求11所述的非晶硅薄膜晶体管与储存电容的结构,其特征是,该介电层的材质包括氧化硅。
13.如权利要求11所述的非晶硅薄膜晶体管与储存电容的结构,其特征是,该介电层的材质包括氮化硅。
14.如权利要求11所述的非晶硅薄膜晶体管与储存电容的结构,其特征是,该下电极的材质包括金属。
15.如权利要求11所述的非晶硅薄膜晶体管与储存电容的结构,其特征是,该上电极的材质为任何可导电材质。
16.一种多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,可同时于一基板上制作一多晶硅薄膜晶体管,其中该多晶硅薄膜晶体管至少包括一栅极以及多个源/漏极掺杂区,其特征是,其制造方法包括:
于该基板上形成一岛状多晶硅层;
形成一第一绝缘层覆盖该基板与该岛状多晶硅层;
于该基板上形成一图案化金属层,包含形成于该岛状多晶硅层上的该栅极以及邻近该岛状多晶硅层的一下电极;
进行一离子植入工艺,以于该岛状多晶硅层中形成该多晶硅薄膜晶体管的该些源/漏极掺杂区;
于该基板上形成一介电层;
去除部分该介电层,以使该下电极上方的该介电层的厚度被缩减而成为一电极间介电层,并形成暴露出该些源/漏极掺杂区的多个第一开口;以及
于该基板上形成一第一导体层,该第一导体层填入该些第一开口且延伸至该下电极上,作为一上电极。
17.如权利要求16所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该电极间介电层的厚度小于该介电层的厚度且大于该电极间介电层的破坏容忍厚度。
18.如权利要求16所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该第一导体层的材质为任何可导电材料。
19.如权利要求16所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该第一导体层的材质包括金属。
20.如权利要求19所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,更包括:
于该基板上形成一第二绝缘层,该第二绝缘层具有一第二开口,暴露出该上电极;以及
于该基板上形成一第二导体层,填入该第二开口。
21.如权利要求20所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该第二导体层的材质为任何可导电材料。
22.如权利要求16所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,去除部分该介电层的该步骤包括:
于该基板上形成一光阻层;
对该光阻层进行曝光与显影工艺,以去除该开口上的该光阻层以及使该下电极上的该光阻层变薄;
以该光阻层作为蚀刻罩幕,对该介电层进行一蚀刻工艺,以使该下电极上方的该介电层的厚度被缩减而成为该电极间介电层,并形成暴露出该些源/漏极掺杂区的该些开口;以及
去除该光阻层。
23.如权利要求22所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该蚀刻工艺包括一干式蚀刻。
24.如权利要求22所述的多晶硅薄膜晶体管液晶显示器的储存电容的制造方法,其特征是,该蚀刻工艺包括:
进行一第一阶段干式蚀刻:以及
进行一第二阶段湿式蚀刻。
25.一种多晶硅薄膜晶体管与储存电容的结构,位于一基板上,其特征是,该结构包括:
一多晶硅薄膜晶体管,位于该基板上,至少包括:
一栅极;
一岛状多晶硅层,位于该栅极下,该岛状多晶硅层具有一通道区域以及一源/漏极掺杂区,其中该通道区域位于该栅极下以及该源/漏极掺杂区位于该通道区域两侧;以及
一绝缘层,位于该栅极与该岛状多晶硅层之间;
一介电层,位于该基板上,该介电层覆盖该多晶硅薄膜晶体管;以及
一储存电容,位于该基板上且邻近该多晶硅薄膜晶体管,该储存电容至少包括:
一下电极;
一上电极,位于该下电极上,且延伸至该多晶硅薄膜晶体管上,贯穿该绝缘层以及该介电层而与该源/漏极掺杂区的一端电性相连;以及
一电极间介电层,位于该上电极与该下电极之间,其中该电极间介电层的厚度小于该介电层的厚度且大于该电极间介电层的破坏容忍厚度。
26.如权利要求25所述的多晶硅薄膜晶体管与储存电容的结构,其特征是,更包括一导体层,位于该基板上且贯穿该绝缘层以及该介电层,而与该源/漏极掺杂区的另一端电性相连。
27.如权利要求25所述的多晶硅薄膜晶体管与储存电容的结构,其特征是,该电极间介电层的材质包括氧化硅。
28.如权利要求25所述的多晶硅薄膜晶体管与储存电容的结构,其特征是,该电极间介电层的材质包括氮化硅。
29.如申请专利范围第25所述的多晶硅薄膜晶体管与储存电容的结构,其特征是,该上电极的材质包括金属。
30.如权利要求25所述的多晶硅薄膜晶体管与储存电容的结构,其特征是,该上电极的材质为任何可导电材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03104612 CN1275073C (zh) | 2003-02-17 | 2003-02-17 | 有源元件结构与液晶显示器的储存电容及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03104612 CN1275073C (zh) | 2003-02-17 | 2003-02-17 | 有源元件结构与液晶显示器的储存电容及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1523404A true CN1523404A (zh) | 2004-08-25 |
CN1275073C CN1275073C (zh) | 2006-09-13 |
Family
ID=34282278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03104612 Expired - Fee Related CN1275073C (zh) | 2003-02-17 | 2003-02-17 | 有源元件结构与液晶显示器的储存电容及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1275073C (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100353248C (zh) * | 2005-07-04 | 2007-12-05 | 友达光电股份有限公司 | 像素结构与其制造方法 |
CN100356246C (zh) * | 2005-01-28 | 2007-12-19 | 友达光电股份有限公司 | 液晶显示面板及其制造方法 |
CN100414667C (zh) * | 2006-08-07 | 2008-08-27 | 友达光电股份有限公司 | 储存电容及其形成方法与包括该储存电容的显示器 |
CN100426115C (zh) * | 2005-09-09 | 2008-10-15 | 群康科技(深圳)有限公司 | 薄膜晶体管阵列基板及其制造方法 |
US7986385B2 (en) | 2007-11-07 | 2011-07-26 | Au Optronics Corporation | LCD panel |
CN104733382A (zh) * | 2013-12-24 | 2015-06-24 | 昆山工研院新型平板显示技术中心有限公司 | 一种阵列基板的制备方法及阵列基板 |
-
2003
- 2003-02-17 CN CN 03104612 patent/CN1275073C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100356246C (zh) * | 2005-01-28 | 2007-12-19 | 友达光电股份有限公司 | 液晶显示面板及其制造方法 |
CN100353248C (zh) * | 2005-07-04 | 2007-12-05 | 友达光电股份有限公司 | 像素结构与其制造方法 |
CN100426115C (zh) * | 2005-09-09 | 2008-10-15 | 群康科技(深圳)有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN100414667C (zh) * | 2006-08-07 | 2008-08-27 | 友达光电股份有限公司 | 储存电容及其形成方法与包括该储存电容的显示器 |
US7986385B2 (en) | 2007-11-07 | 2011-07-26 | Au Optronics Corporation | LCD panel |
CN104733382A (zh) * | 2013-12-24 | 2015-06-24 | 昆山工研院新型平板显示技术中心有限公司 | 一种阵列基板的制备方法及阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN1275073C (zh) | 2006-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7515217B2 (en) | Fabricating method of a pixel structure having electrical field shielding layer and storage capacitor with three transparent electrodes | |
JP4336341B2 (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
CN100351690C (zh) | 液晶显示装置 | |
CN1309034C (zh) | 底栅控制型多晶硅薄膜晶体管的制造方法 | |
JP3267011B2 (ja) | 液晶表示装置 | |
CN1991540A (zh) | 液晶显示面板及其制造方法 | |
CN110289270B (zh) | 阵列基板及其制造方法、显示装置 | |
CN101063781A (zh) | 一种tft lcd阵列基板器件结构及其制造方法 | |
CN1164972C (zh) | 象素单元及其制作方法 | |
CN1873989A (zh) | 薄膜晶体管以及制造薄膜晶体管基板的方法 | |
JP3926879B2 (ja) | アクティブマトリクス方式の液晶表示装置及びその製造方法 | |
CN1782832A (zh) | 具静电放电保护的阵列基板与显示装置及其制造方法 | |
US6121632A (en) | Thin-film transistor array and method for manufacturing same | |
JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
CN1275073C (zh) | 有源元件结构与液晶显示器的储存电容及其制造方法 | |
CN1215567C (zh) | 平板显示器及其制造方法 | |
CN1710469A (zh) | 像素结构与其制造方法 | |
CN1716632A (zh) | 双栅极薄膜电晶体与像素结构及其制造方法 | |
CN100345310C (zh) | 薄膜晶体管及其制作方法 | |
CN1154490A (zh) | 薄膜晶体管的液晶显示装置及其制造方法 | |
JP3286843B2 (ja) | 液晶パネル | |
CN1832149A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1463382A (zh) | 有源阵列显示器的基底 | |
US6940480B2 (en) | Pixel structure | |
JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060913 Termination date: 20210217 |
|
CF01 | Termination of patent right due to non-payment of annual fee |