CN102637745A - 薄膜晶体管、显示装置和电子设备 - Google Patents

薄膜晶体管、显示装置和电子设备 Download PDF

Info

Publication number
CN102637745A
CN102637745A CN2012100229153A CN201210022915A CN102637745A CN 102637745 A CN102637745 A CN 102637745A CN 2012100229153 A CN2012100229153 A CN 2012100229153A CN 201210022915 A CN201210022915 A CN 201210022915A CN 102637745 A CN102637745 A CN 102637745A
Authority
CN
China
Prior art keywords
thin
film transistor
oxide semiconductor
film
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100229153A
Other languages
English (en)
Other versions
CN102637745B (zh
Inventor
横关弥树博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102637745A publication Critical patent/CN102637745A/zh
Application granted granted Critical
Publication of CN102637745B publication Critical patent/CN102637745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管、一种包括所述薄膜晶体管的显示装置以及一种采用所述显示装置的电子设备,所述薄膜晶体管包括:栅极;源极和漏极,它们形成源极漏极对;以及沟道层,其设置于栅极和源极漏极对之间,该沟道层包括多晶氧化物半导体材料,并且所述沟道层的膜厚小于多晶氧化物半导体材料的晶粒的平均直径。本发明的薄膜晶体管具有高的载流子迁移率并能够减少元件特性的差异,故可提高采用所述薄膜晶体管的显示装置以及采用所述显示装置的电子设备的性能。

Description

薄膜晶体管、显示装置和电子设备
相关申请的交叉引用
本申请包含与2011年2月10日向日本专利局提交的日本专利申请JP2011-027293中公开的相关主题并要求其优先权,将其全部内容通过引用并入此处。
技术领域
本发明涉及一种在其沟道层中使用了多晶氧化物半导体的薄膜晶体管、一种包括所述薄膜晶体管的显示装置以及一种采用所述显示装置的电子设备。
背景技术
近年来,显示装置设计为具有大尺寸和高帧频。而且,随着3D显示装置的发展,增加显示元件及其外围元件的功能并提高这些元件的性能是绝对必需的。当前,使用氢化非晶硅(a-Si:H)以得到TFT(薄膜晶体管),该TFT的稳定性高于使用诸如硅(Si)或砷化镓(GaAs)等共价半导体的TFT。因为氢化非晶硅(a-Si:H)可在低温下沉积,故氢化非晶硅(a-Si:H)满足了成本和处理温度的限制条件。然而,氢化非晶硅(a-Si:H)具有低迁移率的缺点。即,场效应迁移率<2cm2/Vs。为此,人们积极地开发了具有高迁移率并适于大面积应用的下一代TFT材料。
在这些TFT材料中,有一种有前景的称为AOS(非晶态氧化物半导体)的TFT材料获得了极大关注。AOS可利用与氢化非晶硅(a-Si:H)几乎相同的处理设备而制成。换言之,AOS也可在低温下沉积。此外,因为不需诸如激光退火处理等处理,故可以以低成本制造AOS,且AOS适于大面积应用。更重要的是,AOS的迁移率可提高至约10cm2/Vs。目前,据报导,设有由AOS制成的TFT的37英寸LCD(液晶显示器)装置和12英寸OELD(有机电致发光显示器)装置仍处于开发阶段。
然而,为了将由AOS制成的TFT投入实际使用,提高TFT的可靠性是绝对必需的。在AOS中,金属原子和氧原子间的键不稳定。于是,氧原子可容易地脱离所述键。金属原子和氧原子间的键的典型例子为In-O键。于是,会产生易于引入因损失氧而形成的不可控的高浓度载流子并且AOS特性易于变化等问题。AOS特性的典型变化为阈值电压Vth的漂移。
为解决这些问题,提供了一些技术。解决这些问题的一种技术是在成膜处理后进行退火处理。通过在成膜处理后进行退火处理,可减少不稳定的金属-氧键的数量。解决这些问题的另一技术是在由AOS制成的沟道层上形成保护层。通过在由AOS制成的沟道层上形成保护层,可防止氧从所述键脱离。然而,难以完全消除所述特性的变化。于是,认为基本上消除金属原子和氧原子间的不稳定键是绝对必要的。
同时,有人报导了对诸如InZnO或In2O3等使用III族元素和V族元素的多晶氧化物半导体的开发。关于这种开发的更多信息,建议读者参阅例如日本专利特开2008-311342号公报的文件。在已知的III-V族半导体中,在sp3杂化轨道(mixture locus)上形成键。于是,已知半导体会产生这样的问题,即,如果存在晶粒界面,则载流子传输特性等发生较大差异。另一方面,在多晶氧化物半导体的情况下,载流子的传导性由5s轨道决定。于是,几乎不存在载流子散射效应等由晶界引起的影响。此外,多晶氧化物半导体具有这样的优点,即,载流子迁移率高于AOS的迁移率并且几乎不会发生作为AOS的问题的氧损失。几乎不会发生氧损失是因为在晶化处理中在金属原子和氧原子间形成了4配位键。金属原子和氧原子间的4配位键的典型例子为In-O键。
然而,多晶氧化物半导体产生了这样的问题,即,多晶氧化物半导体呈现出作为元件特性差异的由晶粒界面引起的较大差异。具体来说,在晶界部分中,载流子的传输受到阻碍。于是,载流子避开晶界而移动。因此,载流子的传输路径变得不稳定,从而发生载流子的传输特性的差异,并且发生滞后现象。
为解决上述问题,例如,日本专利特开2009-231664号公报提出了一种方法以作为用于减少晶粒界面数的方法。根据该方法,提高了成膜温度,从而将形成多晶氧化物半导体的晶体状态转换为接近单晶的状态。然而,在大尺寸应用以及使用玻璃基板的情况下,必需将退火处理温度降低至不高于350摄氏度这一最大容许温度的温度。于是,向单晶逼近的处理是不充分的。因此,难以消除元件特性的差异。
发明内容
因此,为解决上述问题,本发明旨在提供一种由具有高的载流子迁移率且能够减少元件特性的差异量的由多晶氧化物半导体制成的薄膜晶体管,并提供一种包括所述薄膜晶体管的显示装置以及一种采用所述显示装置的电子设备。
本发明的实施方式提供了一种薄膜晶体管,其包括:
栅极;
源极和漏极,它们形成源极漏极对;以及
沟道层,其设置于栅极和源极漏极对之间,该沟道层包括多晶氧化物半导体材料,并且所述沟道层的膜厚小于多晶氧化物半导体材料的晶粒的平均直径。
本发明的实施方式提供了一种显示装置,其包括:显示元件;以及由本发明的实施方式提供的薄膜晶体管,其用作驱动显示元件的晶体管。
本发明的实施方式提供了一种电子设备,其包括由本发明的实施方式提供的显示装置,所述显示装置是包括有显示元件以及由本发明的实施方式提供的用作驱动显示元件的晶体管的薄膜晶体管的装置。
因为本发明的实施方式提供的薄膜晶体管包括沟道层,该沟道层包括多晶氧化物半导体材料,且所述沟道层的膜厚小于构成多晶氧化物半导体材料的晶粒的平均直径,故可控制载流子的传输方向。
本发明的实施方式提供的薄膜晶体管包括:沟道层,其设置于栅极和源极漏极对之间,该沟道层由多晶氧化物半导体材料制成,并且所述沟道层的膜厚小于多晶氧化物半导体材料的晶粒的平均直径。于是,可控制载流子的传输方向。因此,可使载流子的传输路径稳定,并且可在保持载流子迁移率的情况下减少元件特性的差异量。因此,可提高采用包括由多晶氧化物半导体材料制成的沟道层的薄膜晶体管的显示装置的性能以及采用所述显示装置的电子设备的性能。
附图说明
图1为表示根据本发明的一个实施方式的薄膜晶体管的横截面结构的模型的图;
图2A和图2B为表示多晶氧化物半导体的晶体结构的模型的多个图;
图3为表示多晶氧化物半导体的另一晶体结构的模型的图;
图4A~4D为表示图1所示的薄膜晶体管的制造方法所进行的一系列处理的多个图;
图5为表示在图2A和图2B中所示的多晶氧化物半导体的XRD谱的图;
图6为表示多晶氧化物半导体的膜厚和多晶氧化物半导体的迁移率之间的关系的特性图;
图7A和图7B为表示已知的多晶氧化物半导体的多个图;
图8为表示典型的已知薄膜晶体管的特性的图;
图9A和图9B为表示在图2A和图2B中所示的多晶氧化物半导体的模型的多个图;
图10为表示图1所示的薄膜晶体管的特性的图;
图11为表示根据本发明的实施方式的变型例的薄膜晶体管的横截面结构的模型的图;
图12为表示采用TFT的显示装置的典型配置的框图;
图13为表示图12所示的显示装置中采用的像素的详细电路图;
图14表示包括有图12所示的显示装置的模块的大致配置的俯视图;
图15表示应用了图12所示的显示装置的第一典型电子设备的外观的立体图;
图16A表示应用了图12所示的显示装置的第二典型电子设备的外观的立体图;图16B表示第二典型电子设备的后部的立体图;
图17表示应用了图12所示的显示装置的第三典型电子设备的外观的立体图;
图18表示应用了图12所示的显示装置的第四典型电子设备的外观的立体图;
图19A表示应用了图12所示的显示装置的第五典型电子设备的开启状态的正视图;图19B表示第五典型电子设备的开启状态的侧视图;图19C表示第五典型电子设备的闭合状态的正视图;图19D表示第五典型电子设备的闭合状态的左侧视图;图19E表示第五典型电子设备的闭合状态的右侧视图;图19F表示第五典型电子设备的闭合状态的俯视图;并且图19G表示第五典型电子设备的闭合状态的仰视图。
具体实施方式
在以下说明中,参照附图来详述本发明的实施方式。应当注意,按下列排序的标题划分所述说明:
1:实施方式(底栅型TFT)
2:变型例(顶栅型TFT)
3:典型应用(显示装置和电子设备)
实施方式
薄膜晶体管1的配置
图1为表示根据本发明的实施方式的薄膜晶体管1的横截面结构的模型的图。薄膜晶体管1为所谓的底栅型TFT或具有所谓反向交错结构的TFT。薄膜晶体管1包括由多晶氧化物半导体制成的沟道层14。在薄膜晶体管1中所包括的基板11上,依次形成有栅极12、栅极绝缘膜13、沟道层14以及源极15A/漏极15B。基板11为由玻璃等制成的基板。在源极15A和漏极15B上,在整个基板11上形成有保护膜16。
薄膜晶体管1的栅极12为用于根据作为栅极电压而施加给栅极12的电压来控制沟道层14中的载流子密度的电极。更具体地,沟道层14中的载流子密度为沟道层14中的电子的密度。栅极12配置为单层膜或层叠膜。单层膜为由诸如Mo(钼)、Al(铝)、铝合金等中的一种层制成的膜。另一方面,层叠膜为由选自Mo(钼)、Al(铝)、铝合金等中的两种以上层制成的膜。应当注意,可用铝钕合金作为所述铝合金。
栅极绝缘膜13为覆盖栅极12的膜。通常,在整个基板11上形成有栅极绝缘膜13以覆盖栅极12。用于制造栅极绝缘膜13的材料为通常包含硅的绝缘材料。更具体地,栅极绝缘膜13可以是氧化硅膜、氮化硅膜、氮氧化硅膜等。栅极绝缘膜13的厚度通常为200nm~300nm范围内的值。
沟道层14为由于栅极电压被施加至栅极12而在源极15A和漏极15B之间形成沟道的层。用于制造沟道层14的材料的典型例子为In2O3系氧化物半导体。更具体地,用于制造沟道层14的材料的典型例子包括In2O3以及通过对In2O3掺杂添加杂质X而制造的氧化物半导体In2O3:X。杂质X通常可以为Ti(钛)、Al(铝)、Ga(镓)、Zn(锌)、Mo(钼)、Sn(锡)、镧系元素等。此外,还可利用具有与In2O3:X相同的晶体结构的方铁锰矿结构的材料。读者还应明白,还可利用ZnO系氧化物半导体和SnO系氧化物半导体之任一个,二者均具有不同于In2O3:X的晶体结构。
相比于其他多晶氧化物半导体,In2O3系氧化物半导体具有相对高的载流子迁移率。具体来说,(222)面的膜形成为使得(222)面朝向平行于基板11的方向,以便获得高的载流子迁移率。
图2A为表示In2O3的(222)面的晶体结构的图。显然在(222)面上形成有In面。如图所示,在In2O3系氧化物半导体的晶体结构中,相邻In的距离近,从而如图2B所示,In的5s轨道彼此重叠。在In2O3系氧化物半导体中的载流子迁移率高被认为是由相互重叠的5s轨道形成了载流子的传输路径的事实引起的。即,通过如上所述地形成(222)面的膜,以使得(222)面朝向平行于基板11的方向,使各个In-In键沿着载流子的传输方向彼此连接,从而获得最高的载流子迁移率。
图3为表示In2O3系氧化物半导体的(400)面的晶体结构的图。如图3所示,每个In与同样在(400)面上的其它In相邻。于是,通过使(400)面的膜形成为使得(400)面朝向平行于基板11的方向,也可如同(222)面那样获得高的载流子迁移率。
此外,期望将本实施方式的沟道层14的膜厚降低至不大于构成沟道层14的多晶氧化物半导体的晶粒的平均直径的值。构成沟道层14的多晶氧化物半导体的每个晶粒的直径没有具体规定。然而,从实用的观点看,期望将构成沟道层14的多晶氧化物半导体的晶粒直径设定为不小于10nm~20nm范围内的值。为此,沟道层14的实际膜厚设定为不大于20nm的值。更优选地,期望将沟道层14的实际膜厚设定为不大于10nm的值。通过使本实施方式的沟道层14的膜厚降低至不大于构成沟道层14的多晶氧化物半导体的晶粒的平均直径的值,可控制在沟道层14中移动的载流子的传输方向,从而可使载流子的传输路径稳定。
应当注意,多晶氧化物半导体的晶粒直径越大,该多晶氧化物半导体就越是优选的。于是,多晶氧化物半导体的晶粒直径没有上限。另外,不仅可包含上述元素,也可包含诸如Ga(镓)、Al(铝)、Ti(钛)、Zn(锌)、Sn(锡)、Mo(钼)或镧系元素等元素。
源极15A和漏极15B各配置为单层膜或层叠膜。单层膜为由诸如Mo(钼)、Al(铝)、Cu(铜)、Ti(钛)、ITO(氧化铟锡)或氧化钛中的一种层制成的膜。另一方面,层叠膜为由选自Mo(钼)、Al(铝)、Cu(铜)、Ti(钛)、ITO(氧化铟锡)和氧化钛中的两种以上层制成的膜。例如,期望使用由金属或金属氧化物制成的三层膜。三层膜中的三个层分别由Mo(钼)、Al(铝)和Mo(钼)制成。在此情况下,依次形成Mo(钼)层、Al(铝)层和Mo(钼)层。三个层的厚度分别设定为50nm、500nm和50nm的典型值。所述金属和金属合金分别为均与氧具有弱结合性(weak conjuncture)的金属和金属合金。与氧具有弱结合性的金属合金的典型例子为包含氧的金属化合物。包含氧的金属化合物的典型例子为ITO和氧化钛。于是,多晶氧化物半导体的电气特性可保持在稳定状态。相反,如果源极15A和漏极15B各配置为包括与氧具有强结合性的金属,则会从多晶氧化物半导体中提取氧而导致氧损失,这样会不期望地使多晶氧化物半导体的电气特性恶化。会从多晶氧化物半导体中提取氧是因为源极15A和漏极15B各设置在与多晶氧化物半导体接触的位置。
保护膜16配置为单层膜或层叠膜。单层膜的典型例子为氧化铝膜和氧化硅膜。另一方面,层叠膜为由氧化铝膜和氧化硅膜制成的膜。应当注意,用于制造保护膜16的氧化铝膜为通常用于薄膜晶体管中的高密度氧化铝膜。保护膜16的厚度通常在10nm~100nm的范围内。保护膜16的厚度优选地设定为不大于50nm的值。氧化物半导体膜具有这样的问题,即,除了别的原因以外,该膜的电气特性还会因氢的混入和/或水分的吸收而变化。然而,通过将高密度氧化铝膜用作保护膜16,高密度氧化铝膜的良好的气体阻障性能能够防止沟道层14的电气特性因众多原因之中的氢的混入和/或水分的吸收而变化。此外,通过使用高密度氧化铝膜作为保护膜16,可在不使氧化物半导体的电气特性恶化的情况下制造保护膜16。薄膜晶体管1的制造方法
图4A~4D为用于表示根据图1中所示的薄膜晶体管1的制造方法而进行的一系列处理的多个图。例如,薄膜晶体管1可制造如下。
首先,如图4A所示,采用溅射技术或蒸镀技术而在整个基板11上形成厚度通常为100nm的诸如Mo膜的金属膜。然后,采用光刻技术在Mo膜上进行图形化处理,从而形成栅极12。
接下来,如图4B所示,采用等离子体CVD技术等形成将SiO2膜形成为厚度通常为300nm的膜,且覆盖基板11和栅极12,从而形成栅极绝缘膜13。更具体地,通过使用包含硅烷和一氧化二氮的混合气体作为原料气体,采用等离子体CVD技术,由SiO2膜制成栅极绝缘膜13。
接下来,如图4C所示,采用PLD(脉冲激光沉积)技术等而形成沟道层14。更具体地,如果将氧化铟(In2O3)用作多晶氧化物半导体,则使激光束会聚,并使作为靶材的氧化铟(In2O3)蒸发而沉积在基板11上。此时,例如在PLD装置中,将气体从真空容器内排出,从而获得通常为1×10-4Pa以下的真空度。然后,导入氧气并将气压调节为8Pa,以便进行烧蚀处理。图5为表示作为In2O3单膜的光谱变化的由氧压引起的XRD(X射线衍射)谱变化的图。为控制晶体取向,必需优化成膜条件。多晶氧化物半导体根据成膜时存在的氧压而改变晶体取向。一般来说,在低氧压下,易于发生结晶,但倾向于产生取向差异。另一方面,在高氧压下,难以发生结晶,但易于使取向均一。从图5中显然可见,通过将成膜时的氧压设定在8Pa,In2O3在(222)面上具有均一取向。即,在成膜处理中可使(222)面平行于基板11。此外,可通过调节氧气的流量而控制沟道中的载流子浓度。应当注意,在成膜处理中,除了PLD技术外,还可采用溅射技术,从而由本实施方式的多晶氧化物半导体制成沟道层14。
然后,如图4D所示,在成膜处理中,通常,通过采用溅射技术等而在沟道层14上依次堆叠Mo层、Al层和Mo层,以便形成金属膜。随后,利用包含磷酸、硝酸和乙酸的混合液,通过湿法蚀刻技术在形成的金属膜上进行图形化处理。以此形成源极15A和漏极15B。
然后,通常采用溅射技术或ALD(原子层沉积)技术,在源极15A和漏极15B上形成厚度通常为500nm的诸如A12O3膜的保护膜16。在处理结束时形成保护膜16,从而完成图1所示的薄膜晶体管1。
薄膜晶体管1的操作及其效果
下面,说明由薄膜晶体管1进行的操作以及从而产生的效果。
在薄膜晶体管1中,当将至少等于预定的阈值电压的栅极电压通过未图示的布线层而施加给栅极12时,在沟道层14中形成沟道。该沟道允许称作漏电流的电流在源极15A和漏极15B之间流动,从而薄膜晶体管1用作晶体管。
使用在氧压为8Pa且激光功率为60mJ的上述条件下制造的In2O3来说明多晶氧化物半导体的膜厚和该半导体的迁移率之间的关系。
图6为表示多晶氧化物半导体的膜厚和该半导体的迁移率之间的关系的特性图。具体来说,图6表示在霍尔(Hall)测量过程中测定的迁移率变化。所述迁移率变化由在成膜处理后未经退火处理的In2O3膜的厚度以及作为成膜处理后的退火处理的结果而得到的In2O3膜的厚度所引起。例如,对于10nm的较薄膜厚,出无论是否进行退火处理都呈现出30cm2/Vs的高迁移率。然而,在未经退火处理的In2O3膜中,随着膜厚增加,迁移率下降。更具体地,在20nm的膜厚处,迁移率下降至10cm2/Vs。10cm2/Vs的迁移率几乎等于In基非晶态氧化物半导体的迁移率。另一方面,在作为退火处理的结果而得到的In2O3膜中,随着膜厚增加,迁移率升高。更具体地,迁移率升高至60cm2/Vs的程度。下面说明其原因。
图7A和图7B为表示已知的多晶氧化物半导体的多个图。更具体地,图7A为表示具有大的膜厚且未经过退火处理的In2O3膜的内部结构以及该膜中的载流子的传输路径的模型的图。另一方面,图7B为表示具有大的膜厚且作为退火处理的结果而得到的In2O3膜的内部结构以及该膜中的载流子的传输路径的模型的图。未经退火处理的In2O3膜处于这样的状态:其中,大量的非晶部分(图中A)残留在晶粒界面上。如前所述,非晶部分的氧易于损失,从而由于氧的损失而使迁移率下降。于是,载流子选择性地通过其载流子浓度高于高迁移率结晶部分(图中C)的载流子浓度的非晶部分而传输。因此,所述迁移率变为近似等于非晶态氧化物半导体的迁移率。另一方面,在作为退火处理结果而得到的In2O3膜中,存在于晶粒界面处的大量非晶部分由于退火处理而减少。此外,改善了In2O3的晶体取向性以减少晶粒界面数。于是,如图7B所示,载流子选择性地通过迁移率高的结晶部分而传输。在作为退火处理结果而得到的In2O3膜中,随着膜厚增加,迁移率高的结晶部分的数量上升。于是,载流子能够更容易地通过结晶部分而传输。因此,提高了载流子的迁移率。
然而,从图7B中显然可见,载流子避开非晶部分而传输。于是,传输方向复杂。传输方向的复杂性和所述方向的不稳定性为元件中的特性差异的起因。图8为表示具有由多晶氧化物半导体制成的作为膜厚大的层的沟道层的已知薄膜晶体管的Vg-Id特性的图。两条曲线分别代表Vds=0.1V和Vds=10V时的Vg-Id特性。当电压Vds由0.1V上升至10V时,电流Id发生变化。认为电流Id的变化是由因电压Vds的变化而引起的晶粒界面的变化、即由发生的滞后所引起。
另一方面,在本实施方式的薄膜晶体管1中,将使用多晶氧化物半导体的沟道层14的膜厚设定为不大于多晶氧化物半导体的晶粒的平均直径的值。下面,说明在In2O3半导体的膜厚设定为小于所述半导体的晶粒的平均直径的值的情况下的载流子传输。
图9A和图9B为表示在图2A和图2B中所示的多晶氧化物半导体的模型的多个图。更具体地,图9A为表示根据薄膜晶体管1的制造方法而制造且其膜厚设定为不大于所述半导体的晶粒的平均直径的值的In2O3膜的内部结构以及该膜中的载流子的传输路径的模型的图。例如,In2O3膜的厚度为10nm。从图9A中显然可见,因为膜厚不大于晶粒的平均直径,故不存在沿传输方向连续的非晶部分。于是,不同于如图7A所示的作为厚度大且未经过退火处理的膜的In2O3膜,载流子的传输路径经过非晶部分和结晶部分。因此,不同于厚度大的In2O3膜,即使In2O3膜未经过退火处理,载流子的迁移率仍保持在较高值。
下面,参照图9B,说明在根据薄膜晶体管1的制造方法而制造In2O3膜后对In2O3膜进行退火处理的情况下的厚度小的In2O3膜的内部结构和In2O3膜内的载流子的传输路径。在厚度小的In2O3膜中,通过退火处理,以与厚度大的In2O3膜同样的方式而使非晶部分晶化。然而,晶粒界面数的减小是有限度的。具体来说,即使沿c轴进行取向,平面内的旋转分量的结晶轴的变换也不易于恢复。于是,以与未经退火处理的In2O3膜同样的方式,载流子通过晶界的非晶部分和结晶部分。因此,类似于图7B所示的作为退火处理的结果的膜的In2O3膜,未提高载流子迁移率。然而,载流子的传输路径未变复杂。于是,如图10所示,在本实施方式的薄膜晶体管1的Vg-Id特性中未观察到由传输路径的复杂性引起的滞后。即,改善了元件中的特性差异。应当注意,在本实施方式的薄膜晶体管1中,未具体探究在In2O3膜的成膜处理后的退火处理的进行。然而,通过进行退火处理,可减少不稳定的In-O键的数目。于是,可防止迁移率特性由于温度变化和氧损失而随着时间的推移发生变化。
如上所述,在本实施方式的薄膜晶体管1中,在栅极12和由源极15A和漏极15B构成的电极对之间的位置处,由多晶氧化物半导体制成沟道层14。此外,沟道层14的膜厚设定为小于多晶氧化物半导体材料的晶粒的平均直径的值。于是,在沟道层14内部传输的载流子总是被晶粒所产生的电场散射。然而,由于几乎所有的载流子都被晶粒电场散射同样的次数,故未发生由电场引起的散射所造成的特性差异。换言之,可在保持载流子迁移率的情况下减小差异量。
变型例
图11为表示本发明的变型例的薄膜晶体管2的横截面结构的模型的图。薄膜晶体管2为也称作交错结构型的所谓顶栅型TFT。薄膜晶体管2也包括由多晶氧化物半导体制成的沟道层14。在薄膜晶体管2中包括的基板11上,依次形成有源极15A/漏极15B、沟道层14、栅极绝缘膜13以及栅极12。基板11为由玻璃等制成的基板。在栅极12上,在整个基板11上形成有保护膜16。
应当注意,尽管在本变型例的顶栅型薄膜晶体管2中采用的构成元件的位置关系不同于在上述实施方式的底栅型薄膜晶体管1中采用的对应构成元件的位置关系,然而,在薄膜晶体管2中采用的每个构成元件仍具有与薄膜晶体管1中采用的对应构成元件相同的功能和相同的构成材料。于是,为方便起见,在薄膜晶体管2中采用的构成元件由与薄膜晶体管1中采用的对应构成元件相同的附图标记来表示。此外,下面,为避免重复而省略了对薄膜晶体管2中采用的构成元件的说明。
在变型例的薄膜晶体管2中,沟道层14由多晶氧化物半导体制成,并且沟道层14的膜厚设定为小于多晶氧化物半导体的晶粒的平均直径的值。于是,可获得与上述实施方式的底栅型薄膜晶体管1同样的效果。
典型应用
下面,说明各采用根据本实施方式和变型例设有的TFT(薄膜晶体管)的显示装置以及各包括所述显示装置的电子设备。
显示装置
图12为表示采用上述TFT的显示装置的典型配置的框图。所述显示装置是使用有机EL元件的有机EL显示装置。显示装置通常具有在对应于前述基板11的TFT基板上形成的显示区30。显示区30包括布置为矩阵的多个像素PXLC。每个像素PXLC包括用作显示元件的有机电致发光元件(也称作有机EL元件)。在显示区30的周边位置处,设有水平选择器(HSEL)31、写入扫描器(WSCN)32和电源扫描器(DSCN)33。水平选择器31、写入扫描器32和电源扫描器33分别用作信号线驱动电路、扫描线驱动电路和电源线驱动电路。
在显示区30上,设有各朝向矩阵列方向的多个信号线DTL1~DTLn、各朝向矩阵行方向的多个扫描线WSL1~WSLm以及各同样朝向矩阵行方向的多个电源线DSL1~DSLm。前述信号线DTL1~DTLn的数量为n,n为整数。另一方面,前述扫描线WSL1~WSLm的数量和前述电源线DSL1~DSLm的数量各为m,m为整数。
此外,在信号线DTL和扫描线WSL的交叉点处设有像素PXLC。像素PXLC可以是R(红)像素、G(绿)像素或B(蓝)像素。信号线DTL1~DTLn连接于水平选择器31,水平选择器31将视频信号提供给信号线DTL1~DTLn。同理,扫描线WSL1~WSLm连接于写入扫描器32,写入扫描器32将各用作扫描信号的选择脉冲提供给扫描线WSL1~WSLm。同样地,电源线DSL1~DSLm连接于电源扫描器33,电源扫描器33将各用作电源信号的控制脉冲提供给电源线DSL1~DSLm。
图13为表示图12所示的显示装置中所采用的像素PXLC的详细电路图。每个像素PXLC都具有包括有机EL元件3D的像素电路40。像素电路40为使用采样晶体管3A、驱动晶体管3B、存储电容器3C以及有机EL元件3D的有源型驱动电路。采样晶体管3A和驱动晶体管3B各为根据本实施方式或变型例的薄膜晶体管。
采样晶体管3A的栅极连接于为像素PXLC所在的行而设的扫描线WSL。采样晶体管3A的源极和漏极之一连接于为像素PXLC所在的列而设的信号线DTL。采样晶体管3A的源极和漏极之另一个连接于驱动晶体管3B的栅极。
驱动晶体管3B的漏极连接于为像素PXLC所在的行而设的电源线DSL。驱动晶体管3B的源极连接于有机EL元件3D的阳极。有机EL元件3D的阴极连接于地线3H。应当注意,地线3H作为由所有像素PXLC共用的线而连接于所有像素PXLC。
存储电容器3C连接于驱动晶体管3B的源极和栅极之间。
用作扫描信号的选择脉冲从扫描线WSL提供给采样晶体管3A的栅极,以便将采样晶体管3A设为导通状态,所述导通状态中,对由信号线DTL供给的视频信号所呈现的电位进行采样并将其存储于存储电容器3C中。驱动晶体管3B从被设定在未图示的预定第一电位的电源线DSL接收电流。根据作为视频信号电位而在存储电容器3C中存储的信号电位,驱动晶体管3B为有机EL元件3D提供驱动电流。在驱动电流的驱动下,有机EL元件3D发光,所述光的亮度随作为视频信号电位而存储在存储电容器3C中的信号电位而定。
如上所述,在显示装置中,用作扫描信号的选择脉冲从扫描线WSL提供至采样晶体管3A的栅极,从而将采样晶体管3A设为导通状态,所述导通状态中,对由信号线DTL提供的视频信号所呈现的电位进行采样并将其存储于存储电容器3C中。此外,驱动晶体管3B从设定在预定的第一电位的电源线DSL接收电流。随后,根据作为视频信号电位而在存储电容器3C中存储的信号电位,驱动晶体管3B为有机EL元件3D提供驱动电流。有机EL元件3D可以是红光、绿光或蓝光有机EL元件。在驱动电流的驱动下,有机EL元件3D发光,所述光的亮度根据作为视频信号电位而存储在存储电容器3C中的信号电位而定。因此,在显示装置中显示基于视频信号的图像。
电子设备
接下来,说明将上述显示装置应用于电子设备的典型应用。上述显示装置可适用于所有领域的电子设备。电子设备的典型例子为电视机、数码相机、笔记本型个人计算机、诸如便携式电话的便携终端装置以及摄像机。换言之,上述显示装置可适用于所有领域内包括的电子设备,所述电子设备用作能够将从外部信源接收的或在设备内部生成的视频信号显示为图像或动态图片的装置。
模块
上述显示装置作为类似于图14中所示的模块而嵌入各种电子设备中。电子设备的例子为下述的第一典型电子设备~第五典型电子设备。如图所示,在模块中,在基板11的一侧通常设有从密封基板中露出的区域210。来自水平选择器31、写入扫描器32和电源扫描器33的布线延伸至露出区域210,以便形成未图示的外部连接端子。在外部连接端子上可设有用于输入和输出信号的FPC(柔性印刷电路)220。
第一典型电子设备
图15为表示作为应用了图12所示的显示装置的第一典型电子设备的电视机的外观的立体图。通常,电视机具有包括前面板310和滤光玻璃320的视频显示屏部300。视频显示屏部300对应于前述显示装置。
第二典型电子设备
图16A为表示作为应用了图12所示的显示装置的第二典型电子设备的数码相机的外观的立体图。另一方面,图16B为表示第二典型电子设备的后部的立体图。通常,数码相机具有用于发出闪光的发光部410、显示部420、菜单开关430以及快门按钮440。显示部420对应于前述显示装置。
第三典型电子设备
图17为表示作为应用了图12所示的显示装置的第三典型电子设备的笔记本型个人计算机的外观的立体图。通常,笔记本型个人计算机具有主单元510、键盘520以及用于显示图像的显示部530。键盘520为用户用于进行输入字符等操作的输入部。显示部530对应于前述显示装置。
第四典型电子设备
图18为表示作为应用了图12所示的显示装置的第四典型电子设备的摄像机的外观的立体图。通常,摄像机具有主单元610、用于对被摄物体进行摄像的镜头620、用于启动和停止摄像操作的启动/停止开关630以及显示部640。镜头620设置于主单元610的前侧表面上。显示部640对应于前述显示装置。
第五典型电子设备
图19A表示作为应用了图12所示的显示装置的第五典型电子设备的便携式电话的开启状态的正视图。图19B表示第五典型电子设备的开启状态的侧视图,而图19C表示第五典型电子设备的闭合状态的正视图。图19D表示第五典型电子设备的闭合状态的左侧视图,而图19E表示第五典型电子设备的闭合状态的右侧视图。图19F表示第五典型电子设备的闭合状态的俯视图,而图19G表示第五典型电子设备的闭合状态的仰视图。
通常,便携式电话具有上侧壳体710、下侧壳体720、铰链730、显示部740、副显示部750、图片灯760以及相机770。铰链730为用于使上侧壳体710和下侧壳体720彼此连接的部件。显示部740和/或副显示部750对应于前述显示装置。
如上所述,通过将实施方式和变型例各作为典型实施方式来举例说明了本发明。然而,本发明的实施方式决不限于所述实施方式和变型例。即,可对所述实施方式和变型例作出各种变化。例如,在上述实施方式中,栅极绝缘膜实施为作为单层膜的氧化硅膜。然而,栅极绝缘膜不必实施为由氧化硅制成的单层膜。例如,作为一种替代,栅极绝缘膜还可以是具有包括氧化硅膜和氮化硅膜的结构的两层膜。作为另一替代,栅极绝缘膜还可以是三层膜,该三层膜具有包括两个氧化硅膜以及夹在所述两个氧化硅膜之间的低密度氧化铝膜的结构。作为又一替代,栅极绝缘膜还可以是具有包括四个以上层的结构的多层膜。
本领域的技术人员应当明白,在不脱离所附权利要求及其等同物的范围内,取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。

Claims (9)

1.一种薄膜晶体管,其包括:
栅极;
源极和漏极,它们形成源极漏极对;以及
沟道层,其设置于所述栅极和所述源极漏极对之间,该沟道层包括多晶氧化物半导体材料,并且所述沟道层的膜厚小于所述多晶氧化物半导体材料的晶粒的平均直径。
2.如权利要求1所述的薄膜晶体管,其中,所述多晶氧化物半导体材料为In2O3系氧化物半导体。
3.如权利要求2所述的薄膜晶体管,其中,在包括所述In2O3系氧化物半导体的所述沟道层中,(222)面或(400)面与载流子的传输方向一致。
4.如权利要求1所述的薄膜晶体管,其中,所述多晶氧化物半导体材料的晶体结构为方铁锰矿结构。
5.如权利要求4所述的薄膜晶体管,其中,在包括采用所述方铁锰矿结构的所述多晶氧化物半导体的所述沟道层中,所述晶粒的结晶轴朝向所述(222)面或所述(400)面。
6.如权利要求1所述的薄膜晶体管,其中,所述沟道层包括杂质材料。
7.如权利要求6所述的薄膜晶体管,其中,所述杂质材料为选自钛、铝、镓、锌、锡、钼和镧系元素中的至少一种的材料。
8.一种显示装置,其包括:
显示元件,和
如权利要求1~7之任一项所述的薄膜晶体管,其用于驱动所述显示元件。
9.一种具有显示装置的电子设备,所述显示装置包括:
显示元件,和
如权利要求1~7之任一项所述的薄膜晶体管,其用于驱动所述显示元件。
CN201210022915.3A 2011-02-10 2012-02-02 薄膜晶体管、显示装置和电子设备 Active CN102637745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011027293A JP2012169344A (ja) 2011-02-10 2011-02-10 薄膜トランジスタならびに表示装置および電子機器
JP2011-027293 2011-02-10

Publications (2)

Publication Number Publication Date
CN102637745A true CN102637745A (zh) 2012-08-15
CN102637745B CN102637745B (zh) 2016-11-23

Family

ID=46622065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210022915.3A Active CN102637745B (zh) 2011-02-10 2012-02-02 薄膜晶体管、显示装置和电子设备

Country Status (4)

Country Link
US (1) US9276122B2 (zh)
JP (1) JP2012169344A (zh)
CN (1) CN102637745B (zh)
TW (1) TWI462304B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867464A (zh) * 2014-02-21 2015-08-26 株式会社半导体能源研究所 半导体装置及电子设备
CN107634034A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 主动阵列开关的制造方法
CN109661701A (zh) * 2016-09-01 2019-04-19 夏普株式会社 有源矩阵基板和显示装置
CN110268528A (zh) * 2016-11-18 2019-09-20 亚洲大学校产学协力团 金属氧化物异质接合结构、其制造方法及含其的薄膜晶体管

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013201211A (ja) * 2012-03-23 2013-10-03 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器
US9893088B2 (en) * 2013-05-29 2018-02-13 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
CN104319262B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
TWI677109B (zh) * 2018-02-02 2019-11-11 國立臺灣大學 抬頭顯示器、發光薄膜與其製法
CN110660865A (zh) * 2018-06-29 2020-01-07 山东大学苏州研究院 一种可靠的双极性SnO薄膜晶体管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012742A1 (en) * 2002-07-18 2004-01-22 Noriaki Ohnishi Liquid crystal display device and method for fabricating the same
CN1767159A (zh) * 2004-08-30 2006-05-03 株式会社半导体能源研究所 显示装置的生产方法
JP2010171404A (ja) * 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010261105A (ja) * 2010-06-04 2010-11-18 Idemitsu Kosan Co Ltd スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
CN103038889A (zh) * 2010-12-28 2013-04-10 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539181B2 (ja) * 2004-06-07 2010-09-08 住友金属鉱山株式会社 透明導電膜、透明導電膜製造用焼結体ターゲット、透明導電性基材及びそれを用いた表示デバイス
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR20200124769A (ko) * 2009-11-20 2020-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012742A1 (en) * 2002-07-18 2004-01-22 Noriaki Ohnishi Liquid crystal display device and method for fabricating the same
CN1767159A (zh) * 2004-08-30 2006-05-03 株式会社半导体能源研究所 显示装置的生产方法
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2010171404A (ja) * 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010261105A (ja) * 2010-06-04 2010-11-18 Idemitsu Kosan Co Ltd スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
CN103038889A (zh) * 2010-12-28 2013-04-10 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867464A (zh) * 2014-02-21 2015-08-26 株式会社半导体能源研究所 半导体装置及电子设备
CN104867464B (zh) * 2014-02-21 2019-04-23 株式会社半导体能源研究所 半导体装置及电子设备
US10453866B2 (en) 2014-02-21 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11776969B2 (en) 2014-02-21 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN109661701A (zh) * 2016-09-01 2019-04-19 夏普株式会社 有源矩阵基板和显示装置
US10942409B2 (en) 2016-09-01 2021-03-09 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN110268528A (zh) * 2016-11-18 2019-09-20 亚洲大学校产学协力团 金属氧化物异质接合结构、其制造方法及含其的薄膜晶体管
CN107634034A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 主动阵列开关的制造方法

Also Published As

Publication number Publication date
TWI462304B (zh) 2014-11-21
JP2012169344A (ja) 2012-09-06
CN102637745B (zh) 2016-11-23
US20120205648A1 (en) 2012-08-16
US9276122B2 (en) 2016-03-01
TW201240100A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
US11935959B2 (en) Semiconductor device comprising oxide semiconductor film comprising nanocrystal
CN102637745A (zh) 薄膜晶体管、显示装置和电子设备
CN101794770B (zh) 显示设备及其制造方法
KR101690799B1 (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
CN102082180A (zh) 薄膜晶体管、显示装置以及电子装置
CN110010696A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150803

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150803

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.