KR20130008315A - 평판 표시장치용 박막 트랜지스터 기판 - Google Patents

평판 표시장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR20130008315A
KR20130008315A KR1020110068995A KR20110068995A KR20130008315A KR 20130008315 A KR20130008315 A KR 20130008315A KR 1020110068995 A KR1020110068995 A KR 1020110068995A KR 20110068995 A KR20110068995 A KR 20110068995A KR 20130008315 A KR20130008315 A KR 20130008315A
Authority
KR
South Korea
Prior art keywords
display area
gate
source
connection line
metal layer
Prior art date
Application number
KR1020110068995A
Other languages
English (en)
Inventor
최희동
김회용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110068995A priority Critical patent/KR20130008315A/ko
Publication of KR20130008315A publication Critical patent/KR20130008315A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 표시 영역과 비 표시 영역으로 구획된 기판; 상기 표시 영역과 상기 비 표시 영역 사이에 형성된 실링부; 상기 기판 위의 표시 영역 내에 형성된 반도체 층; 상기 반도체 층을 덮는 게이트 절연막; 상기 게이트 절연막 위에 형성된 게이트 요소; 상기 게이트 요소를 덮는 절연막; 상기 절연막 위에 형성된 소스-드레인 요소; 상기 표시 영역을 덮는 평탄화막; 상기 실링부 영역 내에 형성되어 상기 절연막을 관통하며 상기 게이트 요소 일부와 상기 소스-드레인 요소 일부를 상호 연결하는 연결배선 콘택홀을 포함한다. 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은 보호막을 포함하지 않음으로써 구조가 간단하고 제조 수율이 향상되며, 실링부의 밀봉성 저하 현상을 방지하는 효과를 갖는다.

Description

평판 표시장치용 박막 트랜지스터 기판 {Transistor Substrate For Flat Panel Display Device}
본 발명은 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다. 특히, 본 발명은 보호막을 제거하여 마스크 공정 수를 절감함에 있어서 발생하는 밀봉성 저하 현상을 방지한 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광장치(Electroluminescence Device, EL) 등이 있다.
평판 표시장치들은 능동 구동을 구현하기 위해 스위칭 소자가 매트릭스 배열을 갖는 박막 트랜지스터 기판을 포함한다. 도 1은 종래 기술에 의한 유기발광 표시장치(Organic Light Emitting Diode Display: OLED)에서 사용하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.
도 1 및 2를 참조하면, 유기발광 표시장치용 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드의 애노드 전극(ANO)을 포함한다. 도면으로 도시하지 않았지만, 애노드 전극(ANO) 위에는 유기발광 다이오드 증착 공정에서 형성되는 유기물질들과 캐소드 전극이 적층된다.
유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.
도 2에서 도시한 박막 트랜지스터는 탑 게이트(Top Gate) 구조를 갖는다. 따라서, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 한편, 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)는 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.
또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고, 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀이 형성된다. 그리고, 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.
평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BA)가 형성된다. 그리고, 뱅크(BA)의 일부 상부에 스페이서(SP)를 더 형성한다.
이와 같은 구성을 갖는 박막 트랜지스터 기판을 제조하기 위해서는 9개 이상의 마스크 공정이 필요하다. 마스크 공정이 많으면, 그만큼 제조 공정이 길어지고, 제조 비용이 높아지고, 마스크 정렬에 따른 오차로 인해 생산 수율이 저하된다. 하여, 마스크 공정을 간소화하여 동일한 성능을 갖는 박막 트랜지스터 기판을 제조하는 방법 및 그 방법에 의한 박막 트랜지스터 기판이 요구되고 있다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로써 보호막을 제거하여, 마스크 공정 수를 줄인 박막 트랜지스터 기판 제조 방법 및 그 방법에 의한 박막 트랜지스터 기판을 제공하는 데 있다. 본 발명의 다른 목적은, 보호막을 제거하더라도, 보호막이 보호하던 소자 층이 손상되는 것을 방지한 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 표시 영역과 비 표시 영역으로 구획된 기판; 상기 표시 영역과 상기 비 표시 영역 사이에 형성된 실링부; 상기 기판 위의 표시 영역 내에 형성된 반도체 층; 상기 반도체 층을 덮는 게이트 절연막; 상기 게이트 절연막 위에 형성된 게이트 요소; 상기 게이트 요소를 덮는 절연막; 상기 절연막 위에 형성된 소스-드레인 요소; 상기 표시 영역을 덮는 평탄화막; 상기 실링부 영역 내에 형성되어 상기 절연막을 관통하며 상기 게이트 요소 일부와 상기 소스-드레인 요소 일부를 상호 연결하는 연결배선 콘택홀을 포함한다.
상기 게이트 요소는, 상기 비 표시 영역에 배치된 제1 신호 패드; 상기 제1 신호 패드에서 상기 표시 영역쪽으로 연장되는 제1 연결 배선을 더 포함하고, 상기 소스-드레인 요소는, 상기 비 표시 영역에 배치된 제2 신호 패드; 상기 제2 신호 패드에서 상기 표시 영역쪽으로 연장되는 제2 연결 배선을 더 포함하고, 상기 연결배선 콘택홀을 통해 상기 제1 연결 배선과 상기 제2 연결 배선이 상기 실링부 영역 내에서 서로 연결되는 것을 특징으로 한다.
상기 절연막에 의해 덮인 상기 제1 연결 배선은 상기 비 표시 영역에 배치된 상기 제1 신호 패드에서 연장되어 상기 표시 영역을 거쳐 상기 실링부 영역의 중간 지점까지만 형성되고, 상기 연결배선 콘택홀은 상기 중간 지점에서 상기 절연막을 관통하여 상기 제1 연결 배선의 단부를 노출하고, 상기 절연막 위에서 노출된 상기 제2 연결 배선은 상기 비 표시 영역에 배치된 상기 제2 신호 패드에서 연장되어 상기 실링부 영역의 상기 중간 지점에서 상기 연결배선 콘택홀을 통해 상기 제1 연결 배선과 접촉하는 것을 특징으로 한다.
상기 게이트 요소는, 상기 반도체 층과 중첩하는 게이트 전극; 상기 게이트 전극을 연결하고 상기 표시 영역에서 상기 비 표시 영역에 걸쳐 상기 기판의 가로 방향으로 진행하는 게이트 배선; 상기 비 표시 영역에서 상기 게이트 배선의 일측 단부에 연결된 게이트 패드를 더 포함하고, 상기 소스-드레인 요소는, 상기 반도체 층의 일측부와 접촉하는 소스 전극; 상기 반도체 층의 타측부와 접촉하고 상기 소스 전극과 일정 거리 이격하여 대향하는 드레인 전극; 상기 소스 전극을 연결하고 상기 표시 영역에서 상기 비 표시 영역에 걸쳐 상기 기판의 세로 방향으로 진행하는 데이터 배선; 상기 비 표시 영역에서 상기 데이터 배선의 일측 단부에 연결된 데이터 패드를 더 포함하는 것을 특징으로 한다.
상기 소스-드레인 요소는, 제1 금속층, 제2 금속층 그리고 제3 금속층이 적층된 것을 특징으로 한다.
상기 제1 금속층 및 상기 제3 금속층은 탄탈, 크롬 그리고 니켈 중 적어도 어느 하나를 포함하고, 상기 제2 금속층은 알루미늄 및 구리 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은 보호막을 포함하지 않는다. 따라서, 보호막에 형성하는 콘택홀들을 패턴하기 위한 마스크 공정이 필요 없다. 그 결과, 제조 공정이 단순하고, 비용이 저렴하며, 마스크 오차에 의한 제조 수율 저하를 줄일 수 있다. 또한, 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은 보호막이 생략됨으로써 노출되는 소스-드레인 금속층에서 형성되는 연결 배선은 실링부 영역 내부에서 게이트 금속층에 형성된 다른 연결 배선에 연결된다. 따라서, 소스-드레인 금속이 평탄화 막 패턴 공정, 애노드 전극 패턴 공정, 그리고, 뱅크 및 스페이서 패턴 공정에서 사용하는 식각액에 의한 손상을 입더라도, 그로 인해 실링부의 밀봉성이 저하되는 것을 방지할 수 있다.
도 1은 종래 기술에 의한 유기발광 표시장치에서 사용하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 II-II'로 자른 단면으로 종래 기술에 의한 유기발광 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 3은 본 발명의 제1 실시 예에 의한 유기발광 표시장치에서 사용하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 IV-IV'로 자른 단면으로 제1 실시 예에 의한 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 5는 도 3에서 절취선 V-V'로 자른 단면으로 제1 실시 예에 의한 박막 트랜지스터 기판에서 실링 부분을 통과하는 게이트 패드부와 소스 패드부를 연결하는 배선 구조를 나타내는 단면도.
도 6은 본 발명의 제2 실시 예에 의한 유기발광 표시장치에서 사용하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 7은 도 6에서 절취선 VII-VII'로 자른 단면으로 제2 실시 예에 의한 박막 트랜지스터 기판에서 실링 부분을 통과하는 게이트 패드부와 소스 패드부를 연결하는 배선 구조를 나타내는 단면도.
이하, 첨부한 도면 도 3 내지 7을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기는 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 3은 본 발명의 제1 실시 예에 의한 유기발광 표시장치에서 사용하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 4는 도 3에서 절취선 IV-IV'로 자른 단면으로 제1 실시 예에 의한 박막 트랜지스터 기판의 구조를 나타내는 단면도이다. 도 3 및 4에 의하면, 본 발명에 의한 유기발광 표시장치용 박막 트랜지스터 기판은 종래의 박막 트랜지스터 기판과 많은 부분이 동일한 구조를 갖는다.
차이가 있다면, 스위칭 TFT(ST)와 구동 TFT(DT)를 덮는 도 2의 보호막(PAS)을 포함하지 않는다는 것이다. 따라서, 보호막(PAS)을 형성한 뒤에 게이트 패드(GP)나 데이터 패드(DP)를 노출 시키기 위한 콘택홀을 형성하는 공정이 필요 없다. 즉, 종래 기술에 비해 마스크 공정수가 1회 정도 절감할 수 있다. 이로 인해, 본 발명의 제1 실시 예에 의한 박막 트랜지스터 기판은 제조 공정이 단순하고, 비용이 저렴하며, 마스크 오차에 의한 제조 수율 저하를 줄일 수 있다.
본 발명의 제1 실시 예에 의한 유기발광 표시장치용 박막 트랜지스터 기판에서, 표시 영역을 제외한 비 표시 영역 중 게이트 패드(GP)와 데이터 패드(DP)가 형성된 부분은 추후에 게이트 드라이버 IC가 장착될 게이트 회로부(GIP) 및 드라이버 IC(DIC)가 장착될 부분이다. 필요에 의해서 데이터 패드부의 일부 패드 단자들과 게이트 패드부의 일부 패드 단자들을 서로 연결해야 하는 경우가 있다.
예를 들어 설명하면, 모바일용 박막 트랜지스터 기판의 경우 데이터 드라이버 IC가 타이밍 콘트롤러 및 DC-DC 컨버터 등을 모두 포함하는 통합 드라이버 IC를 사용하는 경우가 있다. 이 경우, 클럭 신호, 게이트 인에이블 신호, 게이트 하이 신호 및 게이트 로우 신호 등을 드라이버 IC(DIC)에서 게이트 회로부(GIP)로 전달하기 위해, 데이터 패드부의 한 패드 단자와 게이트 패드부의 한 패드 단자를 연결하는 연결 배선(SL1, SL2)을 더 포함한다.
도 3에서는, 게이트 패드(GP)의 최외각부에 제1 신호 패드(SP1)가 형성되어 있고, 데이터 패드(DP)의 최외각부에 제2 신호 패드(SP2)가 형성된 경우를 도시하였다. 실제로 신호 패드들은 더 많은 개수가 형성될 수 있지만, 본 실시 예에서는 최소한의 개수로 설명한다. 제1 신호 패드(SP1)는 게이트 패드(GP)와 같이 형성되므로, 게이트 절연막(GI) 위에 형성되며, 절연막(IN)에 의해서 덮여 있다. 그리고, 제2 신호 패드(SP2)는 데이터 패드(DP)가 형성될 때 같이 형성되므로, 절연막(IN) 위에 형성된다. 즉, 제1 신호 패드(SP1)와 제2 신호 패드(SP2)는 서로 다른 층에 형성되고, 그 사이에는 절연막(IN)이 개재되어 있다. 따라서, 제1 신호 패드(SP1)와 제2 신호 패드(SP2)를 연결하기 위해서는, 제1 신호 패드(SP1)를 덮는 절연막(IN)을 관통하는 연결배선 콘택홀(C1)을 통해 연결배선(SL2)으로 연결하는 것이 바람직하다.
연결 배선을 구성하는 방법은 여러 가지가 있을 수 있지만, 본 제1 실시 예에서는 제1 신호 패드(SP1)와 동일한 물질로 연장되어 형성된 제1 연결 배선(SL1), 제2 신호 패드(SP2)와 동일한 물질로 연장되어 절연막(IN) 위에 형성된 제2 연결 배선(SL2), 그리고 절연막(IN)을 관통하여 제1 연결 배선(SL1)의 일부와 제2 연결 배선(SL2)의 일부를 연결하는 연결배선 콘택홀(C1)을 포함하는 경우를 설명한다.
제1 실시 예에서는 기판(SUB)의 표시 영역 및 비 표시 영역 전체를 덮는 보호막을 생략하였고, 표시 영역에는 평탄화막(PL)이 덮고 있는 구조를 갖는다. 따라서, 비 표시 영역에서는 데이터 패드(DP)와 동일한 층에 형성되는 소스-드레인 금속층이 노출된 상태를 갖는다. 도 3 및 4를 참조하면, 기판(SUB) 위에 게이트 절연막(GI)이 도포되어 있고, 게이트 절연막(GI) 위에는 게이트 금속층인 제1 연결 배선(SL1)이 형성된다. 제1 연결 배선(SL1)은 절연막(IN)으로 덮여 있고, 일측 단부에 형성된 연결 배선 콘택홀(C1)을 통해서만 노출된다. 절연막(IN) 위에는 소스-드레인 금속층인 제2 연결 배선(SL2)이 형성된다. 제2 연결 배선(SL2)은 연결배선 콘택홀(C1)을 통해 노출된 제1 연결 배선(SL1)과 접촉한다.
그런데, 소스-드레인 금속층이 식각액에 내성이 강한 금속 물질로만 이루어진 경우에는 문제가 발생하지 않는다. 하지만, 저항을 낮추기 위해 알루미늄 또는 구리와 같이 식각액 혹은 현상액에 취약한 금속물질을 포함하는 경우 문제가 발생할 수 있다. 예를 들어, 소스-드레인 금속층은 제1 금속층, 제2 금속층, 제3 금속층이 적층된 구조를 가질 수 있다. 특히, 제1 금속층과 제2 금속층은 탄탈(Tantalium), 니켈(Nickel), 크롬(Chromiun)과 같이 내식성이 강한 금속물질을 포함한다. 반면에 저항을 낮추기 위해 제1 금속층과 제3 금속층 사이에 개재되는 제2 금속층은 알루미늄(Aluminium) 또는 구리(Copper)를 포함한다.
도 5를 참조하여 문제가 발생하는 경우를 상세히 살펴본다. 도 5는 도 3에서 절취선 V-V'로 자른 단면으로 제1 실시 예에 의한 박막 트랜지스터 기판에서 실링 부분을 통과하는 게이트 패드부와 소스 패드부를 연결하는 배선 구조를 나타내는 단면도이다.
예를 들어, 소스-드레인 금속층은 티타늄(TI)/알루미늄(Al)/티타늄(TI)이 적층된 금속층을 포함할 수 있다. 이 때, 제2 연결 배선(SL2)의 패턴된 단면에서 알루미늄(Al) 층이 노출된다. 그러면, 이 후에 진행되는 다른 박막 소자 형성과정에서 사용하는 식각액 혹은 현상액에 알루미늄(Al) 층이 손상을 입는다. 그 결과, 제2 연결 배선(SL2)의 측면 프로파일이 매끄럽지 못하고, 동굴형태로 침식된 형상의 공동부(100)를 가질 수 있다. 이 공동부(100)는 제2 연결 배선(SL2)을 따라 연속적으로 형성된다. 그러므로, 제2 연결 배선(SL2)이 실링부(SEAL)를 통과하면서 이 공동부(100)도 실링부(SEAL)를 통과하여 형성된다. 그 결과, 실링부(SEAL)에 의해 패드부가 형성된 외부 영역인 비 표시 영역과 표시 소자가 형성된 표시 영역이 완전히 차단되지 않아, 공동부(100)를 통해 공기와 습기가 표시 영역으로 유입될 수 있다. 이는 표시 소자부에 치명적인 문제를 야기할 수 있다.
본 발명의 제1 실시 예에서는 보호막(PAS)을 사용하지 않음으로써 마스크 공정수를 절감하는 효과를 얻을 수 있지만, 비 표시 영역과 표시 영역이 실링재에 의해 완전히 격리되지 않을 수 있는 문제점이 발생할 수 있다. 이하, 본 발명의 제2 실시 예에서는 이러한 문제점을 해결한 박막 트랜지스터 기판의 구조를 설명한다.
제2 실시 예에서는, 보호막이 생략됨으로써 노출된 소스-드레인 금속층이 손상됨으로써, 실링부를 통과하는 소스-드레인 금속층에서 발생하는 문제를 해결하기 위한 방법 및 구조를 제공한다. 도 6은 본 발명의 제2 실시 예에 의한 유기발광 표시장치에서 사용하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 7은 도 6에서 절취선 VII-VII'로 자른 단면으로 제2 실시 예에 의한 박막 트랜지스터 기판에서 실링 부분을 통과하는 게이트 패드부와 소스 패드부를 연결하는 배선 구조를 나타내는 단면도이다. 제2 실시 예에서 박막 트랜지스터 기판 전체에 대한 단면구조는 도 4에서 도시한 단면과 동일한 부분이 많으므로 상세한 설명은 생략한다.
도 6을 참조하면, 제2 실시 예에서는 제1 연결 배선(SL1)과 제2 연결 배선(SL2)를 연결하는 연결배선 콘택홀(C1)을 실링부(SEAL) 영역 내부에 형성하는 것을 특징으로 한다. 제1 연결 배선(SL1)은 게이트 패드(GP)와 동일한 물질로 동일한 층에 형성된 제1 신호 패드(SP1)에서 연장된다. 한편, 제2 연결 배선(SL2)은 데이터 패드(DP)와 동일한 물질로 동일한 층에 형성된 제2 신호 패드(SP2)에서 연장된다. 절연막(IN)을 사이에 두고 서로 다른 층에 형성된 제1 연결 배선(SL1)과 제2 연결 배선(SL2)를 연결하기 위해 절연막(IN)을 관통하는 연결배선 콘택홀(C1)은 제2 신호 패드(SP2)와 가까운 실링부(SEAL) 안에 형성하는 것이 바람직하다.
제1 연결 배선(SL1)은 절연막(IN)에 의해 덮여 있으므로 실링부(SEAL)을 관통하더라도 그 밀봉성에 영향을 주지 않는다. 하지만, 제2 연결 배선(SL1)은 절연막(IN) 위에 노출되어 형성되므로 실링부(SEAL)를 통과하는 경로에서는 앞에서 설명한 바와 같이 공동부(100)에 의해 실링부(SEAL)의 밀봉성을 저하시킬 수 있다. 하지만, 도 6에서와 같이 연결배선 콘택홀(C1)이 실링부(SEAL) 내부 영역에 형성할 경우, 공동부(100)가 실링부(SEAL)을 관통하지는 않는다. 따라서, 공동부(100)를 따라서 외부에서 습기나 공기가 침투하더라도, 실링재(SEAL)를 완전히 관통하지 못한다.
도 7은 실링부(SEAL) 안에 형성된 연결배선 콘택홀(C1)에 의해서 제2 연결 배선(SL2)에 연결되고 실링부(SEAL) 안에서 표시 영역으로 연장되는 제1 연결 배선(SL2)을 나타내는 단면도이다. 도 7과 도 5를 비교하면, 제1 실시 예에서는 제2 연결 배선(SL2)을 따라 형성된 공동부(100)가 실링부(SEAL)을 관통한다. 한편, 제2 실시 예에서는 실링부(SEAL)의 중간에서 제1 연결 배선(SL1)으로 연결되기 때문에 공동부(100)가 실링부(SEAL)을 관통하지 못한다.
특히, 제1 연결 배선(SL1) 및 제2 연결 배선(SL2)은, 클럭 신호, 게이트 인에이블 신호, 게이트 하이 신호 및 게이트 로우 신호와 같이 기판 전체를 거쳐 공급되는 주요 신호를 위한 배선이다. 따라서, 연결 배선들은 그 선폭이 데이터 배선(DL), 구동 전류 배선(VDD), 게이트 배선(GL)의 선폭보다 몇 배 정도 넓은 폭을 갖는다. 이와 같이 넓은 폭을 갖는 제2 연결 배선(SL2)를 패턴하고 나면, 공동부(100)도 많은 부분을 차지할 가능성이 크다.
즉, 도 6을 참조하면, 제2 연결 배선(SL2)과 데이터 배선(DL) 및 구동 전류배선(VDD)이 비슷한 선 폭을 갖는 것으로 보이기 때문에, 데이터 배선(DL)과 구동 전류배선(VDD)의 실링부(SEAL)을 관통하는 부분에서 제2 연결 배선(SL2)와 동일한 문제가 발생한다고 생각할 수 있다. 이것은 편의상 도면을 도시한 것이고, 실제적으로는 제2 연결 배선(SL2)의 폭은 데이터 배선(DL) 및 구동 전류배선(VDD)의 선 폭보다 훨씬 더 크므로 밀봉성 저하 문제가 주로 발생한다.
본 발명에 의한 유기전계 발광표시장치용 박막 트랜지스터 기판은 보호막을 형성하지 않는다. 따라서, 보호막에 형성하는 콘택홀을 패턴할 마스크 공정이 생략된다. 즉, 마스크 공정 수가 종래의 8 혹은 9 마스크 공정에서 7 혹은 8 마스크 공정으로 단축된다. 따라서, 제조 시간이 단축되고 제조 비용이 절감되며 마스크 공정에서 발생하는 오류를 줄일 수 있다. 또한, 보호막을 형성하지 않음으로 하여 노출되어 후속공정에서 공동부를 형성할 수 있는 소스-드레인 금속층으로 형성하는 폭이 넓은 배선에 대해서는, 실링부 영역 내부에 형성된 콘택홀을 통하여 절연막으로 보호되는 다른 배선으로 연결하는 구조를 갖는다. 따라서, 마스크 공정수를 줄임과 동시에 이로 인해 발생할 수 있는 밀봉성 저하의 문제를 동시에 해결할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
ST: 스위칭 TFT DT: 구동 TFT
SG: 스위칭 TFT 게이트 전극 DG: 구동 TFT 게이트 전극
SS: 스위칭 TFT 소스 전극 DS: 구동 TFT 소스 전극
SD: 스위칭 TFT 드레인 전극 DD: 구동 TFT 드레인 전극
SA: 스위칭 TFT 반도체 층 DA: 구동 TFT 반도체 층
GL: 게이트 배선 DL: 데이터 배선
VDD: 구동 전류 배선 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 VDP: 구동 전류 패드
VDPT: 구동 전류 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 VPH: 구동 전류 패드 콘택홀
SPl: 제1 신호 패드 SP2: 제2 신호 패드
SPT1: 제1 신호 패드단자 SPT2: 제2 신호 패드단자
SPH1: 제1 신호 패드 콘택홀 SPH2: 제2 신호 패드 콘택홀
SL1: 제1 연결 배선 SL2: 제2 연결 배선
C1: 연결배선 콘택홀 GI: 게이트 절연막
SEAL: 실링부 IN: 절연막
PAS: 보호막 PL: 평탄화 막
BA: 뱅크 SP: 스페이서
100: 공동부

Claims (6)

  1. 표시 영역과 비 표시 영역으로 구획된 기판;
    상기 표시 영역과 상기 비 표시 영역 사이에 형성된 실링부;
    상기 기판 위의 표시 영역 내에 형성된 반도체 층;
    상기 반도체 층을 덮는 게이트 절연막;
    상기 게이트 절연막 위에 형성된 게이트 요소;
    상기 게이트 요소를 덮는 절연막;
    상기 절연막 위에 형성된 소스-드레인 요소;
    상기 표시 영역을 덮는 평탄화막;
    상기 실링부 영역 내에 형성되어 상기 절연막을 관통하며 상기 게이트 요소 일부와 상기 소스-드레인 요소 일부를 상호 연결하는 연결배선 콘택홀을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 게이트 요소는,
    상기 비 표시 영역에 배치된 제1 신호 패드;
    상기 제1 신호 패드에서 상기 표시 영역쪽으로 연장되는 제1 연결 배선을 더 포함하고,
    상기 소스-드레인 요소는,
    상기 비 표시 영역에 배치된 제2 신호 패드;
    상기 제2 신호 패드에서 상기 표시 영역쪽으로 연장되는 제2 연결 배선을 더 포함하고,
    상기 연결배선 콘택홀을 통해 상기 제1 연결 배선과 상기 제2 연결 배선이 상기 실링부 영역 내에서 서로 연결되는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제 2 항에 있어서,
    상기 절연막에 의해 덮인 상기 제1 연결 배선은 상기 비 표시 영역에 배치된 상기 제1 신호 패드에서 연장되어 상기 표시 영역을 거쳐 상기 실링부 영역의 중간 지점까지만 형성되고,
    상기 연결배선 콘택홀은 상기 중간 지점에서 상기 절연막을 관통하여 상기 제1 연결 배선의 단부를 노출하고,
    상기 절연막 위에서 노출된 상기 제2 연결 배선은 상기 비 표시 영역에 배치된 상기 제2 신호 패드에서 연장되어 상기 실링부 영역의 상기 중간 지점에서 상기 연결배선 콘택홀을 통해 상기 제1 연결 배선과 접촉하는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제 2 항에 있어서,
    상기 게이트 요소는,
    상기 반도체 층과 중첩하는 게이트 전극;
    상기 게이트 전극을 연결하고 상기 표시 영역에서 상기 비 표시 영역에 걸쳐 상기 기판의 가로 방향으로 진행하는 게이트 배선;
    상기 비 표시 영역에서 상기 게이트 배선의 일측 단부에 연결된 게이트 패드를 더 포함하고,
    상기 소스-드레인 요소는,
    상기 반도체 층의 일측부와 접촉하는 소스 전극;
    상기 반도체 층의 타측부와 접촉하고 상기 소스 전극과 일정 거리 이격하여 대향하는 드레인 전극;
    상기 소스 전극을 연결하고 상기 표시 영역에서 상기 비 표시 영역에 걸쳐 상기 기판의 세로 방향으로 진행하는 데이터 배선;
    상기 비 표시 영역에서 상기 데이터 배선의 일측 단부에 연결된 데이터 패드를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제 1 항에 있어서,
    상기 소스-드레인 요소는, 제1 금속층, 제2 금속층 그리고 제3 금속층이 적층된 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제 5 항에 있어서,
    상기 제1 금속층 및 상기 제3 금속층은 탄탈, 크롬 그리고 니켈 중 적어도 어느 하나를 포함하고,
    상기 제2 금속층은 알루미늄 및 구리 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
KR1020110068995A 2011-07-12 2011-07-12 평판 표시장치용 박막 트랜지스터 기판 KR20130008315A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110068995A KR20130008315A (ko) 2011-07-12 2011-07-12 평판 표시장치용 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068995A KR20130008315A (ko) 2011-07-12 2011-07-12 평판 표시장치용 박막 트랜지스터 기판

Publications (1)

Publication Number Publication Date
KR20130008315A true KR20130008315A (ko) 2013-01-22

Family

ID=47838442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068995A KR20130008315A (ko) 2011-07-12 2011-07-12 평판 표시장치용 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR20130008315A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014201A (ko) * 2013-07-29 2015-02-06 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치
KR20150014809A (ko) * 2013-07-30 2015-02-09 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150049470A (ko) * 2013-10-30 2015-05-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014201A (ko) * 2013-07-29 2015-02-06 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치
KR20150014809A (ko) * 2013-07-30 2015-02-09 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150049470A (ko) * 2013-10-30 2015-05-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법

Similar Documents

Publication Publication Date Title
USRE49596E1 (en) Flexible display device and method for manufacturing the same
JP6771015B2 (ja) 上部発光型有機発光ダイオード表示装置
KR102047729B1 (ko) 유기전계발광표시장치 및 그 제조방법
EP3021364B1 (en) Narrow bezel large area organic light emitting diode display
WO2021190162A1 (zh) 显示基板及其制备方法、显示面板
US9076745B2 (en) Organic light emitting display device and method for manufacturing the same
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
US7710529B2 (en) Liquid crystal display panel and method of manufacturing the same
JP6196015B2 (ja) Ｔｆｔ基板及びその製造方法
KR102178471B1 (ko) 대면적 투명 유기발광 다이오드 표시장치
KR101843181B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20100022797A (ko) 액정 표시 장치 및 그의 제조 방법
KR20130071996A (ko) 유기전계발광 표시장치 및 그 제조 방법
US9472579B2 (en) Array substrate with improved pad region
KR20130005550A (ko) 이중 게이트 구조를 갖는 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
WO2018188656A1 (zh) 阵列基板及显示装置
KR20130008315A (ko) 평판 표시장치용 박막 트랜지스터 기판
JP2009075556A (ja) 表示装置
KR20160008023A (ko) 유기전계발광 표시장치 및 그 제조 방법
US9502441B2 (en) Array substrate with connecting leads and manufacturing method thereof
KR20210106065A (ko) 디스플레이 장치
US9939693B2 (en) Fringe field switching type liquid crystal display having metal layer for protecting pad
KR101988523B1 (ko) 유기발광 다이오드 표시장치
KR101974610B1 (ko) 유기발광 다이오드 표시장치
KR20160074141A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid