JP2006039509A - アクティブマトリクス基板およびその製造方法、並びに電子装置 - Google Patents

Abstract

【課題】 マトリクス配線全体の膜厚を増加させることなく、特定の配線の膜厚のみを増加させることで、一部の配線の低抵抗化を図ることができるアクティブマトリクス基板を実現する。
【解決手段】 ガラス基板１３上に形成された信号伝達用配線１５、あるいは補助容量本線１６に対し、ガイド層５１１および補助金属５１２からなる補助配線５１、ガイド層５２１および補助金属５２２からなる補助配線５２を形成する。上記ガイド層５１１および５１２は、画素電極と同一の導電層によって形成され、補助金属５１２および補助金属５２２は、インクジェット方式等の、金属微粒子を吐出または滴下する方式によって形成される。
【選択図】 図１

Description

本発明は、液晶ディスプレイ、有機ＥＬディスプレイなどに広く用いられているアクティブマトリクス基板に関するものである。

従来より、液晶ディスプレイ、有機ＥＬディスプレイなどに用いられるアクティブマトリクス基板では、信号線、走査線などの金属配線、及び画素電極などが配される。これらの金属配線や画素電極は、金属ターゲットを用いたスパッタリング法や蒸着法などで金属薄膜を形成した後、この金属薄膜上にフォトリソ法によってマスクを形成し、ドライ若しくはウエットエッチングにて所望のパターンに加工形成する方法が一般的に知られている。

金属配線や画素電極の元となるこの金属薄膜の膜厚は、形成される配線線幅などのパターンと、そこに要求される抵抗値とから算出され、もっとも膜厚が必要とされる領域にあわせて全体の膜厚が決定される。

近年、ポリシリコンＴＦＴなどのスイッチング素子技術が向上したことにより、アクティブマトリクス基板の周辺部に、駆動用ドライバ素子、若しくはその機能の一部の素子を一体形成することができるようになった。このとき、これらの素子に信号や電源などを供給するための金属配線に要求される抵抗値は、従来の信号線、走査線に要求されていた抵抗値より低いものとなる。

また、従来のＴＡＢ（Tape Automated Bonding）やＣＯＧ（Chip On Glass）といった、外付けの駆動用ドライバ方式のアクティブマトリクス基板においても、ＴＡＢ間やＣＯＧチップ間の信号伝達用の配線をアクティブマトリクス基板上に形成し、外付けの回路基板を簡素化することも行われるようになっている。近年、ディスプレイの大型化に伴って、このような配線の場合でも同様に、従来の信号線、走査線に要求されていた抵抗値より低いものが要求されることが多い。

上述のように低抵抗とすることが要求される配線および端子においては、それらの上部若しくは下部に補助金属を形成することが考えられる。配線または端子の全面若しくは一部に金属材料を補助的に使用する方法としては、例えば以下のような例が挙げられる。

先ずは、メッキ配線の下地配線としてメッキ膜成長を促進させる金属や、析出させる金属との密着性を向上させるための金属としてＮｉ膜等を設置する方法がある。また、基板上に金属を成膜する際の密着性、異種金属や半導体との電気的コンタクト性を向上させる金属としてのＴｉ等を設置する方法がある。さらには、端子部にワイヤーや電気的コンタクトを向上させるためにＡｕ薄膜や半田メッキを端子上面に配置させることや、半導体プロセスにおけるプラズマ工程において、プラズマからのダメージを防止する目的として、配線上面にＴｉやＰｄなどを形成する方法がある。

特許文献１では、端子部に形成される引き出し端子の低抵抗化として、ガラス基板上に金属遮光膜を形成する際に、あらかじめ引き出し端子とほぼ同一のパターンで補助電極用金属膜を形成し、この補助電極用金属膜上に引き出し端子を形成することで低抵抗化を図る方法が開示されている。

また、特許文献２では、電極端子の表面に貴金属コロイド溶液から析出凝集させて形成した、貴金属からなる抵抗値の小さな金属膜を形成する方法が開示されている。

また、特許文献３には、Ｔａ配線の下部に低抵抗配線（例えばＷ）をガラス上にスパッタ法で形成する技術が開示されている。

また、特許文献４には、シリコン基板に形成された溝内部にＣｕ配線を形成した後、その表面を研磨処理して平坦化することが開示されている。
特開平９−１５２６２３号公報（公開日１９９７年６月１０日） 特開２００１−２１５５２６号公報（公開日２００１年８月１０日） 特開平９−１２００８５号公報（公開日１９９７年５月６日） 特開平１１−９７４４１号公報（公開日２００１年８月１０日）

上述のように、低抵抗が要求される周辺配線が必要となる場合、従来技術であるスパッタや蒸着法によって金属層の膜厚を厚くする対応では、金属層は信号線、走査線などのマトリクス配線形成用の金属層すべてを兼ねているため、マトリクス配線全体の膜厚が増加する。

上記のようなアクティブマトリクス基板において要求される配線の低抵抗化は、基板上の全ての配線に対して必ずしも必要であるわけではなく、一部の必要とされる配線について低抵抗化が実施できればよいことが多い。すなわち、例えば上記の例にあるようにアクティブマトリクス基板の周辺配線に配置される駆動用ドライバ素子の電源供給線や、グランド配線のみを低抵抗化できればよいこともある。

一方、低抵抗化だけではなく、工程中における環境、つまり、エッチング溶液、エッチングプラズマ雰囲気、レジスト溶液、剥離溶液等の環境にさらされることによって、配線にダメージが及ぶことがあり、これらの環境に対して耐性のある材料で配線の表面をコートされているが、これらについても、配線全体がさらされるわけではなく、一部の領域に耐性があったほうがよい場合がある。

ところが、従来のスパッタや蒸着による成膜であると、基板全面に配線用の金属膜が形成されてしまう。このため、低抵抗化が必要とされていない信号線と走査線についても膜厚が増加することとなり、信号線と走査線の交差部など、配線同士が重なる部分における層間絶縁層が、これら配線の膜厚増加によってカバレッジ特性が低下して一様にカバーしきれなくなり、上層の配線と短絡不良が増加することになる。また、上層の膜厚もそのままの膜厚では、ステップ部で断線を起すこともある。よってこのような不具合を回避するには、さらに膜厚を増加させて対応しなければならない。

また、スパッタや蒸着法による金属膜の厚膜化は、膜応力による膜の剥がれが生じ易く、同じ工程の繰り返しや多くの材料費がかかることからコストの面においても負担が大きい。

さらに、厚く成膜された金属膜をパターニング加工する場合においては、加工工程にドライエッチングを用いる場合、エッチングに要す時間よりも長くレジストが残るように、レジストの膜厚も厚くなるように形成しなければならない。また、ウエットエッチングを用いる場合は、レジスト膜厚の増加によってエッチング液の循環が悪くなり、エッチング精度の低下を生むことがあり、金属膜のパターニング加工が困難になる。

このように、一部配線の低抵抗化を図るために、スパッタや蒸着法によって形成される金属層の膜厚を厚くする方法では、対応配線部全体における成膜工程、エッチング工程などの処理時間に影響を及ぼすため、製造ラインにおける処理能力の低下の原因となる。

一方、上記特許文献１，２に開示されている内容については、電極端子の低抵抗化を図るために、配線の少なくとも一部の領域に、補助電極用金属膜を形成することが記載されている。しかしながら、上記特許文献１，２の技術においても以下のような問題がある。

先ず、特許文献１においては、補助金属膜を金属遮光膜と同一工程によりパターン形成するため、補助金属膜によって低抵抗化を図ることのできる配線が限定される（全ての配線に適用できるわけではない）。また、上記補助金属膜をスパッタ等により成膜すると、広範囲に膜が形成されてしまう上、パターニングのためのフォトリソ工程が増える。このように、１層分の配線作成プロセス中に２度のフォトリソ工程を用いることは、コスト的に極めて不利である。

特許文献２においては、補助金属膜を、通電によるジュール熱を利用して貴金属コロイド溶液から析出凝集させているが、実際には、ジュール熱による貴金属の析出凝集は不可能であると考えられる。すなわち、貴金属を析出凝集させるほどの高温をジュール熱によって得るためには、極めて大きな電流が必要であり、そのような通電を行わせると配線の焼き切れ等の恐れがあるためである。また、仮に、端子のような狭面積の補助金属膜は形成できても、配線や画素電極のような広面積の補助金属膜の形成には上記特許文献２の方法は適用不可能である。

また、特許文献２においては、補助金属膜を形成可能である部分が透明導電膜上に限定されてしまうといった問題や、基板上への貴金属コロイド溶液の塗布にはスピンコートを用いており、この成膜では基板全面に膜が形成されて貴金属コロイドの材料コストが大きくなるといった問題もある。

また低抵抗のみならず、配線の工程中の環境耐性についても、上記低抵抗の場合と同様のことが言える。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、マトリクス配線全体の膜厚を増加させることなく、特定の配線の膜厚のみを増加させることで、一部の配線の低抵抗化、耐性向上などの性能アップを図ることができるアクティブマトリクス基板を実現することにある。

本発明に係るアクティブマトリクス基板は、上記課題を解決するために、基板上に、複数の信号線と、それに交差する複数の走査線と、該信号線と該走査線との交差部近傍に配置されたスイッチング素子と、該信号線及び該走査線に信号を印加するための少なくとも一部の機能を有する周辺配線とを有するアクティブマトリクス基板において、該アクティブマトリックス基板を構成する前記配線の少なくとも一部の領域に、導電性の補助材が形成された構造であることを特徴としている。

また、本発明に係る他のアクティブマトリクス基板は、上記課題を解決するために、基板上に、複数の信号線と、それに交差する複数の走査線と、該信号線と該走査線との交差部近傍に配置されたスイッチング素子と、該スイッチング素子に接続された画素電極と、該画素電極に信号を印加するための少なくとも一部の機能を有する周辺配線とを有するアクティブマトリクス基板において、該アクティブマトリックス基板を構成する前記配線または画素電極の少なくとも一部の領域に、導電性の補助材が形成された構造であることを特徴としている。

上記の構成によれば、上記の導電性の補助材を用いることによって、マトリクス配線全体の膜厚を増加させることなく、特定の配線の膜厚のみを増加させることで、一部の配線の低抵抗化を図ることが可能となる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が、塗布により形成される材料である構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が、配線上に形成されている構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が、配線の下部に形成されている構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が、配線の端子と端子とを結ぶ領域に形成され、端子部を含まないものである構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が形成された配線が周辺配線であり、該周辺配線が、少なくとも該信号線もしくは該走査線に信号を供給するために端子部に接続された複数個の駆動用ドライバ間を電気的に接続している配線である構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が形成された配線が周辺配線であり、該周辺配線が、少なくとも該信号線もしくは該走査線に信号を供給するための基板周辺に形成された駆動用ドライバ素子に、信号電圧を印加するための配線である構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が形成された配線が、画素電極と容量を形成するための画素容量用配線に電気的に接続された配線の一部である構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が形成された配線の面抵抗が、該信号線、該走査線及び該画素電極に使用している金属の面抵抗より小さい構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が形成された配線の面抵抗が、０．２Ω／□以下である構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が、少なくともＡｇ、Ａｕ、Ｃｕ、Ａｌの何れかを含む金属材料である構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が、酸化物導電体である構成とすることができる。

また、上記アクティブマトリックス基板では、前記導電性の補助材の厚さが、配線の厚さと同じか、配線の厚さより厚く形成されている構成とすることができる。

また、上記アクティブマトリックス基板では、前記金属を用いた導電性の補助材の少なくとも一部が、酸化物導電材料を下地材料に形成されている構成とすることができる。

上記の構成によれば、通常配線の金属材料とのコンタクト性が悪い場合、もしくは、補助材となる金属の形成にインクジェット方式を用いる際に、親水性である酸化物導電材料を下地材料に用いることで、補助材金属の塗布を容易に行うことが可能となる。

また、上記アクティブマトリックス基板では、前記導電性の補助材が形成されている領域の周辺の少なくとも一部が樹脂材料で囲まれている構成とすることができる。

上記の構成によれば、従来の製造工程から用いられている樹脂材料によって、例えば、インクジェット方式で形成される補助材金属の塗布時の流出を防ぐことが可能となる。

また、上記アクティブマトリックス基板では、前記導電性の補助材の表面の少なくとも一部が、絶縁性材料で覆われている構成とすることができる。

上記の構成によれば、従来の製造工程から用いられている絶縁性材料によって、例えば、インクジェット方式で形成される補助材金属の塗布時の流出を防ぐことが可能となる。

また、上記アクティブマトリックス基板では、前記金属を用いた導電性の補助材の表面の少なくとも一部が、酸化物導電材料で覆われている構成とすることができる。

上記の構成によれば、例えば、インクジェット方式で塗布された補助材金属に耐性が無い場合、その耐性を補うことができる。

また、本発明に係るアクティブマトリクス基板の製造方法は、上記記載の何れかのアクティブマトリクス基板の製造方法であって、前記導電性の補助材は、所望の箇所に金属微粒子を含む塗布材料を吐出あるいは滴下することで形成されることを特徴としている。

上記の構成によれば、上記アクティブマトリクス基板において利点に加えて、導電性の補助材を形成する際に新たなマスクを必要としないため、金属配線の成膜工程、エッチング工程を削減することができるので、フォトリソ工程のための設備費の削減が可能であるのに加えて、廃棄される材料の量が減少する。これにより、製造時間の短縮およびコストダウンが可能となる。

また、本発明に係るアクティブマトリクス基板の製造方法では、前記導電性の補助材は、前記塗布材料を塗布した後、これを過熱することで形成される構成とすることができる。

また、本発明に係るアクティブマトリクス基板の製造方法では、前記導電性の補助材は、金属錯体を含む溶液からなる前記塗布材料を塗布した後、該金属錯体を還元させて金属を析出させることにより形成される構成とすることができる。

また、本発明に係るアクティブマトリクス基板の製造方法では、前記塗布材料は、インクジェット法による吐出によって塗布される構成とすることができる。

本発明に係るアクティブマトリクス基板では、アクティブマトリックス基板を構成する前記配線の少なくとも一部の領域に、導電性の補助材が形成された構造とすることで、マトリクス配線全体の膜厚を増加させることなく、特定の配線の膜厚のみを増加させることで、一部の配線の低抵抗化を図ることが可能となるといった効果を奏する。

本発明の一実施形態について図１ないし図１９に基づいて説明すると以下の通りである。以下の説明においては、本発明をアクティブマトリクス基板の作成に適用する場合を例示する。先ずは、上記アクティブマトリクス基板の構成について説明する。

図２は、アクティブマトリクス基板１０の概略構成を示す平面図である。アクティブマトリクス基板１０は、図２に示すように、画像形成領域１１とパネル周辺部領域１２とに分けられる。画像形成領域１１では、複数のゲート配線と複数のソース配線とが互いに直交するように配設され、ゲート配線とソース配線とで囲まれる領域に画素が形成されることで、画素がマトリクス状に配置される。画像形成領域１１では、マトリクス状に配置された画素のそれぞれが動作することによって、画像形成領域１１全体で画像を表示する。

図３（ａ），（ｂ）は、画像形成領域１１における各画素２０の概略構成を示す図である。一つの画素２０では、図３（ａ）に示すように、一本のゲート配線３１と一本のソース配線３２との交差部近くにスイッチング素子であるＴＦＴ（Thin Film Transistor）２１が設けられている。また、隣り合うゲート配線３１の間には補助容量配線３３が設けられている。

また、上記アクティブマトリクス基板１０は、図３（ｂ）に示すように、ガラス基板１３上に、ゲート配線３１および補助容量配線３３が形成され、さらにその上にゲート絶縁層３４が形成されている。ゲート配線３１からは、ゲート電極２２が分岐して形成されている。ゲート電極２２上には、上記ゲート絶縁層３４を介して、アモルファスシリコン層２３、ｎ^＋型シリコン層２４、ソース電極２５、ドレイン電極配線２６が形成され、ＴＦＴ２１が形成される。ここで、ソース電極２５はソース配線３２から分岐して形成されている。

また、ＴＦＴ２１におけるドレイン電極配線２６は、ＴＦＴ２１からコンタクトホール３５まで延び、ＴＦＴ２１のドレイン電極となる役割と、ＴＦＴ２１と画素電極３６とを電気的に接続する役割と、補助容量配線３３との間に電気容量（補助容量）を形成する役割とを有する。尚、画素２０の上には、保護層３７と、画素２０の平坦化等のための樹脂層３８と、液晶層に電圧を印加するための画素電極３６とが形成されており、コンタクトホール３５は、保護層３７および樹脂層３８に設けられている。

一方、パネル周辺部領域１２では、図４に示すように、画素２０を駆動するためのゲート配線３１およびソース配線３２が集約され、これら配線に信号を供給する駆動用ドライバ素子（ゲートドライバおよびソースドライバ）１４が接続されている。また、パネル周辺部領域１２には、駆動用ドライバ素子１４への信号伝達用配線１５や、補助容量配線３３に接続される補助容量本線１６などが形成されている。尚、図４は、パネル周辺部領域１２の一部を示す平面図であり、ここでは、画素領域２１から伸びるゲート配線３１と補助容量配線とが、駆動用ドライバ素子（ゲートドライバ）と補助容量本線１６とに接続されている。

補助容量本線１６はソース配線３２と同一レイヤーに形成されているが、ゲート配線３１と補助容量配線３３とは、共にソース配線３２に対してゲート絶縁層３４を介した下層側に形成されている。このため、ゲート配線３１は、補助容量本線１６の下部を通って、駆動用ドライバ素子１４と接続のための端子へと続き、一方、補助容量配線３３は、ゲート絶縁層３４に形成されたスルーホール１７によって、上層にある補助容量本線１６と接続されている。

また、駆動用ドライバ素子１４間には、各ドライバの入力端子を互いに接続する信号伝達用配線１５が存在している。

図５は、補助容量本線１６と補助容量配線３３との接続部分の断面図を示すものであり、図４のＢ−Ｂ断面にあたる。図５に示すように、補助容量本線１６はゲート絶縁層３４上に形成されている。一方、補助容量配線３３は、ガラス基板１３上に形成されており、これら補助容量本線１６と補助容量配線３３との間には、層間絶縁層としてのゲート絶縁層３４が存在する。補助容量本線１６と補助容量配線３３とは、ゲート絶縁層３４に設けられたスルーホール１７を通して接続されている。

図６は、駆動用ドライバ素子１４の周辺部に形成された信号伝達用配線１５、および駆動用ドライバ素子１４における出力端子１４１、入力端子１４２の概略図を示している。

図６において、画素形成領域２１から伸びる各ゲート配線３１は、出力端子１４１に向けて集約しており、該出力端子１４１を通じて駆動用ドライバ素子１４と接続されている。また、入力端子１４２は駆動用ドライバ素子１４を通して順次信号が伝達されるように形成されており、隣接する駆動用ドライバ素子１４同士は信号伝達用配線１５によって接続されている。ここで、出力端子１４１から出力される信号および入力端子１４２に入力される信号は、ドライバ入力信号としては同じ信号であり、つまり、駆動用ドライバ素子１４を通して、順次、次の駆動用ドライバ素子１４の入力信号となっている。

図７（ａ）は駆動用ドライバ素子１４間を電気的に接続している信号伝達用配線１５の概略を示す平面図であり、図７（ｂ）は図７（ａ）のＣ−Ｃ断面図を示している。信号伝達用配線１５は、ガラス基板１３上に形成されており、ゲート配線３１と同じ層に形成されている。したがって、信号伝達用配線１５は、先の補助容量配線３３とは同じ層にあるが、補助容量本線１６とは異なる層に形成されている。

これより、本発明の特徴的構成について説明する。本実施の形態にかかるアクティブマトリクス基板１０は、基板の一部分に図１に示すような構造をもった配線を有している。図１は、パネル周辺部領域１２において、補助容量本線１６と駆動用ドライバ素子１４との間の信号伝達用配線１５部分を示しており、図４のＤ−Ｄ断面を示す図にあたる。

図１における構成では、ガラス基板１３上に、信号伝達用配線１５、ゲート絶縁層３４、補助容量本線１６が形成され、その上に保護層３７と樹脂層３８とが順に積層形成されている。また、信号伝達用配線１５および補助容量本線１６の上には、これらと接するように形成された補助配線５１および５２がそれぞれ設けられている。

補助配線５１および５２のそれぞれは、ガイド層５１１および５２１と、補助金属５１２および５２２とから形成されている。ガイド層５１１および５２１は、保護層３７、樹脂層３８、またはゲート絶縁層３４が形成された後に、画素電極３６となるＩＴＯ膜を成膜し、このＩＴＯ膜によって画素電極３６と同一層に形成される。このため、保護層３７、樹脂層３８、およびゲート絶縁層３４には、ガイド層５１１および５２１と信号伝達用配線１５および補助容量本線１６と接続するためのスルーホールが（ＴＦＴ２１のドレイン電極と画素電極３６とを接続する）コンタクトホール３５と同一工程時に形成される。また、補助金属５１２および５２２のそれぞれは、ガイド層５１１および５２１内の空間を埋め込むように形成される。

上記図１に示すように、本実施の形態に係る例では、補助容量本線１６と信号伝達用配線１５とは、その上部に補助配線５１，５２が形成された２層構造となっている。このように、従来から形成されている配線上に、新たに補助用としての補助配線を形成することによって、配線の低抵抗化を図ることが可能となっている。

特に、大型のパネルにおいては、配線の長さが長くなるために必然的に配線の抵抗値が増加し、パネルの周辺部に有する駆動用ドライバ素子１４との接続部分の配線が、従来のパネルに用いられていた数よりも多く必要となってくる。これによりパネルの狭額縁化が困難となるが、上記のように配線を低抵抗化することによって駆動用ドライバ素子１４の接続配線を減らすことができ、パネルの狭額縁化が可能となる。また、パネルの外付け回路基板を簡素化するために、駆動用ドライバ素子１４間の信号伝達用配線１５を基板上に形成するには、狭いスペースに線幅の細い配線を形成する必要があり、現状の配線の抵抗値を保持するには従来よりも低い抵抗値の配線が要求される。この要求を満たすためにも、本発明は有効である。

本実施の形態においてその配線構造の形成方法としては、補助金属５１２および５２２の形成に、インクジェット方式のような、材料を吐出あるいは滴下するパターン形成装置を用いることが好ましい。このような方法では、新たなフォトリソ工程を増やさずに、全体の膜厚を増加させること無く、部分的な配線の膜厚を増加させることができる。

本実施の形態において、補助金属５１２および５２２となる材料は、必ずしも下地となっている配線（補助容量本線１６と信号伝達用配線１５）の金属材料と同じ材料である必要は無く、配線の低抵抗化ということに関して面抵抗のより小さいものとして、少なくともＡｇ、Ａｕ、Ｃｕ、Ａｌを含む材料を用いることができる。ここではＡｇを用いた。

ここで、本実施の形態に係るアクティブマトリクス基板１０において、上記補助配線の形成工程の一例を説明する。

最初に、液晶表示パネルの周辺部に有する１本の補助容量本線１６部分に、配線（補助容量本線１６）の形成を行った。この配線の材料としてはＴｉＮ／Ａｌ／Ｔｉを用い、スパッタにより配線を形成した。３２インチの液晶表示パネルにおける配線形成領域は、長さが約４０ｃｍ、幅が約８００μｍであり、スパッタによっておよそ４０００Åの膜厚の配線を形成することができた。また、このときの配線となるＴｉＮ／Ａｌ／Ｔｉ全体の比抵抗は約４μΩ・ｃｍであった。

これより、３２インチの液晶表示パネルにおいて、ＴｉＮ／Ａｌ／Ｔｉのスパッタで形成された配線の抵抗値はおよそ５０Ωであった。

また、同じように４５インチの液晶表示パネルの周辺部に有する１本の補助容量本線１６部分に、配線の形成を行った。この配線形成領域は長さが約５６ｃｍ、幅が３２インチの液晶表示パネルの２倍以上ある１７００μｍとなっており、このときの抵抗値は約３３Ωであった。このように４５インチの液晶表示パネルになると、３２インチに比べ倍以上の配線幅が必要となり、同じ８００μｍの配線幅をＴｉＮ／Ａｌ／Ｔｉのスパッタ膜で形成するには、およそ８５００Åの膜厚が必要となる。

ここで、ＴｉＮ／Ａｌ／Ｔｉのスパッタ膜でさらに膜厚を増加させ、配線の低抵抗化を図ることも可能であるが、この方法では、それに伴ってパネル全体の膜厚が増加し、さらには新しいフォトリソ工程が増加するといった問題がある。そこで、本実施の形態では、必要とされる部分のみで配線の膜厚を増加させる方法として、補助配線材料を吐出あるいは滴下するインクジェット方式を用いて、補助配線の形成を行った。

上述のようなインクジェット方式により補助配線を形成するためには、ＡｇやＡｕのナノ粒子を溶媒中に分散させた流動性の金属含有材料（インク）を用いる。これらは、基板上の所定の場所に滴下された後、焼成等の処理を経て、含まれていた金属が現れ、配線等を形成する。このように流動性の金属含有材料に加工可能な金属としては、ＡｇやＡｕ以外にＰｄ、Ｐｔ等が挙げられる。また、原材料価格を考えると、この中ではＡｇの使用が現実的である。

また、耐熱性や、ガラス基板１３への付着力、プラズマ耐性等が加工プロセス中に必要となる場合、上記の構成のＡｇ合金材料を用いることで、プロセス耐性が高い配線または電極を形成できる。

液晶パネルに使用される配線は、通常、低抵抗材料であるＡｌを使用している。配線は、工程における耐性や密着性などから、Ｔｉ、ＴｉＮとの積層構造をとることも多いが、Ａｌよりも抵抗が高い為、配線の抵抗は概ねＡｌで決まる。Ａｌの比抵抗は、約４μΩ・ｃｍ、膜厚は２０００Å程度である。これから、面抵抗は０．２Ω／□程度である。

従って、低抵抗化を目的として配線上に補助金属を形成した場合、補助金属形成後の配線の面抵抗が形成前の配線の面抵抗より高いと意味がないので、この面抵抗値より低くなることが必要である。

また、補助金属で形成された部分の面抵抗は、塗布前の配線の面抵抗より低いことが望ましい。補助金属で形成された部分の面抵抗が、塗布前の配線の面抵抗よりも高くても、補助金属を形成後に膜厚が厚くなる為、面抵抗は下げることはできるが、膜厚の増加を考慮すると、低いことが望ましい。

ここでは、Ａｇのナノ粒子インクを用いた。このインク材料には、金属微粒子同士がつかないようにするための保護樹脂、および溶媒となる有機分とが含まれており、インク材料中のＡｇ含有量はおよそ５０ｗｔ%である。

上記のＡｇナノ粒子インクを用いてインクジェット方式で補助配線の形成を行う際に、材料の塗布後、インク材料中の保護樹脂を分解するために、さらに２００℃以上の焼成を行った。これにより、約４〜６μΩ・ｃｍの比抵抗をもつＡｇ配線が形成された。この値はＡｇ蒸着膜の比抵抗より若干高い値であるが、これはインク材料中に含まれる有機分の影響である。

以上の方法により、実際に３２インチの液晶表示パネルの補助容量本線１６部分に配線の形成を行った。この配線は、上記と同様に、長さが約４０ｃｍ、幅が約８００μｍであり、一回の塗布および焼成によって３０００Åの膜厚を持った配線が形成され、この時約６７Ωの抵抗値が得られた。

次に、上記と同じ抵抗値を持つ配線を、配線形成領域の長さが約５６ｃｍである４５インチの液晶表示パネル内に形成する場合、同じＡｇナノ粒子インクでの形成により４２００Åほど膜厚を持つ配線を形成することで、３２インチの液晶表示パネルの補助容量本線１６部分での配線抵抗値を同等の抵抗値を持つ配線を得ることができた。

このような方式を用いることで、液晶表示パネルの作製において、新たなフォトリソ工程の増加、およびパネル全体の膜厚を増加させることなく、所望する配線上のみの膜厚増加によってその配線の抵抗値を下げることができ、それにより配線の幅をさらに狭くすることができた。

また、それに伴い、駆動用ドライバ素子１４との接続箇所の低減、もしくは、従来の抵抗値を保ったまま配線幅を狭くすることで、液晶表示パネルの狭額縁化、および外付けの回路基板の簡素化が可能となった。

このように、配線幅が狭くできることに伴い、液晶表示パネルの狭額縁化、または周辺部に新たにできたスペースへの新しいパターンの作製、他の配線幅の拡大による低抵抗化が可能となった。

次に、本実施の形態の液晶表示装置におけるアクティブマトリクス基板１０の製造方法について説明する。

本実施の形態において、アクティブマトリクス基板１０は、図８に示すように、ゲート配線形成工程Ｓ１、ゲート配線加工工程Ｓ２、ゲート絶縁層成膜工程Ｓ３、ソース・ドレイン配線形成工程Ｓ４、ソース・ドレイン配線加工工程Ｓ５、保護膜・樹脂層成膜工程Ｓ６、保護膜加工工程Ｓ７、画素電極形成工程Ｓ８および補助金属形成工程Ｓ９によって製造される。

尚、以下の説明では、実際に補助容量本線１６部分における、補助配線５１の形成方法について述べるものとする。また、以下の説明で用いる図９は、全て図４における補助容量本線１６部分のＢ’−Ｂ’断面を示している。

〔ゲート配線形成工程〕
先ず、ゲート配線形成工程Ｓ１について説明すると以下のとおりである。ゲート配線形成工程Ｓ１では、まずスパッタによってガラス基板１３上にゲート配線３１となる金属膜が形成される。

〔ゲート配線加工工程〕
ゲート配線加工工程Ｓ２について説明すると以下のとおりである。ゲート配線加工工程Ｓ２では、フォトリソグラフィを用い、上記ゲート配線形成工程Ｓ１で形成された金属膜をパターニングすることでゲート配線３１が形成される。このとき、ゲート配線３１は、例えばドライエッチング法により、ＣＦ_４とＯ_２ガスを導入してエッチングをすることで、パターニングが行われる。

〔ゲート絶縁層成膜工程〕
ゲート絶縁層成膜工程Ｓ３について説明すると以下のとおりである。ゲート絶縁層成膜工程Ｓ３では、ゲート配線加工工程Ｓ２が完了した状態のガラス基板１３にゲート絶縁層３４が成膜される。図９（ａ）は、上記ゲート絶縁層成膜工程Ｓ２が完了した状態のガラス基板１３を示す図である
このゲート絶縁層成膜工程Ｓ３において、図９（ａ）は図４のＢ’−Ｂ’断面図であるため、ゲート配線材料はエッチングによって除去されており、ゲート配線３１は記載されていない。

また、ゲート配線形成工程Ｓ１およびゲート配線加工工程Ｓ２を経たガラス基板１３上には、ゲート絶縁層３４が形成された後、アモルファスシリコン層２３となるアモルファスシリコン膜、およびｎ^＋型シリコン層２４となるｎ^＋型シリコン膜を連続成膜する。ここで、ゲート絶縁層３４は窒化シリコンからなる膜である。これらの膜は、全てＣＶＤ法によって成膜できる。ここで、アモルファスシリコン層２３およびｎ＋型シリコン層２４は、フォトリソ工程によってレジストをパターン化した後、ドライエッチングにて加工されるが、これらの層も図９（ａ）の図面においては、エッチングにより除去されているため記載が省略されている。

〔ソース・ドレイン配線形成工程〕
ソース・ドレイン配線形成工程Ｓ４について説明すると以下のとおりである。ソース・ドレイン配線形成工程Ｓ４では、ゲート絶縁層３４の上に、ソース配線およびドレイン配線を形成するための金属膜がスパッタによって形成される。図９（ｂ）は、ソース・ドレイン配線形成工程Ｓ４を完了した状態の断面図を示す。

〔ソース・ドレイン配線加工工程〕
ソース・ドレイン配線加工工程Ｓ５について説明すると以下のとおりである。ソース・ドレイン配線加工工程Ｓ５では、フォトリソグラフィを用い、上記ソース・ドレイン配線形成工程Ｓ４で形成された金属膜をパターニングすることでソース配線およびドレイン配線が形成される。また、このとき、図９（ｃ）に示す補助容量本線１６部分では、上記金属膜のパターニングにより、補助容量本線１６がソース配線およびドレイン配線と同時に形成される。このとき、ソース配線、ドレイン配線および補助容量本線１６は、例えばドライエッチング法により、ＣＦ_４とＯ_２ガスを導入してエッチングをすることで、パターニングが行われる。

〔保護膜・樹脂膜成膜工程〕
保護膜・樹脂膜成膜工程Ｓ６について説明すると以下のとおりである。保護膜・樹脂膜成膜工程Ｓ６では、まず、前工程を経たガラス基板１３上に、ＣＶＤ法により保護膜３７となる窒化シリコン膜を成膜して、さらにその上に、感光性アクリル樹脂材料を塗布する（図９（ｄ）に示す状態）。そして、上記感光性アクリル樹脂に対して、マスクを用いた露光、現像、焼成を行うことで、図９（ｅ）に示すような所定のパターンをもつ樹脂層３８を形成する。

〔保護膜加工工程〕
保護膜加工工程Ｓ７について説明すると以下のとおりである。保護膜加工工程Ｓ７では、保護膜・層間絶縁層成膜工程Ｓ６で形成された窒化シリコン膜３７を、樹脂層３８のパターンでエッチング加工する。この時のエッチングは、ドライエッチング法により、ＣＦ_４ガス、Ｏ_２ガスの混合ガスを導入して行った。図９（ｆ）は、保護膜加工工程Ｓ７を完了した状態の断面図を示す。

〔画素電極形成工程〕
画素電極形成工程Ｓ８について説明すると以下のとおりである。画素電極形成工程Ｓ８では、後に画素電極３６となるＩＴＯ（インジウム錫酸化物）膜をスパッタ法によって成膜する。続いて、フォトリソグラフィを用いてこのＩＴＯ膜をパターニングして画素電極３６が形成される。また、このとき、図９（ｇ）に示す補助容量本線１６部分では、上記ＩＴＯ膜のパターニングにより、補助配線５２のガイド層５２１が画素電極３６と同時に形成される。

〔補助金属形成工程〕
補助金属形成工程Ｓ９について説明すると以下のとおりである。補助金属形成工程Ｓ９では、補助容量本線１６上の保護層３７と樹脂層３８とのパターン加工を行った箇所に形成されたバンク形状の部分において、ガイド層５２１上に補助金属５２２材料の塗布を行う。この補助金属５２２材料の塗布は、例えばインクジェット装置を用いて行われる。その後、材料中の有機分である保護コロイドをとばすために焼成を行うことで、金属部を析出させ、補助金属５２２を形成する。

本実施の形態において、補助配線の形成方法として、インクジェット方式のような、形成する層の材料を吐出あるいは滴下するパターン形成装置が使用される。このパターン形成装置は、図１０に示すように、基板６１（前記ガラス基板１３に相当）を載置する載置台６２を備え、インクジェットヘッド６３と、インクジェットヘッド６３をＸ方向に移動させるＸ方向駆動部６４、およびＹ方向に移動させるＹ方向駆動部６５とが設けられている。インクジェットヘッド６３は、載置台６２上の基板６１上に対して、例えば配線材料を含む流動性の液滴を吐出する。

また、上記パターン形成装置には、インクジェットヘッド６３に流動性の配線材料（インク）を供給するインク供給システム６６と、インクジェットヘッド６３の吐出制御、Ｘ方向駆動６４およびＹ方向駆動部６５の駆動制御等の各種制御を行うコントロールユニット６７とが設けられている。コントロールユニット６７からは、ＸおよびＹ方向駆動部６４，６５に対して塗布位置情報が出力され、インクジェットヘッド６３のヘッドドライバ（図示せず）に対して吐出情報が出力される。これにより、ＸおよびＹ方向駆動部６４，６５に連動してインクジェットヘッド６３が動作し、基板６１上の目的位置に目的量の液滴が供給される。

上記のインクジェットヘッド６３は、ピエゾアクチュエータを使用するピエゾ方式のもの、ヘッド内にヒータを有するバブル方式のもの、あるいはその他の方式のものであってもよい。インクジェットヘッド６３からのインク吐出量の制御は、印加電圧の制御により可能である。また、液滴吐出手段は、インクジェットヘッド６３に代えて、単に液滴を滴下させる方式のもの等、液滴を供給可能なものであれば方式は問わない。あるいは基板上にあらかじめ形成しておいた配線形成材料に対する親水領域と撥水領域を利用して、所定のパターンを得る塗布あるいは浸漬のような方式であってもよい。

本実施の形態においては、画素電極３６およびガイド層５１１，５２１となるＩＴＯを先に成膜、加工した後に、補助金属５１２，５２２を形成した。特にこの場合においては、ガイド層５１１，５２１上に補助金属５１２，５２２を形成することで、下地となる配線材料と補助金属材料との密着性が悪い場合に、配線材料と補助金属材料との間にガイド層５１１，５２１を形成することで両方の材料の密着性をとることができる。また、ＩＴＯからなるガイド層５１１，５２１は親水性であるために、補助金属５１２，５２２材料の塗布が容易となる。

インクジェット方式による補助金属５１２，５２２材料の塗布では、一滴の吐出量５ｐｌのヘッドを用い、ガイド層５１１，５２１の底部、つまりガイド層５１１，５２１と補助容量本線１６とが接する位置を目がけて液滴を塗布した。塗布した液滴は、前述したＡｇのナノ粒子の周りに有機物を付け、溶媒中にコロイド状に分散した液滴を用いた。

ここで、ゲート絶縁層３４の膜厚は３０００Å、保護膜３７の厚さは３０００Å、保護膜３７上に形成した樹脂膜３８は３μｍの厚さを持っている。従って、補助金属５１２，５２２が塗布される位置は、補助容量本線１６に沿って３．６μｍのガイドが存在することになる。

塗布液中の金属含有量は、５０ｗｔ％としたが、これは体積比に換算すると、金属分はおおむね９％に相当する。塗布時には、保護膜３７、樹脂膜３８からなる溝から溢れないように塗布したために、塗布液はほぼ溝部を埋めた状態となった。この後、２００℃の空気雰囲気オーブンにて溶媒とナノ粒子の周りの有機物を飛ばし、金属化を図った。これにより、上記塗布液は、有機分が除去されて概ね３０００Åの膜となった。このときの塗布によってできた補助金属５１２，５２２の体積抵抗値は、４〜６μΩ・ｃｍであった。

また、さらに膜厚を必要とする場合においては、一度焼成若しくは溶剤を乾燥させた上に更に塗布液を滴下し、これを金属化することで膜厚を上げることができる。上記のように焼成までを行い、３０００Åの膜を形成した後に、同様に再度塗布、焼成を繰り返し、合計６０００Åの膜を形成することもできる。

一方、補助金属５１２，５２２を保護するために、同様にインクジェット方式を用いて、保護となる樹脂たとえば紫外線硬化樹脂を補助金属５１２，５２２上に塗布してもよい。

更に、本実施の形態にかかる補助配線の形成は、駆動用ドライバ素子１４同士を接続する信号伝達用配線１５においても適用できる。

信号伝達用配線１５における補助配線５１の形成について、図１１（ａ），（ｂ）を参照しながら以下に説明する。図１１（ａ）は、補助配線５１の形成を行った図７（ａ）における信号伝達用配線１５のＣ−Ｃ断面を示している。

図１１に示すように、信号伝達用配線１５は、ガラス基板１３上に形成されており、さらにその上にゲート絶縁層３４、保護層３７、樹脂層３８が形成されている。信号伝達用配線１５上のゲート絶縁層３４、保護層３７、樹脂層３８には、バンク形状が形成されており、このバンク内に、ガイド層５１１および補助金属５１２からなる補助配線５１が形成されている。

また、図１１（ｂ）は、図７（ａ）における信号伝達用配線１５のＥ−Ｅ断面を示している。補助配線５１は信号伝達用配線１５上の全面に形成する場合もあるが、図１１（ｂ）に示すように、端子部以外の信号伝達用配線１５上のみに補助配線５１を形成する場合もある。

このように補助配線５１を用いた信号伝達用配線１５の膜厚増加に伴う低抵抗化によって、従来の抵抗値を保ったまま配線幅を狭くすることができるため、パネルの狭額縁化が可能となり、また外付けの駆動用ドライバ方式であるアクティブマトリクス基板１０において、信号伝達用配線１５をアクティブマトリクス基板１０上に形成することで外付けの回路基板を簡素化することができる。

次に、アクティブマトリクス基板１０の画像形成領域１１において、ドレイン配線と画素電極とを接続するコンタクトホール部分に形成する補助金属について、図１２を参照しながら以下に説明する。図１２は、図３（ａ）において、コンタクトホール３５部分に、補助金属５３の形成を行った場合のＦ−Ｆ断面を示すものである。

図１２に示すコンタクトホール部分では、ガラス基板１３上に補助容量配線３３が形成され、該補助容量配線３３上にゲート絶縁層３４を介してドレイン電極配線２６が形成されている。また、ドレイン電極配線２６上には、保護層３７、樹脂層３８が形成されている。ドレイン電極配線２６上の保護層３７、樹脂層３８には、コンタクトホール３５が形成されており、このコンタクトホール３５を通じてドレイン電極配線２６と画素電極３６とが接続されると共に、コンタクトホール３５内に補助金属５３が形成されている。

このようにコンタクトホール３５内に補助金属５３を形成することによって、画素電極３５とドレイン電極配線２６との抵抗が、配線の膜厚増加に伴い低抵抗となる。

次に、アクティブマトリクス基板１０の画像形成領域１１において、ソース配線３２部分の補助金属の形成について、図１３を参照しながら以下に説明する。図１３は、図３（ａ）において、ソース配線３２部分に、補助配線５４の形成を行った場合のＧ−Ｇ断面を示すものである。

図１３に示すように、ソース配線３２は、ガラス基板１３上にゲート絶縁層３４を介して形成されており、さらにその上に保護層３７、樹脂層３８が形成されている。ソース配線３２上の保護層３７、樹脂層３８には、バンク形状が形成されており、このバンク内に、画素電極３６と同時に形成されるＩＴＯ膜５４１、および補助金属５４２からなる補助配線５４が形成されている。また、上記補助金属５４２形成後に、さらにその上に絶縁膜５４３を形成して、補助金属５４２を保護しても良い。補助金属５４２を形成する際には、狭いソース配線３２部に容易に補助金属５４２材料を塗布できるように、ドライエッチング処理などで撥水処理をすることによって、感光性樹脂層の撥水化を行うとよい。また、図１３の例では、補助金属５４２の下層に画素電極３６と同時に形成されるＩＴＯ膜５４１を有しているが、上記絶縁膜５４３の代わりにＩＴＯ膜５４１を補助金属５４２の上層に形成して、補助金属５４２を保護してもよい。

上記までの補助金属形成法は、従来の配線と補助金属との密着性の向上を補い、かつ補助金属材料の塗布を容易に行うために、画素電極３５と同時形成されるＩＴＯ膜（ガイド層等）上に補助金属を形成している。しかしながら、補助金属材料に耐性が無い場合などには、画素電極となるＩＴＯ膜を補助金属の保護膜として用いるために、補助金属形成後に、画素電極形成工程を行ってもよい。

図１４（ａ）〜（ｃ）は、補助容量本線１６部分における補助配線５２、信号伝達用配線１５部分における補助配線５１、およびドレイン配線と画素電極とを接続するコンタクトホール部分における補助金属５３のそれぞれにおいて、補助金属形成工程後に画素電極形成工程を行った場合の断面図を示す。

また、本実施の形態では、インクジェット方式のようなパターン形成装置によって、保護層３７と樹脂層３８とで形成されたバンク形状内に補助金属材料の形成を行ったが、本発明においては必ずしもこの方式を用いて補助金属の形成を行う必要は無く、補助金属材料のみを塗分けられる方法であれば別の方式を用いることもできる。例えば、基板上に親水領域と撥水領域を設けることによって、その親水領域のみに補助金属材料の塗布を行い、補助金属の形成を行うこともできる。

基板上に親水領域と撥水領域を設け、親水領域のみに補助金属材料の塗布を行う補助金属形成工程によって、補助金属を形成した場合の構成を、図１５（ａ）〜（ｄ）に示す。図１５（ａ）〜（ｄ）は、補助容量本線１６部分における補助配線５２、信号伝達用配線１５部分における補助配線５１、およびドレイン配線と画素電極とを接続するコンタクトホール部分における補助金属５３、ソース配線３２部分の補助配線５４のそれぞれにおいて、補助金属形成工程後の断面図を示す。

上記補助金属形成工程では、親水性であるゲート配線３１、もしくはソース配線３２上にインクジェット方式のようなパターン形成装置によってその親水領域部分に補助金属材料を塗布し、その上に上記の方法によって保護層３７、樹脂層３８、画素電極３６の形成を行うことで、補助金属の形成を行った。

また、信号伝達用配線１５部分における補助配線の形成を行う他の方法を、図１６に示す。

図１６に示すように、信号伝達用配線１５を形成する部分のガラス基板１３をある程度の深さまでエッチングし溝を形成する。この溝の中に補助金属材料を塗布し、信号伝達用配線１５を形成することもできる。この方法では、信号伝達用配線１５自体を厚膜に形成することができ、信号伝達用配線１５が補助配線の役割も兼ね備えている。この場合、基板上にあらかじめレジストでパターンを形成した後に、ＣＦ_４＋Ｏ_２によるドライエッチングや、ウエットエッチングによってガラス基板１３上に溝を形成することができる。

また、ガラス基板１３をドライエッチング処理した後に、レジストを残したまま基板を希薄フッ酸に通し、ガラス溝部を親水加工して補助金属材料を塗布してもよい。この場合、レジストにはＣＦ_４によって表面がフッ素処理された効果があるので、レジスト部は塗布液を弾き、形成したガラス溝部に補助金属を塗布しやすい状況を作ることが可能である。

この後、補助金属を焼成若しくは乾燥させた後、レジストを剥離する。その上部に保護膜３７と樹脂膜３８、画素電極３６（となるＩＴＯ膜）の形成を行う。

更には、図２０に示すように、上記ガラス基板１３上に溝を形成し、この溝内に補助金属材料５１を形成した上に、スパッタ、若しくは蒸着で信号伝達用配線１５の配線パターンを形成してもよい。この場合、今までの実施形態では、補助金属５１が、配線パターン上にある場合について述べたが、この例では、補助金属５１上に後から配線パターン１５を形成することも可能である。

こうすることによって、最初に低抵抗の塗布補助金属を溝の中に流し込むことで低抵抗の配線を形成し、例えば、Ｔｉの様な工程途上の耐性の高い金属で、補助金属を覆うように形成し、配線の信頼性を向上させることができ、一方、スパッタ若しくは蒸着において、一回の成膜膜厚を薄くすることで、工程時間の短縮、材料費の低減を図ることも可能である。

また、ガラス基板１３に溝部を形成し、この溝部に低抵抗配線を形成する方法は、ガラス基板１３上に直接形成される配線に対してであれば、信号伝達用配線１５以外の配線形成、例えばゲート配線や補助容量配線の形成等にも適用可能である。ガラス基板１３の溝部に低抵抗配線を形成する方法をゲート配線および補助容量配線の形成に適用した例を図２２（ａ）〜（ｃ）を参照して説明する。

図２２（ａ）〜（ｃ）に示す構成では、ガラス基板１３におけるゲート配線３１および補助容量配線３３の形成位置上に溝を形成し、その溝内部に金属微粒子（補助金属）を塗布あるいは吐出し、この金属微粒子を焼成してメタル化して補助配線５６，５７とした後に、その上部に導電性のスパッタ膜を成膜することでゲート配線３１および補助容量配線３３を形成する。図２２（ａ）では、ゲート配線３１に対する補助配線を補助配線５６、補助容量配線３３に対する補助配線を補助配線５７としている。

ガラス基板１３に対してはドライエッチング処理により上記溝が形成される。このドライエッチング処理後には、ドライエッチング処理のためのレジストを残したままガラス基板１３を希薄フッ酸に通し、溝部を親水加工してから補助金属材料を塗布してもよい。この場合、上記レジストはドライエッチング処理中のＣＦ_４によって、表面がフッ素処理された効果（撥水効果）があるので、上記レジスト部は補助金属材料を弾き、溝部内に補助金属材料を塗布しやすい状況となっている。

ゲート配線３１および補助容量配線３３が形成された後は、ゲート絶縁層３４、保護層３７、樹脂層３８、画素電極３６等が所定の順序およびパターンで形成される。尚、図２２（ｂ）は、ゲート電極を含んだゲート配線部分の断面図を示すものであり、図２２（ａ）のＩ−Ｉ断面にあたる。図２２（ｃ）は、ゲート電極を含まないゲート配線部分の断面図を示すものであり、図２２（ａ）のＪ−Ｊ断面にあたる。

上述した図２２（ａ）〜（ｃ）の例では、ガラス基板１３に溝を形成し、その内部に補助金属を塗布し、焼成すること補助配線５６，５７を形成している。この場合、上記溝を深くすることで溝幅を狭くしながら補助配線５６，５７の低抵抗化を図ることができ、アクティブマトリクス基板の開口率を下げることなくゲート配線３１および補助容量配線３３としての低抵抗配線を形成することができる。

また、ガラス基板１３に形成された溝の内部に補助配線５６，５７が形成されているため、これによって低抵抗が実現されたゲート配線３１および補助容量配線３３において、ガラス基板１３の面上における膜厚が増加することも無い。すなわち、ゲート配線３１および補助容量配線３３の膜厚の増加によって、その上層の配線（信号線や走査線等）との交差部で段差が生じ、この段差によって上層側配線に段切れが生じるといった不具合を防ぐことができる。

補助配線５６，５７の形成後、その上部に形成される導電性のスパッタ膜、すなわちゲート配線３１および補助容量配線３３は、補助配線５６，５７のキャップメタルとしての役割を果たす。これにより、補助配線５６，５７が、その後の工程において直接エッチングガスや剥離液等にさらされることを防ぐので、プロセス耐性の向上が期待される。

上記の構造のゲート配線部においては、ゲート配線３１から分岐する狭く細かい配線部分、例えばゲート電極部では、ガラス基板１３に溝を形成するためのエッチング時にできるテーパーを考慮すると、加工困難である。また、金属微粒子を焼成してなる補助配線５６は、スパッタ膜によって形成されるゲート配線３１に比べて柔らかく傷がつきやすい上に、溝に補助金属を埋め込んでも、溝の端部にはどうしてもエッジができる。このため、その上部に非常に薄い膜を積層してなるＴＦＴを形成すると、膜切れなどを誘起してＴＦＴ特性に悪影響を及ぼすことがある。したがって、このようなゲート電極部分にはあえて補助配線５６を形成せず、表面の平坦性が良好なスパッタ膜のみでゲート電極を形成することが好ましい。

また、上記の構造では、ゲート配線３１における細かい分岐配線や電極はスパッタ膜で形成されるので、ゲート電極部分に補助配線５６を形成しないのであれば、補助配線５６の形成部分となる溝の形状は単純な直線に近くなる。よって溝の形成および補助金属材料の塗布は、分岐する配線部分にまで補助配線５６を形成する場合よりも容易に形成可能となる。この方法は、上述のような溝構造の場合だけでなく、図２３に示すように、ゲート配線３１上部に補助配線５６を形成する場合にも、同様の理由で、ゲート電極部分には補助配線５６を形成しなくても良い。

また、図２４（ａ），（ｂ）は、アクティブマトリクス基板において表示部領域の配線とパネル接続用端子１９とを結ぶ信号伝達用配線１８において、ガラス基板１３の溝部に低抵抗配線５８を形成する構成を適用した例である。

この場合、ゲート配線３１に対して補助配線５６を形成する場合と同様に、端子部１９が形成される部分の溝の加工性が困難であること、かつ、補助配線５８は比較的軟らかい補助金属材料で形成されているため、仮に端子部１９に補助配線５８を形成した場合、端子部１９がつながっても剥がれてしまうことが考えられ、信頼性に不安が生じることから、端子部１９はスパッタ膜のみで形成し、端子部１９以外の箇所には補助配線５８を形成することができる。

なお、係る溝構造をもった補助配線５８は、液晶パネルのＴＦＴ基板において適用される場合、該ＴＦＴ基板と対向基板とを貼り合せているシール材６０の形成領域よりも内側に形成することが望ましい。これは、上記両基板を貼り合せる時に使用するシール材６０が補助配線５８の形成部分と重なると、補助配線５８とシール材６０との間に余分な応力がかかり、パネルの貼り合わせのときに補助配線５８の剥がれやシール不良を引起こす可能性があるためである。このことからもシール部の外に形成される端子部１９は、スパッタ膜のみで形成することが望ましい。

また、本発明は、ＴＦＴにおけるＳＧクロス部（ソース配線３２とゲート配線とのクロス部）の容量低減のために、ＳＧクロス部に補助金属を形成するために用いても良い。ＳＧクロス部における補助金属の形成について、図１７を参照しながら以下に説明する。図１７は、図３において補助金属形成を行ったＳＧクロス部のＨ−Ｈ断面を示している。

図１７に示すように、上記ＳＧクロス部では、ガラス基板１３側から、ゲート配線３１、ゲート絶縁層３４、保護層３７、樹脂層３８が形成され、樹脂層３８に形成されたバンク形状内に画素電極３６と同時に形成されるＩＴＯ膜５５１と、ＩＴＯ膜５５１上にインクジェット方式を用いて形成された補助金属５５２とが形成されている。尚、ＴＦＴ２１におけるソース電極は、ゲート絶縁層３４の上層、かつ、保護層３７および樹脂層３８の下層に形成されるが、このソース電極の形成時には、ＴＦＴ部分におけるソース電極のみを形成するようにパターニングを行う（この時点でソース配線３２全体は形成されない）。つまり、図１７の例では、上記補助金属５５２によって形成される配線が、ソース配線３２に役割を有する。補助金属５５２によって形成されるソース配線３２と、先に形成されているＴＦＴ２１におけるソース電極とは、ゲート絶縁層３４、保護層３７および樹脂層３８に形成されるコンタクトホール（図示せず）によって接続される。

また、樹脂層３８はフォトリソによるパターニングの際に、ソース配線３２とのコンタクト部分を除いてハーフ露光によって樹脂層３８を残しておく。また補助金属５５２を形成する際に、狭い領域に容易に補助金属５５２材料を塗布できるように、ドライエッチング処理などで撥水処理をすることによって、感光性樹脂層の撥水化、および画素電極の浸水化を行う。

このように樹脂層３８のハーフ露光を用いて、ゲート配線３１とソース配線３２となる補助金属５５２とのクロス部に、低抵抗材料の樹脂層３８を残すことで、ＳＧクロス部の容量を低下させることが可能になりパネルの信号遅延を低減させることができる。

また、補助金属５５２を形成するにあたって、必ずしもＩＴＯ膜５５１を下地に用いる必要はなく、図１８、図１９に示すように、ハーフ露光によって樹脂層３８で形成されたバンク内にインクジェット方式で補助金属５５２を形成した後、補助金属５５２を保護するためにＩＴＯ膜５５１、もしくは保護膜となる絶縁膜５５３を形成するものであってもよい。

ソース配線に補助金属を使用することで、ソース配線の低抵抗化が可能であるが、この構造によるメリットをここで付け加える。

液晶表示装置のパネルでは、ソース信号を基板の一方の側に搭載したソースドライバで駆動する駆動と、ソースドライバを基板の両端に搭載して、表示領域を上下に分割して上側のソースドライバが画面上側の領域を駆動し、下側のソースドライバが、画面下側を駆動する上下分割駆動がある。

前者の駆動方法であれば、ソース配線が断線した場合を想定して、図２１（ａ）に示すように、断線が起こっても表示領域の外側に設けられた配線を利用して断線した箇所から駆動できない領域の駆動を賄う様に形成されている場合がある。一方、上下分割駆動では、上下にソースドライバがあるために、このような構造を作ることが困難である。

しかしながら、本発明の上記補助金属による厚膜化の構造であれば、図２１（ｂ）に示すように、たとえ一部分が断線していても、補助金属で断線部を実質的に接続することになるので、上下分割駆動において、ソース配線断線が生じてもパネルを修復することが可能である。よって、歩留まりが向上し、パネルも無駄にならないためコスト低減にも繋がることになる。

このように本発明は、周辺配線のみならず、パネル内配線においても、適宜導電性の補助材料を用いることによって、低抵抗のみならず、工程内の雰囲気に対する耐性を持たせることが可能であり、特に塗布性の材料によって、必要箇所にのみ補助的に形成することで、材料の必要量を最小限に留め実現することが可能である。

また、本実施の形態にかかるＡｇの他に望ましい補助金属の材料として、Ａｇを主体としたＡｇＩｎ、ＡｇＩｎＡｌのようなＡｇ合金材料を用いることもできる。Ａｇに少量のＩｎ（１〜３％程度）を添加すると、体積抵抗を上げることなく、ガラス基板１３との密着性が改善される。また、Ａｇ単体では、焼成温度によっては、粒成長が激しくなり表面が荒れる特性があるため、補助金属上に配線を形成する場合、補助金属の表面の荒れによって、上部に形成される絶縁層のリークといった影響も生じてくる。そこで耐熱性に優れている該ＡｇＩｎ合金を用いることで、表面性を損なうことなく形成することができる。

更に、Ｉｎ量を５〜１０％まで増量すると、耐プラズマ性能も向上とするので、補助金属１の最表面にＩｎ含有量の多い膜を形成し、ＴＦＴ基板形成におけるプロセスからのダメージを抑えることも可能である。

ＡｇＩｎＡｌ合金では、増量するＩｎに変えてＡｌを含有させることで、耐プラズマ性の向上という効果が得られ、アクティブマトリクス基板１０の製造プロセスに適する材料として使用できる。図１５の例では、補助金属１層が最下部にくるので、表面が平滑であることが重要であるので、Ａｇ単体であるよりは、ＡｇＩｎのような、ガラスとの密着に優れ表面が平滑になる合金で作るのが望ましい。もちろん、補助金属材料はＡｇＩｎに限定されるものではない。

更に別の例として、例えば、図１５（ｂ）の導電性の補助材料５１を、例えば透明導電膜（ＩＴＯ）を用いて形成することも可能である。この場合は、配線１５の低抵抗化が目的ではなく、ＩＴＯを形成することによって、工程中のプラズマエッチング雰囲気に対する耐性を向上させることが可能である。配線１５をＡｇのスパッタや蒸着で形成した場合、プラズマエッチングに対する耐性をＩＴＯを上面に塗布することで確保することが可能である。

尚、本実施の形態に係るアクティブマトリクス基板を用いた電子装置としては、液晶ディスプレイ、有機ＥＬディスプレイ等の表示装置が代表的なものとして挙げられる。但し、上記アクティブマトリクス基板を用いた電子装置は、上述のような表示装置に限定されるものではない。

本発明の実施形態を示すものであり、アクティブマトリクス基板の配線上に形成される補助金属の構成を示す断面図である。 上記アクティブマトリクス基板の概略構成を示す平面図である。 上記アクティブマトリクス基板における画素構成を示す図であり、図３（ａ）は平面図、図３（ｂ）は断面図である。 上記アクティブマトリクス基板におけるパネル周辺部領域の構成を示す平面図である。 上記アクティブマトリクス基板のパネル周辺部領域における補助容量本線と補助容量配線との接続部分を示す断面図である。 上記アクティブマトリクス基板のパネル周辺部領域における駆動用ドライバ素子周辺の構成を示す平面図である。 図７（ａ）は駆動用ドライバ素子間を電気的に接続している信号伝達用配線の概略を示す平面図であり、図７（ｂ）は図７（ａ）のＣ−Ｃ断面図である。 上記アクティブマトリクス基板の製造工程順序を示すフローチャートである。 図９（ａ）〜（ｈ）は、上記アクティブマトリクス基板における補助配線の形成方法をしめす断面図である。 上記上記アクティブマトリクス基板において補助配線の形成に用いられるパターン形成装置を示す斜視図である。 図１１（ａ）は、補助配線の形成を行った図７（ａ）における信号伝達用配線のＣ−Ｃ断面図であり、図１１（ｂ）は、図７（ａ）における信号伝達用配線のＥ−Ｅ断面図である。 図３（ａ）において、コンタクトホール部分に、補助金属の形成を行った場合のＦ−Ｆ断面図である。 図３（ａ）において、ソース配線部分に、補助配線の形成を行った場合のＧ−Ｇ断面図である。 図１４（ａ）は、補助容量本線部分における補助配線において補助金属形成工程後に画素電極形成工程を行った場合の断面図、図１４（ｂ）は、信号伝達用配線部分における補助配線において補助金属形成工程後に画素電極形成工程を行った場合の断面図、図１４（ｃ）は、レイン配線と画素電極とを接続するコンタクトホール部分における補助金属において補助金属形成工程後に画素電極形成工程を行った場合の断面図である。 図１５（ａ）は、補助容量本線部分における補助金属形成工程後の断面図、図１５（ｂ）は、信号伝達用配線部分における補助金属形成工程後の断面図、図１５（ｃ）は、ドレイン配線と画素電極とを接続するコンタクトホール部分における補助金属形成工程後の断面図、図１５（ｄ）は、ソース配線部分における補助金属形成工程後の断面図である。 信号伝達用配線部分における補助配線の形成例を示す断面図である。 図３において補助金属形成を行ったＳＧクロス部のＨ−Ｈ断面図である。 上記ＳＧクロス部における他の形成例を示す断面図である。 上記ＳＧクロス部における他の形成例を示す断面図である。 信号伝達用配線部分における補助配線の他の形成例を示す断面図である。 図２１（ａ）は、通常駆動の液晶表示パネルの概略構成を示す平面図であり、図２１（ｂ）は、上下分割駆動の液晶表示パネルの概略構成を示す平面図である。 図２２（ａ）はアクティブマトリクス基板における図３（ａ）の変形例を示す平面図、図２２（ｂ）は図２２（ａ）におけるＩ−Ｉ断面図、図２２（ｃ）は図２２（ａ）におけるＪ−Ｊ断面図である。 アクティブマトリクス基板におけるゲート配線部分の変形例を示す断面図である。 図２４（ａ）はアクティブマトリクス基板において表示部領域の配線とパネル接続用端子１９とを結ぶ信号伝達用配線１８を示す平面図、図２４（ｂ）はその断面図である。

符号の説明

１０ アクティブマトリクス基板
１３ ガラス基板（基板）
１５ 信号伝達用配線（周辺配線）
１６ 補助容量本線（周辺配線）
２１ ＴＦＴ（スイッチング素子）
３１ ゲート配線（走査線）
３１ ソース配線（信号線）
３３ 補助容量配線（画素容量用配線）
３６ 画素電極
５１ 補助配線
５１１ ガイド層（下地材料）
５１２ 補助金属
５２ 補助配線
５２１ ガイド層（下地材料）
５２２ 補助金属
５３ 補助金属
５４ 補助配線
５６ 補助配線
５７ 補助配線
５８ 補助配線

Claims (23)

1. 基板上に、複数の信号線と、それに交差する複数の走査線と、該信号線と該走査線との交差部近傍に配置されたスイッチング素子と、該信号線及び該走査線に信号を印加するための少なくとも一部の機能を有する周辺配線とを有するアクティブマトリクス基板において、
   該アクティブマトリックス基板を構成する前記配線の少なくとも一部の領域に、導電性の補助材が形成された構造であることを特徴とするアクティブマトリクス基板。
2. 基板上に、複数の信号線と、それに交差する複数の走査線と、該信号線と該走査線との交差部近傍に配置されたスイッチング素子と、該スイッチング素子に接続された画素電極と、該画素電極に信号を印加するための少なくとも一部の機能を有する周辺配線とを有するアクティブマトリクス基板において、
   該アクティブマトリックス基板を構成する前記配線または画素電極の少なくとも一部の領域に、導電性の補助材が形成された構造であることを特徴とするアクティブマトリクス基板。
3. 前記導電性の補助材が、塗布により形成される材料であることを特徴とする請求項１または２に記載のアクティブマトリクス基板。
4. 前記導電性の補助材が、配線上に形成されていることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
5. 前記導電性の補助材が、配線の下部に形成されていることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
6. 前記導電性の補助材が、配線の端子と端子とを結ぶ領域に形成され、端子部を含まないものであることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
7. 前記導電性の補助材が形成された配線が周辺配線であり、該周辺配線が、少なくとも該信号線もしくは該走査線に信号を供給するために端子部に接続された複数個の駆動用ドライバ間を電気的に接続している配線であることを特徴とする請求項１ないし５の何れかに記載のアクティブマトリクス基板。
8. 前記導電性の補助材が形成された配線が周辺配線であり、該周辺配線が、少なくとも該信号線もしくは該走査線に信号を供給するための基板周辺に形成された駆動用ドライバ素子に、信号電圧を印加するための配線であることを特徴とする請求項１ないし５の何れかに記載のアクティブマトリクス基板。
9. 前記導電性の補助材が形成された配線が、画素電極と容量を形成するための画素容量用配線に電気的に接続された配線の一部であることを特徴とする請求項１ないし５の何れかに記載のアクティブマトリクス基板。
10. 前記導電性の補助材が形成された配線の面抵抗が、該信号線、該走査線及び該画素電極に使用している金属の面抵抗より小さいことを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
11. 前記導電性の補助材が形成された配線の面抵抗が、０．２Ω／□以下であることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
12. 前記導電性の補助材が、少なくともＡｇ、Ａｕ、Ｃｕ、Ａｌの何れかを含む金属材料であることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
13. 前記導電性の補助材が、酸化物導電体であることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
14. 前記導電性の補助材の厚さが、配線の厚さと同じか、配線の厚さより厚く形成されていることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
15. 前記金属を用いた導電性の補助材の少なくとも一部が、酸化物導電材料を下地材料に形成されていることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
16. 前記導電性の補助材が形成されている領域の周辺の少なくとも一部が樹脂材料で囲まれていることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
17. 前記導電性の補助材の表面の少なくとも一部が、絶縁性材料で覆われていることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
18. 前記金属を用いた導電性の補助材の表面の少なくとも一部が、酸化物導電材料で覆われていることを特徴とする請求項１ないし３の何れかに記載のアクティブマトリクス基板。
19. 前記請求項１ないし１８の何れかに記載のアクティブマトリクス基板の製造方法であって、
    前記導電性の補助材は、所望の箇所に金属微粒子を含む塗布材料を吐出あるいは滴下することで形成されることを特徴とするアクティブマトリクス基板の製造方法。
20. 前記導電性の補助材は、前記塗布材料を塗布した後、これを過熱することで形成されることを特徴とする請求項１９に記載のアクティブマトリクス基板の製造方法。
21. 前記導電性の補助材は、金属錯体を含む溶液からなる前記塗布材料を塗布した後、該金属錯体を還元させて金属を析出させることにより形成されることを特徴とした請求項１９に記載のアクティブマトリクス基板の製造方法。
22. 前記塗布材料は、インクジェット法による吐出によって塗布されることを特徴とする請求項１９に記載のアクティブマトリクス基板の製造方法。
23. 前記請求項１ないし１８の何れかに記載されたアクティブマトリクス基板を用いていることを特徴とする電子装置。

Images