KR101152440B1 - 유기전계 발광 표시장치 및 그 제조방법 - Google Patents

유기전계 발광 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101152440B1
KR101152440B1 KR1020090022655A KR20090022655A KR101152440B1 KR 101152440 B1 KR101152440 B1 KR 101152440B1 KR 1020090022655 A KR1020090022655 A KR 1020090022655A KR 20090022655 A KR20090022655 A KR 20090022655A KR 101152440 B1 KR101152440 B1 KR 101152440B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
recess
pixel defining
region
Prior art date
Application number
KR1020090022655A
Other languages
English (en)
Other versions
KR20100006107A (ko
Inventor
송명원
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Publication of KR20100006107A publication Critical patent/KR20100006107A/ko
Application granted granted Critical
Publication of KR101152440B1 publication Critical patent/KR101152440B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827Materials
    • H01L23/4828Conductive organic material or pastes, e.g. conductive adhesives, inks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 각 화소와 화소 사이 간격에 위치한 캐소드 전극 상에 전도성 잉크 물질이 도포됨으로써, 캐소드 전극의 저항을 낮추도록 하는 유기전계 발광 표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 유기전계 발광 표시장치는, 기판 상에 형성된 화소 정의막과; 상기 화소 정의막의 비발광 영역에 위치한 오목부와; 상기 화소 정의막의 오목부를 포함하는 상기 기판 상에 형성된 전극과; 상기 오목부 내에 형성된 전극 상에 형성된 전도성 잉크를 포함함을 특징으로 한다.

Description

유기전계 발광 표시장치 및 그 제조방법{Organic Light Emitting Display and method of fabricating the same}
본 발명은 유기전계 발광 표시장치과 그의 제조방법에 관한 것이다.
통상적으로 전계 발광 표시장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며 광시야각, 빠른 응답속도 등 액정표지 장치에 있어서 문제점으로 지적된 결점을 해결할 수 있는 차세대 디스플레이로 주목받고 있다.
이러한 전계 발광 표시장치는 발광층을 형성하는 물질이 무기물인가 유기물인가에 따라 무기 전계 발광 표시장치와 유기전계 발광 표시장치로 구분될 수 있다.
한편, 유기전계 발광 표시장치는 유리나 그 밖의 투명한 절연기판에 소정 패턴의 유기막이 형성되고 이 유기막의 상하부에는 애노드 및 캐소드 전극층이 형성된다. 상기 유기막은 발광층을 포함한 유기 화합물로 이루어진다.
상기와 같이 구성된 유기전계 발광 표시장치는 상기 애노드 및 캐소드 전극에 각각 양극 및 음극 전압이 인가됨에 따라 양극 전압이 인가된 애노드 전극으로 부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 음극전압이 인가된 캐소드 전극으로부터 전자 수송층을 경유하여 상기 발광층으로 주입된다. 이에 상기 발광층에서 전자와 홀이 재결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기 상태에서 기저상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상이 형성되는 것이다.
도 1은 유기전계 발광 표시장치의 일반적인 화소의 구조를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 화소(4)는 유기 발광 다이오드(OLED)와, 데이터선(Dm) 및 주사선(Sn)에 접속되어 유기 발광 다이오드(OLED)의 발광여부를 제어하기 위한 화소회로(2)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(2)에 접속되고, 캐소드전극은 제 2전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(2)로부터 공급되는 전류에 대응하여 발광된다.
화소회로(2)는 주사선(Sn)에 주사신호가 공급될 때 데이터선(Dm)으로 공급되는 데이터신호에 대응되어 유기 발광 다이오드(OLED)의 발광 여부를 제어한다. 이를 위해, 화소회로(2)는 제 1전원(ELVDD)과 유기 발광 다이오드(OLED) 사이에 접속된 제 2트랜지스터(M2)와, 제 2트랜지스터(M2), 데이터선(Dm) 및 주사선(Sn)의 사이에 접속되는 제 1트랜지스터(M1)와, 제 2트랜지스터(M2)의 게이트전극과 제 1전극 사이에 접속된 스토리지 커패시터(Cst)를 구비한다.
제 1트랜지스터(M1)의 게이트전극은 주사선(Sn)에 접속되고, 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(M1)의 제 2전극은 스토리지 커패시터의 일측단자에 접속된다. 이와 같은 제 1트랜지스터(M1)는 주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)으로 공급되는 데이터신호를 스토리지 커패시터(Cst)로 공급한다. 한편, 제 1전극은 소오스전극 및 드레인전극 중 어느 하나로 설정되고, 제 2전극은 제 1전극과 다른 전극으로 설정된다. 예를 들어, 제 1전극이 소오스전극으로 설정되면 제 2전극은 드레인전극으로 설정된다.
제 2트랜지스터(M2)의 게이트전극은 스토리지 커패시터(Cst)의 일측단자에 접속되고, 제 1전극은 스토리지 커패시터(Cst)의 다른측 단자 및 제 1전원(ELVDD)에 접속된다. 그리고, 제 2트랜지스터(M2)의 제 2전극은 유기 발광 다이오드(OLED)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 유기 발광 다이오드(OLED)의 발광 여부를 제어한다. 즉, 상기 제 2트랜지스터(M2)는 스토리지 커패시터(Cst)에 데이터 신호에 해당하는 소정의 전압이 충전되면 이에 대응하는 전류를 상기 유기 발광 다이오드(OLED)에 흐르도록 하여 이를 발광시키는 것이다.
유기전계 발광 표시장치는 빛이 출사되는 방향에 따라 전면 발광(top emission)과 후면 발광(bottom emission) 방식으로 구분될 수 있는데, 최근 평판표시장치가 대면적화되는 추세에 따라 전면발광 방식이 채용이 더 선호되고 있다.
이러한 전면 발광 방식의 유기전계 발광 표시장치의 경우 상기 유기막의 하부에는 애노드 전극이 형성되고, 빛이 투과되는 유기막의 상부에는 캐소드 전극이 형성된다.
또한, 상기 캐소드 전극은 반투과막으로 구현될 수 있으며, 전면 발광 방식의 경우 낮은 일 함수(work function) 및 반투과 특성을 만족하는 캐소드 전극이 필요하다.
이에 따라 상기 반투과 구현을 위하여 상기 캐소드 전극은 얇게 형성되어야 하는데, 이 경우 상기 캐소드 전극은 높은 저항을 갖게 되는 단점이 있다.
특히, 유기전계 발광 표시장치와 같이 전류 구동으로 동작하는 경우, 라인 및/또는 전극의 저항에 의해 전압 강하(IR drop)가 발생되는데, 상기 얇은 캐소드 전극을 갖는 전면발광 방식의 유기전계 발광 표시장치의 경우 상기 캐소드 전극의 고 저항에 의해 전압 강하 문제가 심각하게 대두되어 디스플레이를 제대로 구현할 수 없게 된다.
즉, 고 저항의 캐소드 전극을 갖는 경우 패널 내부에 휘도 불균일이 심화되고, 특히 대면적 유기전계 발광 표시장치에 있어서 패널 중심부와 외곽부 간의 전압 강하(IR drop)가 발생됨에 의해 고정세 구현시 화소당 고휘도 발광을 위한 전류 주입에도 한계가 있다.
본 발명은 각 화소와 화소 사이 간격에 위치한 캐소드 전극 상에 전도성 잉크 물질이 도포됨으로써, 캐소드 전극의 저항을 낮추도록 하는 유기전계 발광 표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 유기전계 발광 표시장치는, 기판 상에 형성된 화소 정의막과; 상기 화소 정의막의 비발광 영역에 위치한 오목부와; 상기 화소 정의막의 오목부를 포함하는 상기 기판 상에 형성된 전극과; 상기 오목부 내에 형성된 전극 상에 형성된 전도성 잉크를 포함함을 특징으로 한다.
이 때, 상기 비발광 영역은 화소의 박막트랜지스터 영역과 상기 화소에 인접 배열된 데이터 라인 사이의 영역이며, 상기 오목부는 상기 화소정의막 하부에 위치한 평탄화막을 더 개구하여 형성됨을 특징으로 한다.
또한, 상기 전극은 캐소드 전극으로서 반투과 도전막으로 형성되고, 상기 전도성 잉크는 저저항의 고전도성 물질로 구현됨을 특징으로 한다.
또한, 본 발명의 실시예에 의한 유기전계 발광 표시장치의 제조방법은, 기판 상에 화소 정의막이 형성되는 단계와; 상기 화소 정의막의 비발광 영역에 오목부가 형성되는 단계와; 상기 화소 정의막의 오목부를 포함하는 상기 기판 상에 전극이 형성되는 단계와; 상기 오목부 내에 형성된 전극 상에 전도성 잉크가 형성되는 단 계가 포함됨을 특징으로 한다.
이 때, 상기 비발광 영역은 화소의 박막트랜지스터 영역과 상기 화소에 인접 배열된 데이터 라인 사이의 영역이고, 상기 오목부는 상기 화소 정의막 하부에 위치한 평탄화막을 더 개구하여 형성됨을 특징으로 한다.
또한, 상기 제 2전극은 캐소드 전극으로서 반투과 도전막으로 형성되고, 상기 전도성 잉크는 잉크젯 프린트법을 통해 형성되며, 상기 잉크젯 프린트법을 구현함에 있어 사용되는 용매는 비등점(boiling point)이 100℃ 미만의 물질이고, 상기 용매는 알코올, 에테르, 석츄에 에테르, 벤젠, 아세느산에틸, 클로로포름 중 적어도 한 물질임을 특징으로 한다.
또한, 본 발명의 실시예에 의한 표시장치는, 다수의 발광 영역들과; 상기 다수의 발광 영역들 중 인접한 발광 영역들 사이에 위치하는 다수의 비발광 영역들과; 상기 발광 영역들 및 비발광 영역들 상에 형성되며, 상기 비발광 영역들 중에 형성된 적어도 하나의 오목한 형상의 영역을 포함하는 캐소드 전극과; 상기 오목한 형상의 영역 내에 형성되는 전도성 잉크를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 화소 정의막은, 상기 오목한 형상의 영역에 대응되는 오목부를 포함하며, 상기 오목부 영역의 내측 벽에 상기 캐소드 전극의 일부가 위치된다.
또한, 상기 화소 정의막 하부에 평탄화막이 더 형성되고, 상기 오목부는 상기 화소 정의막 하부에 위치한 평탄화막을 더 개구하여 형성될 수 있다.
삭제
이와 같은 본 발명에 의하면, 각 화소와 화소 사이 간격에 위치한 캐소드 전극 상에 전도성 잉크 물질이 도포되어 캐소드 전극의 저항을 낮춤으로써, 상기 캐소드 전극의 전압 강하(IR drop) 문제를 극복하여, 이에 따라 고정세 유기전계 발광 표시장치의 전류밀도 증가에 따른 휘도 개선이 가능하며, 상기 IR drop 감소에 따른 발열량 감소로 인해 EL 소자 수명 증가 및 기구 안정성이 향상되는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 2a 및 도 2b는 본 발명의 실시예에 의한 유기전계 발광 표시장치의 단면도이다.
단, 도 2a 및 도 2b는 유기전계 발광 표시장치 중 스토리지 캐패시터 영역 및 박막트랜지스터 영역을 포함하는 화소 영역 및 상기 화소 영역에 인접하여 배열된 데이터 라인 영역에 대한 단면도이다.
본 발명의 실시예의 경우 고 저항의 캐소드 전극의 저항을 낮추기 위해 상기 박막트랜지스터 영역과 데이터 라인 영역 사이에 전도성 잉크 형성 영역이 더 구비되며, 상기 전도성 잉크 형성 영역은 오목한 형상으로 구현되어 상기 영역에 형성된 캐소드 전극(255) 상부에 저저항 특성의 전도성 잉크(260)가 잉크젯 프린트법으 로 형성됨을 특징으로 한다.
즉, 상기 전도성 잉크 형성 영역은 비 발광 영역으로서 각 화소와 화소 사이에 구비되는 것으로, 상기 영역에 형성된 화소정의막(PDL)(245) 및/또는 평탄화층(235)이 식각되어 오목한 형상(concave shape)으로 구현된다.
이에 상기 오목한 형상 내에 캐소드 전극(255)이 형성되면, 상기 오목한 형상은 추후 전도성 잉크(260)가 도포되는 가이드 라인으로서의 역할을 하게 되며, 상기 영역에 저저항 특성의 전도성 잉크(260)가 도포됨으로써 캐소드 전극(255)의 저항이 감소되는 것이다.
도 2a를 참조하면, 먼저 기판(200) 상에 버퍼층(205)이 형성되어 있다. 이 때, 상기 기판(200)은 유리, 플라스틱, 석영, 실리콘 또는 금속 기판일 수 있으며, 상기 버퍼층(205)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx), 실리콘 산질화막(SiO2Nx) 또는 이들의 다중층일 수 있다.
상기 버퍼층(205) 상에 반도체층(208) 패턴이 형성되며, 이는 도 2a에 도시된 바와 같이 박막 트랜지스터 영역에 형성된다.. 상기 반도체층(208)은 비정질 실리콘막(a-Si) 또는 비정질 실리콘막을 결정화한 다결정 실리콘막(poly-Si)일 수 있다. 바람직하게는 상기 반도체층(208)은 높은 전하 이동도를 갖는 다결정 실리콘막이다.
또한, 상기 반도체층(208)이 포함된 기판 전면에는 게이트 절연막(210)을 형성한다. 상기 게이트 절연막(210)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx), 실리콘 산질화막(SiO2Nx) 또는 이들의 다중층일 수 있다.
상기 게이트 절연막(210) 상의 스토리지 커패시터 영역에는 스토리지 커패시터(Cst)의 제 1 전극(212)을 형성하고, 박막 트랜지스터 영역에는 상기 반도체층(208)과 중첩하는 게이트 전극(214)을 형성한다. 이때, 상기 제 1 전극(212)과 게이트 전극(214)을 형성함과 동시에 스캔라인들(미도시)을 형성할 수 있다.
이어서, 상기 게이트 전극(214)을 마스크로 하여 박막 트랜지스터 영역의 상기 반도체층(208)에 도전성 불순물(n+ 이온 또는 p+이온)을 주입하여 상기 반도체층(208) 상의 게이트 전극(214)과 중첩되지 않는 영역에 소오스/드레인 영역(208a/208b)을 형성한다. 이때, 상기 소오스/드레인 영역(208a/208b) 사이에 채널영역(208c)이 정의된다.
또한, 상기 제 1 전극(212) 및 게이트 전극(214) 상의 기판 전면에 층간 절연막(220)을 형성하며, 상기 층간 절연막(220) 및 상기 게이트절연막(210) 내에 반도체층(208)을 노출시키는 콘택홀을 형성한다.
상기 콘택홀이 형성된 기판 상에 도전막을 적층한 후, 이를 패터닝하여 박막 트랜지스터 영역에 소오스/드레인 전극(221/223)을 형성하고, 데이터라인 영역에 데이터라인(225)을 형성하며, 스토리지 커패시터 영역에는 상기 제 1전극(212)과 중첩되는 영역에 제 2 전극(229)을 형성한다.
여기서, 박막 트랜지스터 영역의 상기 반도체층(208), 게이트 절연막(210), 게이트 전극(214), 소오스 전극(221) 및 드레인 전극(223)은 박막 트랜지스터를 형성한다. 상기 박막 트랜지스터는 일반적으로 화소 내에서 구동전류를 생성하는 구동 트랜지스터(도 1의 M2) 또는 EL소자로 생성된 구동전류를 공급하기 위한 발광 제어 트랜지스터일 수 있다.
그리고, 상기 스토리지 커패시터 영역의 상기 제 1 전극(212), 층간 절연막(220) 및 제 2 전극(229)의 적층구조는 스토리지 커패시터(Cst)를 형성된다.
이후, 상기 도전막으로 패터닝된 소스, 드레인 전극 및 데이터 라인, 제 2전극(221, 223, 225, 229)을 포함한 기판 전면 상에 패시베이션막(230)을 형성한다. 상기 패시베이션막(230)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 다중층으로 형성할 수 있다. 바람직하게는 상기 패시베이션막(230)은 기체 및 수분을 효과적으로 차단하여 하부의 박막트랜지스터를 보호할 수 있고, 수소를 풍부하게 함유하여 상기 다결정 실리콘막의 결정립 경계(grain boundary)에 존재하는 불완전 결합을 보호할 수 있는 실리콘 질화막(SiNx)이다.
그 다음, 상기 패시베이션막(230)내에 상기 박막 트랜지스터의 드레인 전극(223)을 노출시키는 제 1 비아홀(232)을 형성하며, 상기 패시베이션막(230) 상에 하부 단차를 완화할 수 있는 유기막으로 이루어진 평탄화막(235)을 형성한다. 상기 평탄화막(235)은 BCB(benzocyclobutene)막, 폴리이미드막 또는 폴리아크릴막일 수 있다. 상기 평탄화막(235)상의 박막 트랜지스터 영역 내에 박막 트랜지스터의 드레인 전극(223)을 노출시키는 제 2비아홀(237)을 형성한다.
상기 제 2비아홀(237)이 형성된 상기 평탄화막(235) 상부 영역 중 상기 스토리지 커패시터 영역과 박막 트랜지스터 영역에 대해 제 1전극(240)을 형성한다. 상기 제 1전극(240)은 상기 박막 트랜지스터 영역의 제 2비아홀(237) 내에 노출된 드레인 전극(223)에 접속된다.
한편, 도 2a에 도시된 화소의 경우 전면발광이기 때문에 상기 제 1전극(240)은 애노드 전극으로서의 역할을 수행하며, 광반사 도전막을 사용하여 형성할 수 있다. 상기 광반사 도전막은 일함수가 높은 Ag, Al, Ni, Pt, Pd 또는 이들의 합금막이거나, 일함수가 낮은 Mg, Ca, Al, Ag, Ba 또는 이들의 합금막일 수 있다. 이와는 달리, 상기 제 1전극(240)을 형성하기 전에 상기 제 1전극(240) 하부에 반사막 패턴(242)을 더 형성하고, 상기 제 1전극(240)은 광투과 도전막을 사용하여 형성할 수 있다. 상기 광투과 도전막은 ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막일 수 있다. 상기 반사막 패턴(242)은 60% 이상의 반사율을 갖는 것이 바람직하며, 나아가, 상기 반사막 패턴(242)은 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금 또는 이들의 합금막일 수 있다. 이러한 반사막 패턴(242)은 상기 비아홀(237)로부터 소정 간격 이격되도록 형성할 수 있다.
또한, 상기 제 1전극(240)은 ITO막 또는 IZO막으로 구현될 수도 있고, 빛을 투과시킬 수 있을 정도의 얇은 두께를 갖는 Mg, Ca, Al, Ag, Ba 또는 이들의 합금막으로 구현될 수도 있다.
다음, 상기 제 1전극(240)상의 기판 전면에 화소정의막(Pixel Defining Layer: PDL, 245)을 형성한다. 상기 화소정의막(245)은 BCB(benzocyclobutene), 아크릴계 포토레지스트, 페놀계 포토레지스트 또는 이미드계 포토레지스트를 사용하여 형성할 수 있다.
상기 화소정의막(245) 내에 에칭 등의 방법을 이용하여 상기 제 1전극(240)의 적어도 일부영역(발광영역)을 노출시키는 개구부(247) 및 전도성 잉크 형성 영 역을 구현하기 위하여 에칭 등의 방법을 통해 상기 박막트랜지스터 영역 및 데이터 라인 영역 사이(비발광 영역의 일부)의 화소정의막(245)을 개구하는 오목부(recess)(249)를 형성한다.
상기 오목부(249)가 형성된 영역은 추후 언급되는 전도성 잉크가 형성되는 영역이 된다. 또한, 도 2b에 도시된 바와 같이 오목부(249')는 보다 깊은 오목 형상의 골을 형성하기 위해 상기 화소정의막(245) 외에 상기 평탄화막(235)을 더 노출시키도록 형성될 수도 있다.
즉, 상기 오목부(249, 249')는 추후 전도성 잉크(260)가 도포되는 가이드 라인으로서의 역할을 하게 되며, 상기 영역에 저저항 특성의 전도성 잉크(260)가 도포됨으로써 캐소드 전극의 저항이 감소되는 것이다.
상기 개구부(247)내에 노출된 제 1전극(240) 상에는 유기발광층(250)이 형성된다. 상기 유기발광층(250)은 진공증착법, 잉크젯 프린트법 또는 레이저 열전사법을 사용하여 형성될 수 있다. 나아가, 상기 유기발광층(250)의 상부 또는 하부에 정공주입층, 정공수송층, 정공억제층, 전자수송층 또는 전자주입층이 형성될 수 있다.
이어서, 상기 유기발광층(250)과 상기 화소정의막(245) 상을 포함한 기판 전면에 제 2전극(255)이 형성된다. 상기 제 2전극(255)은 캐소드 전극으로서의 역할을 수행하며, 반투과 도전막으로 형성하는 것이 바람직하다. 상기 반투과 도전막은 ITO막 또는 IZO막이거나, 빛을 투과시킬 수 있을 정도의 얇은 두께를 갖는 Mg, Ca, Al, Ag, Ba 또는 이들의 합금막일 수 있다.
이러한 상기 제 2전극(255)은 기판 전면에 형성되므로, 상기 오목부(249, 249')에 대해서도 형성된다.
전면 발광 방식의 경우 낮은 일 함수(work function) 및 반투과 특성을 만족하는 제 2전극(255)(캐소드 전극)이 필요하며, 이에 따라 상기 반투과 구현을 위하여 상기 캐소드 전극(255)은 얇게 형성되어야 하는데, 이 경우 상기 캐소드 전극은 높은 저항을 갖게 되는 단점이 있다.
본 발명의 실시예는 이를 극복하기 위해 상기 박막트랜지스터 영역과 데이터 라인 영역 사이 즉, 각 화소 사이의 비발광 영역에 오목한 형상으로 구현되는 전도성 잉크 형성 영역이 더 구비되며, 상기 영역에 형성된 캐소드 전극(255) 상부에 저저항 특성의 전도성 잉크(260)가 잉크젯 프린트법으로 형성됨으로써, 캐소드 전극(255)의 저항을 낮출 수 있게 되는 것이다.
도 2a 및 도 2b에 도시된 실시예의 경우에는 상기 전도성 잉크 형성 영역이 박막트랜지스터 영역과 데이터 라인 영역 사이에 형성되는 것으로 도시되어 있으나, 이는 하나의 실시예에 불과하며, 각 화소 사이의 비발광 영역에 형성되는 것으로 상기 데이터 라인 영역과 일부 또는 전부 중첩되도록 형성될 수도 있다.
도 3a 내지 도 3d는 본 발명의 실시예에 의한 유기전계 발광 표시장치의 제조 공정을 나타내는 단면도이다.
단, 본 발명의 특징은 앞서 언급한 바와 같이 각 화소 사이의 비발광영역에 형성되는 전도성 잉크 형성영역에 있으므로, 설명의 편의 상 도 3에서는 상기 전도성 잉크 형성 영역에서의 제조 공정만을 설명하도록 한다.
먼저 도 3a에 도시된 바와 같이 버퍼층(305)이 형성된 제 1기판(300) 상에 게이트 절연막(310), 층간 절연막(320), 패시베이션막(330), 평탄화막(335), 화소정의막(345)가 순차적으로 형성된다.
상기 평탄화막(335)은 BCB(benzocyclobutene)막, 폴리이미드막 또는 폴리아크릴막으로 구현될 수 있으며, 상기 화소정의막(345)은 BCB(benzocyclobutene), 아크릴계 포토레지스트, 페놀계 포토레지스트 또는 이미드계 포토레지스트를 사용하여 형성할 수 있다.
다음으로 도 3b를 참조하면, 상기 화소정의막(345)에 대한 식각 공정이 수행되어 상기 화소정의막(345)의 일부 영역에 오목부(349)가 형성된다.
상기 오목부(349)가 형성된 영역은 추후 언급되는 전도성 잉크가 형성되는 영역이 되며, 이 때, 상기 오목부(349)는 앞서 도 2b에 도시된 바와 같이 보다 깊은 오목 형상의 골을 형성하기 위해 상기 화소정의막(345) 외에 상기 평탄화막(335) 을 더 노출시키도록 형성될 수도 있다.
즉, 상기 오목부(349)는 추후 전도성 잉크(260)가 도포되는 가이드 라인으로서의 역할을 하게 되며, 상기 영역에 저저항 특성의 전도성 잉크(360)가 도포됨으로써 캐소드 전극의 저항이 감소되는 것이다.
이후 도 3c에 도시된 바와 같이 상기 오목부(249)를 포함한 기판(200) 전면에 캐소드 전극으로서의 제 2전극(355)가 형성된다.
전면 발광 방식의 경우 낮은 일 함수(work function) 및 반투과 특성을 만족하는 제 2전극(355)이 필요하며, 이에 따라 상기 반투과 구현을 위하여 상기 캐소 드 전극(355)은 얇게 형성되어야 하는데, 이 경우 상기 캐소드 전극은 높은 저항을 갖게 되는 단점이 있다.
이를 극복하기 위해 본 발명의 실시예는 도 3d에 도시된 바와 같이, 상기 오목부(349)에 의해 오목 형상의 골이 형성된 영역의 캐소드 전극(355) 상부에 저저항 특성의 전도성 잉크(360)가 잉크젯 프린트법으로 형성됨을 특징으로 하며, 이를 통해 캐소드 전극(355)의 저항을 낮출 수 있게 된다.
이 때, 상기 전도성 잉크(360)는 Ag, 카본나노튜브 등의 고전도성 물질을 함유하여 도포되어야 하며, 사용되는 용매는 비등점(boiling point)이 100℃ 미만의 물질로서 제한된다. 이는 전도성 잉크의 도포 후 저온 소성을 거쳐 배선을 형성하기 위함으로, 물을 제외한 알코올, 에테르, 석츄에 에테르, 벤젠, 아세느산에틸, 클로로포름 등이 용매로 적용될 수 있다.
도 4a 내지 도 4d는 본 발명의 실시예에 의한 유기전계 발광 표시장치의 평면도로서, 전도성 잉크 형성영역의 다양한 실시예를 나타낸다. 즉, 도 4a 내지 도 4d에 도시된 각각의 실시예에서는, 제 2전극(캐소드 전극)의 저항을 낮추기 위해 오목부 내에 형성된 전도성 잉크의 형성 위치를 설명한다.
먼저 도 4a에 도시된 실시예는 전도성 잉크 형성영역이 다수의 화소에 각각인접하여 연속적인(continuous) 형태로 구현된다. 이는 도시된 바와 같이 상기 전도성 잉크 형성영역이 수직으로 디스플레이 영역을 가로지르는 형태로서, 도 2a 및 도 2b에 도시된 실시예에 대응되는 것으로 데이터 라인 영역과 화소 영역 사이에 형성되고, 상기 데이터 라인 영역에는 중첩되지 않는다.
도 4b는 도 4a의 실시예와 비교할 때 상기 전도성 잉크 형성영역이 상기 데이터 라인 영역에 일부 중첩되는 형태로 구현되는 점이 상이하다. 즉, 상기 전도성 잉크 형성영역은 다수의 화소에 각각 인접하여 연속적인 형태로 구현되고, 데이터 라인 영역과 일부 중첩된다.
단, 이는 하나의 실시예로서 당업자는 이로부터 다양한 실시예들을 유추할 수 있다. 일 예로 상기 전도성 잉크 형성영역은 상기 데이터 라인 영역과 완전히 중첩되도록 형성될 수도 있으며, 수직이 아닌 수평 또는 다른 방향으로 연장되어 형성될 수도 있는 것이다.
도 4c는 전도성 잉크 형성영역이 연속적인 형태가 아닌 짧은 세그먼트(short segment) 형태로 각 화소의 길이 방향으로 다수 배치되는 형태로 구현된다. 도 4c의 실시예의 경우에는 상기 전도성 잉크 형성영역이 데이터 라인과 스캔 라인의 교차지점에 인접하여 형성되는 것으로, 상기 데이터 라인 영역에는 중첩되지 않도록 형성된다.
도 4d는 도 4c의 실시예와 비교할 때 상기 전도성 잉크 형성영역이 상기 데이터 라인 영역에 일부 중첩되는 형태로 구현되는 점이 상이하다. 즉, 상기 전도성 잉크 형성영역이 연속적인 형태가 아닌 짧은 세그먼트(short segment) 형태로 각 화소의 길이 방향으로 다수 배치되는 형태로 구현되고, 데이터 라인 영역과 일부 중첩된다.
단, 이는 하나의 실시예로서 당업자는 이로부터 다양한 실시예들을 유추할 수 있다. 일 예로 상기 전도성 잉크 형성영역은 상기 데이터 라인 영역과 완전히 중첩되도록 형성될 수도 있으며, 비발광 영역 상의 어느 영역에 형성될 수도 있는 것이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
도 1은 유기전계 발광 표시장치의 일반적인 화소의 구조를 나타내는 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 의한 유기전계 발광 표시장치의 단면도이다.
도 3a 내지 도 3d는 본 발명의 실시예에 의한 유기전계 발광 표시장치의 제조 공정을 나타내는 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 의한 유기전계 발광 표시장치의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
200: 기판 210: 게이트 절연막
220: 층간 절연막 230: 패시베이션막
235: 평탄화막 245: 화소정의막
247: 개구부 249, 249': 오목부
255: 제 2전극(캐소드 전극) 260: 전도성 잉크

Claims (15)

  1. 기판 상에 형성된 화소 정의막과;
    상기 화소 정의막에 위치한 오목부와;
    상기 화소 정의막의 오목부를 포함하는 상기 기판 상에 형성된 전극과;
    상기 오목부 내에 위치한 전극 상에 형성되는 전도성 잉크가 포함되며,
    상기 전도성 잉크는 상기 오목부 내에 위치한 전극보다 저항이 낮은 전도성 물질을 함유하여 형성됨을 특징으로 하는 유기전계발광 표시장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 오목부는 상기 화소정의막 하부에 위치한 평탄화막을 더 개구하여 형성됨을 특징으로 하는 유기전계 발광 표시장치.
  4. 제 1항에 있어서,
    상기 전극은 캐소드 전극으로서 반투과 도전막으로 형성됨을 특징으로 하는 유기전계 발광 표시장치.
  5. 제 1항에 있어서,
    상기 오목부 내에 위치한 전극보다 저항이 낮은 전도성 물질은 Ag 또는 카본나노튜브이고, 상기 전도성 잉크에 사용되는 용매는 비등점(boiling point)이 100℃ 미만의 물질임을 특징으로 하는 유기전계 발광 표시장치.
  6. 기판 상에 화소 정의막이 형성되는 단계와;
    상기 화소 정의막에 오목부가 형성되는 단계와;
    상기 화소 정의막의 오목부를 포함하는 상기 기판 상에 전극이 형성되는 단계와;
    상기 오목부 내에 형성된 전극 상에 전도성 잉크가 형성되는 단계가 포함되며,
    상기 전도성 잉크는 상기 오목부 내에 위치한 전극보다 저항이 낮은 전도성 물질을 함유하여 형성됨을 특징으로 하는 유기전계 발광 표시장치의 제조방법.
  7. 삭제
  8. 제 6항에 있어서,
    상기 오목부는 상기 화소 정의막 하부에 위치한 평탄화막을 더 개구하여 형성됨을 특징으로 하는 유기전계 발광 표시장치의 제조방법.
  9. 제 6항에 있어서,
    상기 전극은 캐소드 전극으로서 반투과 도전막으로 형성됨을 특징으로 하는 유기전계 발광 표시장치의 제조방법.
  10. 제 6항에 있어서,
    상기 전도성 잉크는 잉크젯 프린트법을 통해 형성됨을 특징으로 하는 유기전계 발광 표시장치의 제조방법.
  11. 제 10항에 있어서,
    상기 잉크젯 프린트법을 구현함에 있어 사용되는 용매는 비등점(boiling point)이 100℃ 미만의 물질임을 특징으로 하는 유기전계 발광 표시장치의 제조방법.
  12. 제 11항에 있어서,
    상기 용매는 알코올, 에테르, 석츄에 에테르, 벤젠, 아세느산에틸, 클로로포름 중 적어도 한 물질임을 특징으로 하는 유기전계 발광 표시장치의 제조방법.
  13. 다수의 발광 영역들과;
    상기 다수의 발광 영역들 중 인접한 발광 영역들 사이에 위치하는 다수의 비발광 영역들과;
    상기 발광 영역들 및 비발광 영역들 상에 형성되며, 상기 비발광 영역들 중에 형성된 오목한 형상의 영역을 포함하는 캐소드 전극과;
    상기 오목한 형상의 영역 내에 형성되는 전도성 잉크가 포함되며,
    상기 전도성 잉크는 상기 오목한 형상의 영역 내에 위치한 전극보다 저항이 낮은 전도성 물질을 함유하여 형성됨을 특징으로 하는 유기전계발광 표시장치.
  14. 제 13항에 있어서,
    상기 캐소드 전극 하부에 화소 정의막이 더 형성되고,
    상기 화소 정의막은, 상기 오목한 형상의 영역에 대응되는 오목부를 포함하며, 상기 오목부 영역의 내측 벽에 상기 캐소드 전극의 일부가 위치됨을 특징으로 하는 표시장치.
  15. 제 14항에 있어서,
    상기 화소 정의막 하부에 평탄화막이 더 형성되고,
    상기 오목부는 상기 화소 정의막 하부에 위치한 평탄화막을 더 개구하여 형성됨을 특징으로 하는 유기전계 발광 표시장치.
KR1020090022655A 2008-07-08 2009-03-17 유기전계 발광 표시장치 및 그 제조방법 KR101152440B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US7902308P 2008-07-08 2008-07-08
US61/079,023 2008-07-08
US12/401,465 2009-03-10
US12/401,465 US8183763B2 (en) 2008-07-08 2009-03-10 Organic light emitting display and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20100006107A KR20100006107A (ko) 2010-01-18
KR101152440B1 true KR101152440B1 (ko) 2012-06-01

Family

ID=41128248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022655A KR101152440B1 (ko) 2008-07-08 2009-03-17 유기전계 발광 표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US8183763B2 (ko)
EP (1) EP2144291B1 (ko)
KR (1) KR101152440B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076262B1 (ko) * 2009-11-05 2011-10-27 한국과학기술원 무반사 유기 발광 다이오드 소자
KR101156434B1 (ko) * 2010-01-05 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097337B1 (ko) * 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US9166188B1 (en) * 2014-06-10 2015-10-20 Arolltech Co., Ltd. Organic light emitting diode device
KR102201827B1 (ko) * 2014-09-16 2021-01-13 엘지디스플레이 주식회사 유기발광표시장치, 유기발광표시패널 및 그 제조방법
KR102202795B1 (ko) * 2014-11-28 2021-01-15 엘지디스플레이 주식회사 유기 발광 표시장치
WO2016098651A1 (ja) * 2014-12-16 2016-06-23 シャープ株式会社 半導体装置、その製造方法、および半導体装置を備えた表示装置
CN104576708B (zh) * 2015-01-28 2017-05-03 深圳市华星光电技术有限公司 Oled像素结构
CN105118836B (zh) * 2015-07-29 2019-04-05 京东方科技集团股份有限公司 具有导电平坦层的阵列基板及其制备方法
KR102618594B1 (ko) * 2016-08-29 2023-12-28 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
CN108091673B (zh) * 2017-12-12 2021-05-18 京东方科技集团股份有限公司 像素结构及其制造方法、显示装置
CN108539043B (zh) 2018-04-12 2020-07-17 京东方科技集团股份有限公司 一种oled显示面板及其制造方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039509A (ja) 2004-06-23 2006-02-09 Sharp Corp アクティブマトリクス基板およびその製造方法、並びに電子装置
KR100683406B1 (ko) 2006-02-20 2007-02-22 삼성전자주식회사 표시장치와 그 제조방법
JP2007108469A (ja) * 2005-10-14 2007-04-26 Seiko Epson Corp 有機el装置の製造方法、有機el装置及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100341629C (zh) * 2002-05-21 2007-10-10 艾考斯公司 使碳纳米管涂层形成图案的方法和碳纳米管布线
JP4425531B2 (ja) 2002-08-21 2010-03-03 富士通株式会社 有機el装置及びその製造方法
JP2004207142A (ja) 2002-12-26 2004-07-22 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
US7274038B2 (en) 2003-06-30 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
EP1505666B1 (en) 2003-08-05 2018-04-04 LG Display Co., Ltd. Top-emission active matrix organic electroluminescent display device and method for fabricating the same
KR100707210B1 (ko) * 2006-02-03 2007-04-13 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
CN102881713B (zh) 2006-06-19 2016-05-25 株式会社日本有机雷特显示器 发光显示装置及其制造方法
JP5409369B2 (ja) * 2006-10-12 2014-02-05 カンブリオス テクノロジーズ コーポレイション ナノワイヤベースの透明導電体およびその適用
KR100793859B1 (ko) 2007-01-16 2008-01-10 한국기계연구원 종이 el발광소자 및 그 제조방법
JP5212032B2 (ja) * 2008-02-26 2013-06-19 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039509A (ja) 2004-06-23 2006-02-09 Sharp Corp アクティブマトリクス基板およびその製造方法、並びに電子装置
JP2007108469A (ja) * 2005-10-14 2007-04-26 Seiko Epson Corp 有機el装置の製造方法、有機el装置及び電子機器
KR100683406B1 (ko) 2006-02-20 2007-02-22 삼성전자주식회사 표시장치와 그 제조방법

Also Published As

Publication number Publication date
US20100231124A1 (en) 2010-09-16
EP2144291B1 (en) 2019-11-27
US8183763B2 (en) 2012-05-22
EP2144291A1 (en) 2010-01-13
KR20100006107A (ko) 2010-01-18

Similar Documents

Publication Publication Date Title
KR101152440B1 (ko) 유기전계 발광 표시장치 및 그 제조방법
KR101415794B1 (ko) 유기전계 발광 표시장치 및 그 제조방법
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
CN104600090B (zh) 有机发光二极管显示器
US7456566B2 (en) Top-emission type organic electroluminescence display device and method for fabricating the same
JP4490885B2 (ja) エレクトロルミネセンス表示装置及びその製造方法
US7741640B2 (en) Top-emission organic light-emitting display device
KR101525804B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20050179374A1 (en) Organic electro-luminescent display device and method of manufacturing the same
KR102280959B1 (ko) 표시장치 및 그 제조 방법
US20150014658A1 (en) Organic light emitting diode display and method for manufacturing the same
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
CN101656263A (zh) 有机发光显示器、制造有机发光显示器的方法及显示设备
KR102595445B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2007264631A (ja) 有機エレクトロルミネセンス素子およびその製造方法
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20080059804A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101808528B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060057945A (ko) 유기전계 발광소자 및 그 제조 방법
JP2010287634A (ja) トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法
JP2010225780A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8