JP2008256854A - 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 - Google Patents

Abstract

【課題】ＴＦＴアレイ基板において、各配線間のクロストークを低減する。
【解決手段】ＴＦＴアレイ基板は、透明基板上に配置され、ゲート電極４ａが分岐して延在するゲート配線１と、下部絶縁膜を介してゲート電極４ａの上方を覆う半導体層３と、半導体層３を介してゲート電極４ａの上側にそれぞれ一部が重なりかつゲート配線１とは交差しないようにそれぞれ別個に配置されたソース／ドレイン電極４ｂ，４ｃと、ソース／ドレイン電極４ｂ，４ｃを覆う上部絶縁膜と、この上部絶縁膜の上側においてゲート配線１と交差する方向に配置され、ソース電極４ｂに接続された上部ソース配線８と、ドレイン電極４ｃに電気的に接続された透明な画素電極１１とを備え、少なくともゲート配線１と上部ソース配線８とが交差する交差部２１では、ゲート配線１と上部ソース配線８との間に上記上部絶縁膜が配置されている。
【選択図】図１

Description

本発明は、薄膜トランジスタアレイ基板、その製造方法および液晶表示装置に関するものである。

ＴＦＴ（Thin Film Transistor）型液晶表示装置は、薄膜トランジスタアレイ基板（以下「ＴＦＴアレイ基板」ともいう。）とカラーフィルタ基板（以下「ＣＦ基板」ともいう。）との間に液晶が封入された構造となっている。ＴＦＴ型液晶表示装置は、ＴＦＴアレイ基板側の各画素領域の画素電極とＣＦ基板側の共通電極との間に印加される電界強度を制御することにより、各画素領域における液晶の配向状態を変えることによって光の透過率を変化させて画像を表示している。

このような従来技術に基づく液晶表示装置においては、ＴＦＴアレイ基板に、画像信号を供給するためのソース配線と、ゲート信号を伝達するためのゲート配線とが格子状に配置されている。ソース配線とゲート配線との交差部近傍には薄膜トランジスタ（以下、「ＴＦＴ」という。）が配置されて、各画素領域に区画形成されている。一方、ＣＦ基板には、共通電極が形成され、各画素領域に対応してカラーフィルタ層（以下、「ＣＦ層」という。）が形成されている。各画素領域を区画するようにブラックマトリックス層（以下、「ＢＭ層」という。）が形成されている。また、ＴＦＴは、ソース配線に接続されたソース電極、ゲート配線に接続されたゲート電極、および画素電極に接続されたドレイン電極を有している。

このような液晶表示装置のＴＦＴアレイ基板の部分平面図を図５５に示す。このＴＦＴアレイ基板は、格子状に配置されたゲート配線１およびソース配線１８を備えている。ゲート配線１とソース配線１８とに囲まれることによって各画素領域が区画されている。各画素領域に１枚ずつの画素電極１１が形成されている。各画素電極１１を個別かつ選択的に制御するためにゲート配線１とソース配線１８との交差部近傍にはＴＦＴ４が設けられている。図５５におけるＬＶＩ−ＬＶＩ線、ＬＶＩＩ−ＬＶＩＩ線に関する矢視断面図を図５６、図５７にそれぞれ示す。

図５５、図５６に示すように、ＴＦＴ４は、アモルファスシリコン（ａ−Ｓｉ）からなる半導体層３を備えている。図５６に示されるように、半導体層３は２層からなる。さらに、ゲート配線１、ソース配線１８にそれぞれ電気的に接続されたゲート電極４ａ、ソース電極４ｂを備えている。さらに、画素電極１１に電気的に接続されたドレイン電極４ｃを備えている。

さらに、図５５、図５７に示すように、各画素領域を横切るように補助容量共通配線１２が配置されており、補助容量電極１０が補助容量共通配線１２との間で画素電圧保持用の補助容量を形成するように配置されている。ドレイン電極４ｃはドレイン配線１９を介して補助容量電極１０と電気的に接続されている。補助容量電極１０、ドレイン配線１９およびドレイン電極４ｃはソース配線１８と同一の層で連続的に形成されている。ドレイン配線１９はソース配線１８から離れるように配置されている。

図５５におけるＬＶＩＩＩ−ＬＶＩＩＩ線に関する矢視断面図を図５８に示す。配線同士の交差部２０においては、図５８に示すようにゲート配線１とソース配線１８とが近接しているため、容量結合により互いの配線間同士で影響を与えてしまうクロストークが発生し、その影響で画素電極１１への印加電圧の制御が正しく行なわれなくなり、光の透過率が所望の値から外れてしまう。

この問題に対して、たとえば特開平１０−１７１３６９号公報（特許文献１）では、配線同士の交差部におけるソース配線の幅を局所的に狭くすることが行なわれている。特許文献１では、このことによる容量低減の効果が線抵抗増加による悪影響より大きく、容量と抵抗との積である時定数が小さくなると記載されている。
特開平１０−１７１３６９号公報

しかしながら、特許文献１に記載の方法では、交差部における配線幅を小さくすることで、断線の発生による良品率低下の問題および抵抗の増加による信号の劣化の問題が生じる。また、抵抗を低く抑えるために交差部以外の部分における線幅を増加させると、画素の開口率を小さくしてしまうことになる。このため、液晶表示装置のＴＦＴアレイ基板においては、上述のような配線抵抗の増加や開口率の低下が無く、各配線間のクロストークを低減して表示品位の低下を防ぐことが求められている。

一般的に、交差部におけるクロストークの大きさは交差部での容量が小さいほど低減される。交差部における配線間の容量Ｃは、配線間に厚さｄ１，ｄ２，…，ｄｎ、誘電率ε１，ε２，…，εｎの膜が存在するとして、交差部の面積をＳとした場合、式（１）で表される。

Ｃ＝Ｓ／(ｄ１／ε１＋ｄ２／ε２＋・・・＋ｄｎ／εｎ) ‥‥‥‥‥‥（１）
このため、式（１）に従えば、配線間の絶縁膜を厚く、かつ誘電率を小さくし、さらには、交差部の面積を小さくすることにより、交差部の容量が小さくなり、クロストークが低減される。

しかしながら、配線間の絶縁膜を厚くすると上部配線と下部配線間の絶縁不良の危険性が高まる。また、配線間の絶縁膜の誘電率を下げるためにポーラス状の材質としたり、従来用いられている無機材料に比べて誘電率の低い有機高分子材料を用いたりすることが検討されているが、配線金属の拡散防止などの課題を解決する必要がある。

そこで、本発明では、上述のような配線抵抗の増加や接続不良の問題が無く、開口率を低下させることも無く、各配線間のクロストークを低減することができるＴＦＴアレイ基板、その製造方法および液晶表示装置を提供することを目的とする。

上記目的を達成するため、本発明に基づく薄膜トランジスタアレイ基板は、透明基板と、上記透明基板上に配置され、ゲート電極が分岐して延在するゲート配線と、上記ゲート配線を覆う下部絶縁膜と、上記下部絶縁膜を介して上記ゲート電極の上方を覆う半導体層と、上記半導体層を介して上記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ上記ゲート配線とは交差しないようにそれぞれ別個に配置されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆う上部絶縁膜と、上記上部絶縁膜の上側において上記ゲート配線と交差する方向に配置され、上記ソース電極に接続された上部ソース配線と、上記ドレイン電極に電気的に接続された透明な画素電極とを備え、少なくとも上記ゲート配線と上記上部ソース配線とが交差する交差部では、上記ゲート配線と上記上部ソース配線との間に上記上部絶縁膜が配置されている。

本発明によれば、ゲート配線と上部ソース配線との間に上部絶縁膜が配置されているので、従来技術の構成に比べて、交差部における容量を小さくすることができ、その結果、従来技術に比べてクロストークを抑制したＴＦＴアレイ基板とすることができる。

（実施の形態１）
（構成）
図１〜図４を参照して、本発明に基づく実施の形態１における薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）について説明する。このＴＦＴアレイ基板の１つの画素領域に注目した部分平面図を図１に示す。図１におけるＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に関する矢視断面図を図２、図３、図４にそれぞれ示す。

このＴＦＴアレイ基板１０１は、透明基板５０と、透明基板５０上に配置され、ゲート電極４ａが分岐して延在するゲート配線１と、ゲート配線１を覆う下部絶縁膜２と、下部絶縁膜２を介してゲート電極４ａの上方を覆う半導体層３と、半導体層３を介してゲート電極４ａの上側にそれぞれ少なくとも一部が重なりかつゲート配線１とは交差しないようにそれぞれ別個に配置されたソース電極４ｂおよびドレイン電極４ｃと、ソース電極４ｂおよびドレイン電極４ｃを覆う上部絶縁膜６と、上部絶縁膜６の上側において前記ゲート配線１と交差する方向に配置され、ソース電極４ｂに接続された上部ソース配線８と、ドレイン電極４ｃに電気的に接続された透明な画素電極１１とを備える。少なくともゲート配線１と上部ソース配線８とが交差する交差部２１では、図４に示すようにゲート配線１と上部ソース配線８との間に上部絶縁膜６が配置されている。

ゲート電極４ａは図１に示すようにゲート配線１から分岐して延在するものであるので、図２に示すように、ゲート電極４ａも下部絶縁膜２で覆われている。半導体膜３、ソース電極４ｂ、ドレイン電極４ｃは下部絶縁膜２の上側に接するように配置されている。ソース電極４ｂおよびドレイン電極４ｃを覆うように保護膜５が設けられている。上部絶縁膜６は保護膜５を介してソース電極４ｂおよびドレイン電極４ｃを覆うように配置されている。上部ソース配線８はコンタクトホール７を介してソース電極４ｂに接続されている。上部ソース配線８および上部絶縁膜６を上側から覆うようにオーバーコート膜９が形成されている。上部絶縁膜６がない領域すなわち上部絶縁膜６の開口部においては、保護膜５も開口しており、オーバーコート膜９は下部絶縁膜２を直接覆っている。したがって、オーバーコート膜９の上面は上部絶縁膜６の有無に起因して凹凸を有する。図２、図３に示すように、画素電極１１はオーバーコート膜９の凹凸をなぞるようにオーバーコート膜９の上側に形成されている。

（製造方法）
さらに、図５〜図１１を参照して、本実施の形態におけるＴＦＴアレイ基板の製造方法について説明する。

（ゲート配線をパターン形成する工程）
この製造方法では、まず、図５に示すように、透明基板５０上に、ゲート電極４ａが分岐して延在するゲート配線１をパターン形成する工程を行なう。この工程は透明基板５０としてのガラス基板の上にスパッタ法などによってアルミニウムなどの金属膜を成膜して、フォトリソグラフィを行なうことによって行なうことができる。図５の例では、ゲート配線１とは別個に平行に延在する補助容量共通配線１２も同時にパターン形成している。

（下部絶縁膜を形成する工程）
図６に示すように、ゲート配線１を覆うように下部絶縁膜２を形成する工程を行なう。下部絶縁膜２は窒化シリコンなどからなる膜であってよく、プラズマＣＶＤ法によって形成する。ここでは、下部絶縁膜２は、ゲート配線１を覆うように形成するものとして述べたが、図６の例では下部絶縁膜２はゲート配線１だけでなく補助容量共通配線１２も覆うように形成している。

（半導体層をパターン形成する工程）
図７に示すように、下部絶縁膜２上のうちゲート電極４ａの上方を覆う位置に半導体層３をパターン形成する工程を行なう。半導体層３はアモルファスシリコン層とｎ＋型アモルファスシリコン層との積層構造とする。半導体層３はプラズマＣＶＤ法によって形成し、フォトリソグラフィ法によってパターニングする。

（電極等形成工程）
図８に示すように、ゲート電極４ａの上側にそれぞれ少なくとも一部が重なりかつゲート配線１とは交差しないソース電極４ｂおよびドレイン電極４ｃを半導体層３上にそれぞれ別個に形成すると同時に、ドレイン電極４ｃと画素電極１１とを接続するためのドレイン配線１９を形成する電極等形成工程を行なう。ドレイン配線１９の先には補助容量電極１０も一体的につながっている。これらの配線や電極はアルミニウムなどの金属膜を成膜した後、フォトリソグラフィを行なうことによって形成する。ドレイン電極４ｃと画素電極１１との間の接続には、ドレイン配線１９だけでなく補助容量電極１０も寄与している。補助容量電極１０は下部絶縁膜２および半導体膜３を介して補助容量共通配線１２との間でドレイン電圧保持用の補助容量を構成するような位置に形成する。

（保護膜を形成する工程）
この上に全面を覆うように、窒化シリコン、酸化シリコンなどからなる保護膜５を形成する（図示せず）。すなわち、下部絶縁膜２、ソース電極４ｂ、ドレイン電極４ｃ、補助容量電極１０およびドレイン配線１９を一括して覆うように保護膜５を形成する。

（上部絶縁膜形成工程）
さらに、図９に示すように、ゲート配線１と上部ソース配線８の配置予定領域とが交差する交差部２１を覆い、かつ、ソース電極４ｂおよびドレイン電極４ｃを覆うように、上部絶縁膜６をパターン形成する上部絶縁膜形成工程を行なう。上部絶縁膜６は、一旦全面を覆うように形成した後に不所望部分を除去することによって形成される。このとき、ソース電極４ｂのうち、コンタクトホール７が接続する領域においては保護膜５、上部絶縁膜６を開口させる。この結果、コンタクトホール７の底面にはソース電極４ｂが露出する。保護膜５と上部絶縁膜６とを同一材料にしてもかまわないが、ＴＦＴ４を保護する保護膜としての機能、その後成膜されるソース配線とゲート配線との距離、膜厚および表面の平坦性などの関係を考慮すると、保護膜５と上部絶縁膜６とは互いに異なる材料を用いた方が好ましい。

（上部ソース配線形成工程）
図１０に示すように、上部絶縁膜６の上側において、ソース電極４ｂに接続された上部ソース配線８を、ゲート配線１と交差する方向に延在するようにパターン形成する上部ソース配線形成工程を行なう。上部ソース配線８はアルミニウムなどの金属膜により形成する。

（オーバーコート膜を形成する工程）
上部ソース配線８の上を覆うようにオーバーコート膜９を形成する工程を行なう（図示せず）。これは表面を平坦化するための工程であり、オーバーコート膜９の材料となる感光性樹脂を塗布することによって行なう。

（画素電極をパターン形成する工程）
この製造方法は、さらに図１１に示すようにオーバーコート膜９の上に補助容量電極１０に電気的に接続されるように透明な画素電極１１をパターン形成する工程を含む。この工程のためにはまず、オーバーコート膜９にコンタクトホール１４を形成する。コンタクトホール１４の底面には補助容量電極１０が露出する。その後、ＩＴＯ、ＩＺＯ、ＺｎＯなどからなる透明導電膜をスパッタ法により形成し、フォトリソグラフィ法などでパターニングすることによって、補助容量電極１０と電気的に接続された画素電極１１を形成する。

ここまでの各工程を行なうことによって、図１１に示す構造を得ることができる。図１１に示す構造は、図１に示した構造と同一である。すなわち、図１１にハッチングを付してわかりやすく示したものが図１である。

（作用・効果）
本実施の形態では、交差部２１の断面が図４に示したようになる。本実施の形態では、ゲート配線１と上部ソース配線８との間に上部絶縁膜６が配置されているので、従来技術の構成に比べて、交差部における容量は小さくなる。したがって、従来技術に比べてクロストークを抑制したＴＦＴアレイ基板とすることができる。保護膜５と上部絶縁膜６とは、同じ材料で形成しても異なる材料で形成してもよい。下部絶縁膜２、保護膜５、上部絶縁膜６の３層がいずれも同じ材料で同じ膜厚であるとすれば、交差部の容量は式（１）により、図５８に示した従来技術の例と比べて１／３となる。

（実施の形態２）
（構成）
図１２、図１３を参照して、本発明に基づく実施の形態２におけるＴＦＴアレイ基板について説明する。このＴＦＴアレイ基板１０２を図１２に示す。図１２におけるＸＩＩＩ−ＸＩＩＩ線に関する矢視断面図を図１３に示す。

このＴＦＴアレイ基板１０２は、基本的に実施の形態１で説明したＴＦＴアレイ基板１０１と同様であるが、下部ソース配線１５を備えるという点で異なる。ＴＦＴアレイ基板１０２における下部ソース配線１５は、ソース電極４ｂと電気的に接続され、上部ソース配線８より下側に配置されている。下部ソース配線１５はゲート配線１とは上下方向に重なり合わないように配置されており、ソース電極４ｂと上部ソース配線８との間でとりうる電気的接続ルートのうち少なくとも１つは下部ソース配線１５を経由している。上部ソース配線８と下部ソース配線１５との間の電気的接続は１以上の箇所でコンタクトホール７によって行なわれている。

（製造方法）
さらに、図１４を参照して、本実施の形態におけるＴＦＴアレイ基板の製造方法について説明する。この製造方法は、実施の形態１で説明したＴＦＴアレイ基板の製造方法と基本的に同様であるが、以下の点で異なる。すなわち、本実施の形態における製造方法では、実施の形態１で述べた電極等形成工程において、ソース電極４ｂ、ドレイン電極４ｃ、補助容量電極１０およびドレイン配線１９を形成するだけでなく、図１４に示すように、ゲート配線１とは上下方向に重なり合わないように配置され、ソース電極４ｂと電気的に接続される下部ソース配線１５も同時に形成する。

本実施の形態における製造方法では、保護膜５および上部絶縁膜６にコンタクトホール７を形成する際にコンタクトホール７の底面にはソース電極４ｂまたは下部ソース配線１５が露出するようにする。コンタクトホール７は１本の下部ソース配線１５に対して２以上の箇所に設けることが好ましい。下部ソース配線１５は全長にわたって等幅であってもよいが、図１４に示した例のように、コンタクトホール７を受ける部位において局所的に幅が広くなっていれば、接続が確実となるので好ましい。上部ソース配線形成工程においては、コンタクトホール７を通じてソース電極４ｂまたは下部ソース配線１５に接続するように上部ソース配線８を形成する。ソース電極４ｂと下部ソース配線１５とは同一レイヤー内で連続しているので、ソース電極４ｂと上部ソース配線８との間でとりうる電気的接続ルートのうち少なくとも１つは下部ソース配線１５を経由することとなる。ソース電極４ｂと下部ソース配線１５とは連続した一体物の導電層として形成することが好ましいが、一体物でない別々の層として形成した場合であっても、何らかの方法で独自に電気的に接続されていればよい。

ここで述べた以外の工程については、実施の形態１で説明したものと同じである。
（作用・効果）
本実施の形態では、実施の形態１と同様にクロストークを抑制するという効果を得ることができる。しかも実施の形態１の構成に比べて下部ソース配線１５を追加的に備えているので、上部ソース配線８とソース電極４ｂとの間の接続不良をより確実に防止することができる。接続不良をより確実に防止するためには、コンタクトホール７は１本の下部ソース配線１５に対して２以上の箇所に設けることが好ましい。

本実施の形態では、上部ソース配線８が一本筋の通ったメインの配線となっており、下部ソース配線１５は追加的に設けられているに過ぎないため、仮に上部ソース配線８と下部ソース配線１５との間でコンタクト不良があったとしても、そこで上部ソース配線８に沿って流れてきた各画素領域へのソース信号の伝達が完全に途絶えるわけではないので、コンタクト不良が表示映像に輝線、黒線などの大きな不良となって現れることは避けることができる。

（実施の形態３）
（構成）
本発明に基づく実施の形態３における薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）について説明する。本実施の形態におけるＴＦＴアレイ基板の構成は、基本的に実施の形態１で説明したものと同様であるが、本実施の形態では、保護膜５と上部絶縁膜６とで異なる材料を用いている。

本実施の形態におけるＴＦＴアレイ基板においては、保護膜５は窒化シリコンによってパターン形成されたものである。上部絶縁膜６は、有機系材料である感光性樹脂を一旦全面に塗布し、コンタクトホール７を形成するようにパターン露光して形成したものである。すなわち、本実施の形態では、上部絶縁膜６が感光性樹脂膜である。本実施の形態では、下部絶縁膜２および保護膜５が窒化シリコンからなり、上部絶縁膜６が感光性樹脂からなり、これら３層の厚みはいずれも等しくなっている。

なお、上部絶縁膜６は、感光性樹脂膜であるだけでなく、遮光性を有することが好ましい。上部絶縁膜６が遮光性を有すれば、ＴＦＴへの光入射によるノイズも低減できるからである。さらに、上部絶縁膜６が遮光性を有すれば、ＣＦ基板に形成していたＢＭ層をＴＦＴアレイ基板に形成するのと同じことになり、ＣＦ基板の製造コストが低減される。さらにＴＦＴアレイ基板とＣＦ基板との貼合せ不良も減らすことができる。したがって、液晶表示装置の製造コスト削減にもつながる。

（作用・効果）
一般的に、有機物よりなる樹脂は、無機物である窒化シリコンや酸化シリコンに比べて誘電率が小さいため、式（１）より、交差部の容量を小さくすることができる。下部絶縁膜２および保護膜５が窒化シリコンからなり、上部絶縁膜６が感光性樹脂からなる場合、これら３層の誘電率εは順におおよそε１＝７，ε２＝７，ε３＝３である。これら３層の膜厚がｄ１＝ｄ２＝ｄ３とすべて同じである場合、
Ｃ＝Ｓ／（１／７＋１／７＋１／３）＝１／（１３／２１）＝Ｓ×２１／１３
となる。一方、図５８に示した従来の構成においては、
Ｃ＝Ｓ／（１／７）＝Ｓ×７
と見積もられ、本実施の形態では、交差部の容量は、従来の構成に比べて３／１３倍と低減できることがわかる。

本実施の形態におけるＴＦＴアレイ基板の製造方法としては、上部絶縁膜形成工程では、上部絶縁膜６として感光性樹脂膜を形成することが好ましい。さらに、感光性樹脂膜として遮光性を有する膜を用いることが好ましい。

（実施の形態４）
（構成）
図１５、図１６を参照して、本発明に基づく実施の形態４における薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）について説明する。このＴＦＴアレイ基板１０３を図１５に示す。図１６は、図１５におけるＸＶＩ−ＸＶＩ線に関する矢視断面図である。本実施の形態におけるＴＦＴアレイ基板１０３においては、ドレイン電極４ｃと画素電極１１とをドレイン配線１９が接続しており、上部絶縁膜６は、上部ソース配線８に沿って線状に延在する上部ソース配線平行延在部分を含み、ドレイン配線は、上部ソース配線平行延在部分に沿って配置された部分を含む。

（製造方法）
図１７〜図３１を参照して、本実施の形態におけるＴＦＴアレイ基板の製造方法について説明する。この製造方法は、実施の形態１で説明したものと途中までは同じである。すなわち、半導体層をパターン形成する工程までは同じである。次に電極等形成工程を行なう。ドレイン配線１９の形状が実施の形態１で説明したものと異なるが、金属膜を成膜した後にフォトリソグラフィを行なうという点は、実施の形態１で説明したものと同様である。

本実施の形態におけるＴＦＴアレイ基板の製造方法においては、上部絶縁膜形成工程でマルチトーン露光を行なう。以下に詳しく説明する。

このＴＦＴアレイ基板１０３の製造途中である電極等形成工程の直後の状態の部分平面図を図１７に示す。この図１７の配置において、さらに全面を保護膜５で覆い、さらに全面を感光性樹脂からなる上部絶縁膜６で覆った状態でのＸＶＩＩＩ−ＸＶＩＩＩ線、ＸＩＸ−ＸＩＸ線、ＸＸ−ＸＸ線に関する矢視断面図をそれぞれ図１８、図１９、図２０に示す。

上部絶縁膜６で覆った後の表面をプラズマ処理によって撥液化する。図１８、図１９、図２０において上方から降り注ぐ矢印はプラズマ処理を表す。

その後、感光性樹脂である上部絶縁膜６に対して、図２１、図２２、図２３に示すようにマスク７１を用いて３階調の露光を行なう。図２１〜図２３は、図１８〜図２０にそれぞれ対応する部位が露光される様子を示している。ソース電極４ｂに対する接続部（図２１参照）および画素部（図２２参照）を領域Ｄとし、領域Ｄは全透過とする。上部ソース配線８の形成予定領域を領域Ｃとし、領域Ｃは半透過とする。その他の部分を領域Ａとし、領域Ａは不透過とする。こうして３階調の露光をおこない、図２４、図２５、図２６に示すように上部絶縁膜６をパターニングする。図２４〜図２６は、図２１〜図２３にそれぞれ対応する部位における現像後の様子を示している。上部絶縁膜６は、領域Ａでは完全に残り、領域Ｄでは完全に除去されている。半透過で露光された領域Ｃは図２４に示すように上部絶縁膜６の上面において溝１６となっている。

次に、このようにパターニングされた上部絶縁膜６をマスクとして保護膜５をドライエッチングする。図２７〜図２９は、図２４〜図２６にそれぞれ対応する部位における現像後の様子を示している。

その後、図２７、図２９の上部絶縁膜６の上面に形成された溝１６にメタルインクをインクジェット法により滴下する。その結果、図３０、図３１に示すように上部ソース配線８が形成される。図３０、図３１は、図２７、図２９にそれぞれ対応する部位におけるメタルインク滴下後の様子を示している。図３０に示すように、上部ソース配線８はコンタクトホール７を通じてソース電極４ｂに電気的に接続される。

その後、感光性樹脂を塗布することによってオーバーコート膜９を形成する。ドレイン配線１９と画素電極１１との接続部であるコンタクトホール１４を形成し、各画素領域を区画するように露光およびドライエッチングを行なう。これは表面を平坦化するための工程である。

画素電極をパターン形成する工程は、実施の形態１で説明したのと同様に行なう。ここまでの各工程を行なうことによって、図１５に示すＴＦＴアレイ基板１０３を得ることができる。

言い換えれば、本実施の形態におけるＴＦＴアレイ基板の製造方法は、前記電極等形成工程の後で前記上部絶縁膜形成工程の前に、ソース電極４ｂおよびドレイン電極４ｃを覆うように保護膜５を形成する工程を含み、前記上部絶縁膜形成工程の後に、パターン形成された上部絶縁膜６をマスクとして保護膜５をエッチングする工程を含み、前記上部絶縁膜形成工程は、絶縁性の感光性樹脂膜を形成する工程と、前記感光性樹脂膜の表面に撥液化処理を施す工程と、前記撥液化処理がなされた前記感光性樹脂膜にマルチトーン露光を施すことにより、前記感光性樹脂膜が完全に除去される第１領域（領域Ｄ）、前記感光性樹脂膜の上面から一定厚み分が部分的に除去される第２領域（領域Ｃ）および前記感光性樹脂膜がそのまま残る第３領域（領域Ａ）の少なくとも３通りに作り分ける工程とを含んでおり、前記上部ソース配線形成工程は、前記感光性樹脂膜の前記第２領域にメタルインクを塗布することによって上部ソース配線８を形成する工程である。

（作用・効果）
本実施の形態におけるＴＦＴアレイ基板の製造方法によれば、従来の構成に比べて配線同士の交差部でのクロストークが抑制されたＴＦＴアレイ基板を、実施の形態１で示した製造方法より少ないフォトプロセス回数で製造することができる。したがって、低コストのＴＦＴアレイ基板とすることができる。

（実施の形態５）
（製造方法）
図３２〜図４６を参照して、本発明に基づく実施の形態５における薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）の製造方法について説明する。この製造方法の途中である電極等形成工程の直後の状態の部分平面図は図３２に示すとおりである。図３２の配置において、さらに全面を保護膜５で覆い、さらに全面を感光性樹脂からなる上部絶縁膜６で覆い、露光のためのマスクを被せたときのＸＸＸＩＩＩ−ＸＸＸＩＩＩ線、ＸＸＸＩＶ−ＸＸＸＩＶ線、ＸＸＸＶ−ＸＸＸＶ線に関する矢視断面図をそれぞれ図３３、図３４、図３５に示す。

感光性樹脂である上部絶縁膜６に対して、図３３、図３４、図３５に示すようにマスク７２を用いて４階調の露光を行なう。ソース電極４ｂに対する接続部（図２１参照）および画素部（図２２参照）を領域Ｄとし、領域Ｄは全透過とする。上部ソース配線８の形成予定領域は、部位によって領域Ｂまたは領域Ｃとし、領域Ｂ，Ｃは半透過とする。領域Ｃにおいては領域Ｂにおけるよりもマスク７２を薄くすることによって、領域Ｃの方が領域Ｂよりも多くの光量が透過するようにする。その他の部分を領域Ａとし、領域Ａは不透過とする。こうして４階調の露光をおこない、図３６、図３７、図３８に示すようにパターニングする。図３６〜図３８は、図３３〜図３５にそれぞれ対応する部位における現像後の様子を示している。上部絶縁膜６は、領域Ａでは完全に残り、領域Ｄでは完全に除去されている。半透過で露光された領域Ｂ，Ｃは上部絶縁膜６の上面において溝１６ａ，１６ｂとなっている。領域Ｂ，Ｃでは領域Ｃの方が多くの光量を透過させていたので、領域Ｃに対応する溝１６ｂは、領域Ｂに対応する溝１６ａに比べて深くなっている。溝１６ｂの底には保護膜５は露出せず上部絶縁膜６が薄く残っている。

次に、このようにパターニングされた上部絶縁膜６をマスクとして保護膜５および上部絶縁膜６の表層をドライエッチングする。このドライエッチングの際に上部絶縁膜６の表層はアッシングされる。したがって、溝１６ｂの底に薄く残っていた上部絶縁膜６は除去され、溝１６ｂの底に保護膜５が露出する。図３９〜図４１は、図３６〜図３８にそれぞれ対応する部位におけるドライエッチング後の様子を示している。

その後、図４２〜図４４に示すように、フッ素系ガスを含有したプロセスガスによるプラズマ処理を表面に施すことにより、保護膜５を親液化し、上部絶縁膜６を撥液化する。図４２〜図４４は、図３９〜図４１に対応する部位がそれぞれプラズマ処理されている様子を示している。保護膜５は窒化シリコンなどの無機物からなる。上述のプラズマ処理によって、有機物の表面は撥液化しやすいので、上部絶縁膜６は撥液化される。プラズマ処理の結果、露出部分の材質の無機／有機の区別に応じて親液／撥液のパターンが形成される。

その後、図４２、図４４の上部絶縁膜６の上面に形成された溝１６ａ，１６ｂにメタルインクをインクジェット法により滴下する。図４５、図４６は、図４２、図４４にそれぞれ対応する部位におけるメタルインク滴下後の様子を示している。こうして上部ソース配線８が形成される。上部ソース配線８はコンタクトホール７を通じてソース電極４ｂに電気的に接続される。

その後、オーバーコート膜９を形成する工程、画素電極をパターン形成する工程は、実施の形態１で説明したのと同様に行なう。ここまでの各工程を行なうことによって、ＴＦＴアレイ基板を得ることができる。

言い換えれば、本実施の形態におけるＴＦＴアレイ基板の製造方法は、前記電極等形成工程の後で前記上部絶縁膜形成工程の前に、ソース電極４ｂおよびドレイン電極４ｃを覆うように無機物によって保護膜５を形成する工程を含み、前記上部絶縁膜形成工程の後に、パターン形成された上部絶縁膜６をマスクとして保護膜５をエッチングする工程を含み、前記上部絶縁膜形成工程は、絶縁性の感光性樹脂膜を形成する工程と、前記撥液化処理がなされた前記感光性樹脂膜にマルチトーン露光を施すことにより、前記感光性樹脂膜が完全に除去される第１領域（領域Ｄ）、前記感光性樹脂膜の上面から一定厚み分が部分的に除去される第２領域（領域Ｃ）、前記第２領域よりは少ない一定厚み分が上面から部分的に除去される第３領域（領域Ｂ）および前記感光性樹脂膜がそのまま残る第４領域（領域Ａ）の少なくとも４通りに作り分ける工程と、プラズマ処理によって、保護膜５の表面に対する親液化および前記感光性樹脂膜の表面に対する撥液化を同時に行なう工程とを含んでおり、保護膜５をエッチングする工程は、前記第２領域の前記感光性樹脂膜を完全に除去する程度に前記感光性樹脂膜に対してアッシングを行なうものであり、前記上部ソース配線形成工程は、前記第２領域の前記感光性樹脂膜を完全に除去した結果露出する保護膜５の上側にメタルインクを塗布することによって上部ソース配線８を形成する工程である。

（作用・効果）
本実施の形態におけるＴＦＴアレイ基板の製造方法によれば、従来の構成に比べて配線同士の交差部でのクロストークが抑制されたＴＦＴアレイ基板を、実施の形態１で示した製造方法より少ないフォトプロセス回数で製造することができる。したがって、低コストのＴＦＴアレイ基板とすることができる。

（実施の形態６）
（構成）
図４７〜図４９を参照して、本発明に基づく実施の形態６における薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）について説明する。このＴＦＴアレイ基板１０４を図４７に示す。図４８、図４９は、それぞれ図４７におけるＸＬＶＩＩＩ−ＸＬＶＩＩＩ線、ＸＬＩＸ−ＸＬＩＸ線に関する矢視断面図である。本実施の形態におけるＴＦＴアレイ基板１０４は、各種配線の他にＣＦ層１７Ｒ，１７Ｇ，１７Ｂ（以下、色を区別せずに総称するときは「ＣＦ層１７」という。）を備えている。すなわち、従来の構成であれば貼り合わせられる相手方の基板であるＣＦ基板の側に形成されていたＣＦ層が、ＴＦＴアレイ基板側に形成されている。ＣＦ層１７Ｒ，１７Ｇ，１７Ｂはそれぞれ赤、緑、青の色である。ＣＦ層にはこれら３色があり、２本のゲート配線１と２本の上部ソース配線８とによって囲まれる画素領域の１つに対して、これら３色のうちのいずれか１色のＣＦ層が配置されている。１つの画素領域の中央を補助容量共通配線１２が横切っているが、補助容量共通配線１２の両側を合わせて１つの画素領域と数える。したがって、補助容量共通配線１２の両側の区域には同じ色のＣＦ層１７が配置されている。

ＣＦ層１７は、上部絶縁膜６および保護膜５が開口している領域をそれぞれ覆うように形成されている。図４８、図４９に示すように、ＣＦ層１７は下部絶縁膜２を覆うように配置されており、オーバーコート膜９によって覆われている。図４７に示すように、３つ並んだ画素領域にはＲ，Ｇ，Ｂの３色がこの順に並んでいる。表示領域の全域にわたって多数並んだ画素領域はＲ，Ｇ，Ｂの並びの繰り返しとなっている。ここではＲ，Ｇ，Ｂのうちの１色のみを占める領域を１つの画素領域と呼んでいるが、他の流儀として、ここで挙げた１色分の領域を１つの絵素（subpixel）と呼び、Ｒ，Ｇ，Ｂの３色の絵素の集合を画素（pixel）と呼ぶ場合もある。

（製造方法）
図５０〜図５４を参照して、本実施の形態におけるＴＦＴアレイ基板の製造方法について説明する。この製造方法は、実施の形態４で説明したものと途中までは同じである。すなわち、実施の形態４で説明した上部ソース配線８を形成する工程までは同じである。ただし、上部ソース配線８は、実施の形態４で説明したようにインクジェット法で形成する以外に実施の形態１で説明したように金属膜で公知技術によって形成してもよい。

本実施の形態におけるＴＦＴアレイ基板の製造方法において上部ソース配線８を形成し終えた直後の状態を図５０に示す。ここでは上部ソース配線８とともに上部絶縁膜６が露出している。上部絶縁膜６が画素領域を区画しており、区画された枠状部分の内側の低くなった部分では上部絶縁膜６と保護膜５とがともに開口して下部絶縁膜２が露出している。

これに対して、フッ素プラズマ処理などを行なうことによって上部絶縁膜６の表面を撥液化する。さらに、インクジェット法により、画素領域の低くなった部分に対して顔料インクを塗布することで、ＣＦ層１７を形成する。この状態での図５０のＬＩ−ＬＩ線に関する矢視断面図を図５１に示す。

図５２に示すように、含フッ素シランカップリング剤を添加した感光性樹脂からなるオーバーコート膜９を塗布する。オーバーコート膜９の焼成時に含フッ素シランカップリング剤が表面に析出するので、オーバーコート膜９の表面は撥液性となる。

図５３に示すように、マスク７３を用いて３階調の露光を行なう。マスク７３は、ドレイン配線１９と画素電極１１との接続部であるコンタクトホール１４の領域すなわち領域Ｄでは全透過、画素電極１１の形成予定領域である領域Ｃは半透過、その他の部分である領域Ａを不透過とするものである。オーバーコート膜９は感光性樹脂からなるので、現像することによってオーバーコート膜９の露光部分が除去されて図５４に示すようになる。この３階調の露光および現像により領域Ｄにおいては、オーバーコート膜９、上部絶縁膜６、保護膜５が除去され、コンタクトホール１４が形成される。半透過であった領域Ｃにおいてはオーバーコート膜９は表面から一定厚みだけ除去されて薄くなる。オーバーコート膜９の元の表面は上述したように撥液性であったが、表面から一定厚みだけ除去されることによって領域Ｃにおけるオーバーコート膜９では親液性の新たな表面が露出する。こうして、この現像によって親液性の領域と撥液性の領域とが同時に区別して形成される。

親液性となった領域に透明導電材料を塗布成膜することによって、画素電極１１を形成する。こうして、図４９に示した構造のＴＦＴアレイ基板を得ることができる。

（作用・効果）
本実施の形態では、従来の構成に比べて配線同士の交差部でのクロストークが抑制されたＴＦＴアレイ基板を、実施の形態１で示した製造方法より少ないフォトプロセス回数で製造することができる。したがって、低コストのＴＦＴアレイ基板とすることができる。

（実施の形態７）
（構成）
本発明に基づく実施の形態７における液晶表示装置について説明する。この液晶表示装置は、実施の形態１〜６のいずれかで説明したＴＦＴアレイ基板と、対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板とによって挟み込まれた液晶層とを備える。

（作用・効果）
本実施の形態における液晶表示装置は、従来技術に比べて交差部における容量を小さくすることによってクロストークを抑制したＴＦＴアレイ基板を備えているので、表示不良の少ない液晶表示装置とすることができる。

なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

本発明に基づく実施の形態１におけるＴＦＴアレイ基板の部分平面図である。 図１におけるＩＩ−ＩＩ線に関する矢視断面図である。 図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図である。 図１におけるＩＶ−ＩＶ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第１の工程の説明図である。 本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第２の工程の説明図である。 本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第３の工程の説明図である。 本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第４の工程の説明図である。 本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第５の工程の説明図である。 本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第６の工程の説明図である。 本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第７の工程の説明図である。 本発明に基づく実施の形態２におけるＴＦＴアレイ基板の部分平面図である。 図１２におけるＸＩＩＩ−ＸＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態２におけるＴＦＴアレイ基板の製造方法の説明図である。 本発明に基づく実施の形態４におけるＴＦＴアレイ基板の部分平面図である。 図１５におけるＸＶＩ−ＸＶＩ線に関する矢視断面図である。 本発明に基づく実施の形態４におけるＴＦＴアレイ基板の製造方法の電極等形成工程の直後の状態の部分平面図である。 図１７の構成の全面を保護膜および上部絶縁膜で覆った状態でのＸＶＩＩＩ−ＸＶＩＩＩ線に関する矢視断面図である。 図１７の構成の全面を保護膜および上部絶縁膜で覆った状態でのＸＩＸ−ＸＩＸ線に関する矢視断面図である。 図１７の構成の全面を保護膜および上部絶縁膜で覆った状態でのＸＸ−ＸＸ線に関する矢視断面図である。 図１８に対応する部位が露光される様子の説明図である。 図１９に対応する部位が露光される様子の説明図である。 図２０に対応する部位が露光される様子の説明図である。 図２１に対応する部位の上部絶縁膜のパターニング後の状態の断面図である。 図２２に対応する部位の上部絶縁膜のパターニング後の状態の断面図である。 図２３に対応する部位の上部絶縁膜のパターニング後の状態の断面図である。 図２４に対応する部位の保護膜のパターニング後の状態の断面図である。 図２５に対応する部位の保護膜のパターニング後の状態の断面図である。 図２６に対応する部位の保護膜のパターニング後の状態の断面図である。 図２７に対応する部位におけるメタルインク滴下後の状態の断面図である。 図２９に対応する部位におけるメタルインク滴下後の状態の断面図である。 本発明に基づく実施の形態５におけるＴＦＴアレイ基板の製造方法の途中である電極等形成工程の直後の状態の部分平面図である。 図１７の構成の全面を保護膜および上部絶縁膜で覆い、露光のためのマスクを被せた状態でのＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に関する矢視断面図である。 図１７の構成の全面を保護膜および上部絶縁膜で覆い、露光のためのマスクを被せた状態でのＸＸＸＩＶ−ＸＸＸＩＶ線に関する矢視断面図である。 図１７の構成の全面を保護膜および上部絶縁膜で覆い、露光のためのマスクを被せた状態でのＸＸＸＶ−ＸＸＸＶ線に関する矢視断面図である。 図３３に対応する部位における上部絶縁膜のパターニング後の状態の断面図である。 図３４に対応する部位における上部絶縁膜のパターニング後の状態の断面図である。 図３５に対応する部位における上部絶縁膜のパターニング後の状態の断面図である。 図３６に対応する部位におけるドライエッチング後の状態の断面図である。 図３７に対応する部位におけるドライエッチング後の状態の断面図である。 図３８に対応する部位におけるドライエッチング後の状態の断面図である。 図３９に対応する部位におけるプラズマ処理の説明図である。 図４０に対応する部位におけるプラズマ処理の説明図である。 図４１に対応する部位におけるプラズマ処理の説明図である。 図４２に対応する部位におけるメタルインク滴下後の状態の断面図である。 図４４に対応する部位におけるメタルインク滴下後の状態の断面図である。 本発明に基づく実施の形態６におけるＴＦＴアレイ基板の部分平面図である。 図４７におけるＸＬＶＩＩＩ−ＸＬＶＩＩＩ線に関する矢視断面図である。 図４７におけるＸＬＩＸ−ＸＬＩＸ線に関する矢視断面図である。 本発明に基づく実施の形態６におけるＴＦＴアレイ基板の製造方法において上部ソース配線８を形成し終えた状態の部分平面図である。 図５０のＬＩ−ＬＩ線に関する矢視断面図である。 本発明に基づく実施の形態６におけるＴＦＴアレイ基板の製造方法においてオーバーコート膜を塗布した状態の断面図である。 本発明に基づく実施の形態６におけるＴＦＴアレイ基板の製造方法において３階調の露光を行なう様子の説明図である。 本発明に基づく実施の形態６におけるＴＦＴアレイ基板の製造方法においてオーバーコート膜を現像した後の状態の断面図である。 従来技術に基づくＴＦＴアレイ基板の部分平面図である。 図５５におけるＬＶＩ−ＬＶＩ線に関する矢視断面図である。 図５５におけるＬＶＩＩ−ＬＶＩＩ線に関する矢視断面図である。 図５５におけるＬＶＩＩＩ−ＬＶＩＩＩ線に関する矢視断面図である。

符号の説明

１ ゲート配線、２ 下部絶縁膜、３ 半導体層、４ ＴＦＴ（薄膜トランジスタ）、４ａ ゲート電極、４ｂ ソース電極、４ｃ ドレイン電極、５ 保護膜、６ 上部絶縁膜、７ （ソース電極に接続するための）コンタクトホール、８ 上部ソース配線、９ オーバーコート膜、１０ 補助容量電極、１１ 画素電極、１２ 補助容量共通配線、１４ （ドレイン配線と画素電極とを接続するための）コンタクトホール、１５ 下部ソース配線、１６，１６ａ，１６ｂ 溝、１７，１７Ｒ，１７Ｇ，１７Ｂ カラーフィルタ層、１８ ソース配線、１９ ドレイン配線、２０，２１ 交差部、５０ 透明基板、７１，７２，７３ マスク、１０１，１０２，１０３，１０４ ＴＦＴアレイ基板（薄膜トランジスタアレイ基板）。

Claims (14)

1. 透明基板と、
   前記透明基板上に配置され、ゲート電極が分岐して延在するゲート配線と、
   前記ゲート配線を覆う下部絶縁膜と、
   前記下部絶縁膜を介して前記ゲート電極の上方を覆う半導体層と、
   前記半導体層を介して前記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ前記ゲート配線とは交差しないようにそれぞれ別個に配置されたソース電極およびドレイン電極と、
   前記ソース電極および前記ドレイン電極を覆う上部絶縁膜と、
   前記上部絶縁膜の上側において前記ゲート配線と交差する方向に配置され、前記ソース電極に接続された上部ソース配線と、
   前記ドレイン電極に電気的に接続された透明な画素電極とを備え、
   少なくとも前記ゲート配線と前記上部ソース配線とが交差する交差部では、前記ゲート配線と前記上部ソース配線との間に前記上部絶縁膜が配置されている、薄膜トランジスタアレイ基板。
2. 前記ソース電極と電気的に接続され、前記上部ソース配線より下側に配置された下部ソース配線を備え、
   前記下部ソース配線は前記ゲート配線とは上下方向に重なり合わないように配置されており、前記ソース電極と前記上部ソース配線との間でとりうる電気的接続ルートのうち少なくとも１つは前記下部ソース配線を経由しており、前記上部ソース配線と前記下部ソース配線との間の電気的接続は１以上の箇所で行なわれている、請求項１に記載の薄膜トランジスタアレイ基板。
3. 前記上部絶縁膜が感光性樹脂膜である、請求項１または２に記載の薄膜トランジスタアレイ基板。
4. 前記上部絶縁膜が遮光性を有する、請求項３に記載の薄膜トランジスタアレイ基板。
5. 前記ドレイン電極と前記画素電極とをドレイン配線が接続しており、前記上部絶縁膜は、前記上部ソース配線に沿って線状に延在する上部ソース配線平行延在部分を含み、前記ドレイン配線は、前記上部ソース配線平行延在部分に沿って配置された部分を含む、請求項４に記載の薄膜トランジスタアレイ基板。
6. 前記ソース電極および前記ドレイン電極を覆う保護膜を備え、
   前記上部絶縁膜は、前記保護膜を介して前記ソース電極および前記ドレイン電極を覆う、請求項１から５のいずれかに記載の薄膜トランジスタアレイ基板。
7. 請求項１から６のいずれかに記載の薄膜トランジスタアレイ基板と、対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板とによって挟み込まれた液晶層とを備える、液晶表示装置。
8. 透明基板上に、ゲート電極が分岐して延在するゲート配線をパターン形成する工程と、
   前記ゲート配線を覆うように下部絶縁膜を形成する工程と、
   前記下部絶縁膜上のうち前記ゲート電極の上方を覆う位置に半導体層をパターン形成する工程と、
   前記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ前記ゲート配線とは交差しないソース電極およびドレイン電極を前記半導体層上にそれぞれ別個に形成すると同時に、前記ドレイン電極と画素電極とを接続するためのドレイン配線を形成する電極等形成工程と、
   前記ゲート配線と上部ソース配線の配置予定領域とが交差する交差部を覆い、かつ、前記ソース電極および前記ドレイン電極を覆うように、上部絶縁膜をパターン形成する上部絶縁膜形成工程と、
   前記上部絶縁膜の上側において、前記ソース電極に接続された上部ソース配線を、前記ゲート配線と交差する方向に延在するようにパターン形成する前記上部ソース配線形成工程と、
   前記ドレイン電極に電気的に接続された透明な画素電極をパターン形成する工程とを含む、薄膜トランジスタアレイ基板の製造方法。
9. 前記電極等形成工程は、前記ゲート配線とは上下方向に重なり合わないように配置され、前記ソース電極と電気的に接続される下部ソース配線も同時に形成する、請求項８に記載の薄膜トランジスタアレイ基板の製造方法。
10. 前記上部絶縁膜形成工程では、前記上部絶縁膜として感光性樹脂膜を形成する、請求項８または９に記載の薄膜トランジスタアレイ基板の製造方法。
11. 前記感光性樹脂膜として遮光性を有する膜を用いる、請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。
12. 前記上部絶縁膜形成工程では、マルチトーン露光を行なう、請求項１０または１１に記載の薄膜トランジスタアレイ基板の製造方法。
13. 前記電極等形成工程の後で前記上部絶縁膜形成工程の前に、前記ソース電極および前記ドレイン電極を覆うように保護膜を形成する工程を含み、
    前記上部絶縁膜形成工程の後に、パターン形成された前記上部絶縁膜をマスクとして前記保護膜をエッチングする工程を含み、
    前記上部絶縁膜形成工程は、
    絶縁性の感光性樹脂膜を形成する工程と、
    前記感光性樹脂膜の表面に撥液化処理を施す工程と、
    前記撥液化処理がなされた前記感光性樹脂膜にマルチトーン露光を施すことにより、前記感光性樹脂膜が完全に除去される第１領域、前記感光性樹脂膜の上面から一定厚み分が部分的に除去される第２領域および前記感光性樹脂膜がそのまま残る第３領域の少なくとも３通りに作り分ける工程とを含んでおり、
    前記上部ソース配線形成工程は、前記感光性樹脂膜の前記第２領域にメタルインクを塗布することによって上部ソース配線を形成する工程である、請求項８または９に記載の薄膜トランジスタアレイ基板の製造方法。
14. 前記電極等形成工程の後で前記上部絶縁膜形成工程の前に、前記ソース電極および前記ドレイン電極を覆うように無機物によって保護膜を形成する工程を含み、
    前記上部絶縁膜形成工程の後に、パターン形成された前記上部絶縁膜をマスクとして前記保護膜をエッチングする工程を含み、
    前記上部絶縁膜形成工程は、
    絶縁性の感光性樹脂膜を形成する工程と、
    前記撥液化処理がなされた前記感光性樹脂膜にマルチトーン露光を施すことにより、前記感光性樹脂膜が完全に除去される第１領域、前記感光性樹脂膜の上面から一定厚み分が部分的に除去される第２領域、前記第２領域よりは少ない一定厚み分が上面から部分的に除去される第３領域および前記感光性樹脂膜がそのまま残る第４領域の少なくとも４通りに作り分ける工程と、
    プラズマ処理によって、前記保護膜の表面に対する親液化および前記感光性樹脂膜の表面に対する撥液化を同時に行なう工程とを含んでおり、
    前記保護膜をエッチングする工程は、前記第２領域の前記感光性樹脂膜を完全に除去する程度に前記感光性樹脂膜に対してアッシングを行なうものであり、
    前記上部ソース配線形成工程は、前記第２領域の前記感光性樹脂膜を完全に除去した結果露出する前記保護膜の上側にメタルインクを塗布することによって上部ソース配線を形成する工程である、請求項８または９に記載の薄膜トランジスタアレイ基板の製造方法。

Images