CN106783896B - 一种阵列基板、显示面板和显示装置 - Google Patents
一种阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN106783896B CN106783896B CN201710206142.7A CN201710206142A CN106783896B CN 106783896 B CN106783896 B CN 106783896B CN 201710206142 A CN201710206142 A CN 201710206142A CN 106783896 B CN106783896 B CN 106783896B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- climbing
- array substrate
- drain metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 134
- 230000009194 climbing Effects 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板、显示面板和显示装置，该阵列基板包括：衬底基板以及依次设置于所述衬底基板上的栅金属层图形、栅绝缘层和源漏金属层图形，所述源漏金属层图形具有跨越所述栅金属层图形的部分，所述阵列基板还包括：爬坡辅助层，用于降低所述源漏金属层图形跨越所述栅金属层图形位置处的爬坡高度，本发明能够有效改善源漏金属层图形爬坡断线不良的发生，提高阵列基板的良率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
高PPI(Pixels Per Inch)设计是显示面板的重要发展趋势，但是显示面板上的数据线的线宽限制了高PPI显示面板的开口率。数据线的细线化设计有利于高PPI显示面板的开口率保证，但是随之而来的数据线爬坡断线(step open)是工艺中面临的主要问题。
请参考图1，图1为现有技术中的一阵列基板的剖面结构示意图，该阵列基板包括衬底基板11，以及设置于衬底基板11上的栅金属层图形12，栅绝缘层13和源漏金属层图形14，栅金属层图形12包括栅线，源漏金属层图形14包括数据线，由于数据线细线化，因而数据线跨越栅线的位置处容易发生数据线爬坡断线，从而造成阵列基板成品率降低。
发明内容
有鉴于此，本发明提供一种阵列基板、显示面板和显示装置，用于改善源漏金属层图形爬坡断线的不良发生，提高阵列基板的成品率。
为解决上述技术问题，本发明提供一种阵列基板，包括衬底基板以及依次设置于所述衬底基板上的栅金属层图形、栅绝缘层和源漏金属层图形，所述源漏金属层图形具有跨越所述栅金属层图形的部分，所述阵列基板还包括：爬坡辅助层，用于降低所述源漏金属层图形跨越所述栅金属层图形位置处的爬坡高度。
优选地，所述爬坡辅助层设置于所述栅绝缘层和所述源漏金属层之间，所述栅绝缘层包括在设置栅金属层图形的区域形成的第一部分和在未设置栅金属层图形的区域形成的第二部分，所述第一部分的上表面的高度高于所述第二部分的上表面的高度，所述第一部分的上表面和所述第二部分的上表面通过斜坡相连，所述爬坡辅助层设置于所述源漏金属层图形跨越所述栅金属层图形位置处的所述第二部分的上表面上，且所述爬坡辅助层的侧面至少部分与所述斜坡贴合设置。
优选地，所述阵列基板还包括：半导体层图形，所述爬坡辅助层与所述半导体层图形同层同材料设置。
优选地，所述源漏金属层在所述栅绝缘层的第二部分上的正投影均位于所述爬坡辅助层在所述第二部分的正投影区域内。
优选地，所述源漏金属层在所述栅绝缘层的第二部分上的正投影与所述爬坡辅助层在所述第二部分的正投影完全重叠。
优选地，所述爬坡辅助层与所述栅金属层同层设置，所述爬坡辅助层设置于所述源漏金属层图形和所述衬底基板之间，所述爬坡辅助层的侧面至少部分与所述栅金属层的侧面贴合设置。
优选地，所述爬坡辅助层的高度小于或等于所述栅金属层图形的高度。
优选地，所述源漏金属层图形包括数据线。
本发明还提供一种显示面板，包括上述阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
本发明的上述技术方案的有益效果如下：
本发明实施例中，通过在源漏金属层图形跨越栅金属层图形的位置处设置爬坡辅助层，使得源漏金属层图形的爬坡高度降低，从而可有效改善源漏金属层图形爬坡断线不良的发生，提高阵列基板的良率。
附图说明
图1为现有技术中的一阵列基板的剖面结构示意图；
图2为本发明一实施例的阵列基板的剖面结构示意图；
图3为本发明一实施例的阵列基板的俯视图；
图4为图3中的A区域的放大图；
图5为图3中的B区域的放大图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，包括衬底基板以及依次设置于所述衬底基板上的栅金属层图形、栅绝缘层和源漏金属层图形，所述源漏金属层图形具有跨越所述栅金属层图形的部分，所述阵列基板还包括：爬坡辅助层，用于降低所述源漏金属层图形跨越所述栅金属层图形位置处的爬坡高度。
本发明实施例中，通过在源漏金属层图形跨越栅金属层图形的位置处设置爬坡辅助层，使得源漏金属层图形的爬坡高度降低，从而可有效改善源漏金属层图形爬坡断线不良的发生，提高阵列基板的良率。
本发明实施例中，所述源漏金属层图形包括数据线，所述栅金属层图形包括栅线，源漏金属层图形跨越栅金属层图形的位置包括数据线跨越栅线的位置。
在本发明的另一些实施例中，所述栅金属层图形还可以包括公共电极线，源漏金属层图形跨越栅金属层图形的位置还可以包括数据线跨越公共电极线的位置。
由于在数据线跨越栅金属层图形的位置处设置了爬坡辅助层，可有效改善数据线爬坡断线不良的发生，因而，本发明实施例中的数据线可以采用细线化设计，从而提高包含该阵列基板的显示面板的开口率，以使得包含该阵列基板的显示面板可用于高PPI产品。
现有技术中，为了避免数据线爬坡断线，有将数据线的跨越栅金属层图形的位置处的宽度加大的方案，但是加大跨越位置处的数据线的宽度的方案，必然会影响开口率，同时，还会增加加宽处的数据线的负载电容，本发明实施例中，通过在数据线跨越栅金属层图形的位置处设置爬坡辅助层，不需要再加大跨越位置处的数据线的宽度，可以提高开口率，同时还可以降低数据线的负载电容。
本发明实施例中的源漏金属层图形除了数据线之外，还可以包括源电极和漏电极，或者，还可以包括其他类型的图形，同样的，除了数据线之外的其他源漏金属层图形也可能存在跨越栅金属层图形的部分，本发明实施例中，也可以为除了数据线之外的其他源漏金属层图形设置爬坡辅助层进行爬坡辅助。
本发明实施例中，优选地，所述爬坡辅助层的高度小于或等于所述栅金属层图形的高度。当爬坡辅助层的高度小于栅金属层的高度时，可以降低所述源漏金属层图形跨越所述栅金属层图形的位置处的爬坡高度，当爬坡辅助层的高度等于栅金属层的高度时，可以抹平所述源漏金属层图形跨越所述栅金属层图形的位置处的爬坡高度。
在本发明的一些实施例中，所述爬坡辅助层可以设置于所述源漏金属层图形与所述栅绝缘层之间，当然，在本发明的其他一些实施例中，所述爬坡辅助层也可以与栅金属层同层设置。
请参考图2，图2为本发明一实施例的阵列基板的剖面结构示意图，该阵列基板包括衬底基板21以及依次设置于所述衬底基板21上的栅金属层图形22、栅绝缘层23、爬坡辅助层242和源漏金属层图形25，所述栅绝缘层23包括在设置栅金属层图形22的区域形成的第一部分231和在未设置栅金属层图形22的区域形成的第二部分232，所述第一部分231的上表面的高度高于所述第二部分232的上表面的高度，所述第一部分231的上表面和所述第二部分232的上表面通过斜坡相连，所述爬坡辅助层242设置于所述源漏金属层图形25与所述栅绝缘层23之间，且设置于所述源漏金属层图形25跨越所述栅金属层图形22位置处的所述第二部分232的上表面上，且所述爬坡辅助层232的侧面与所述斜坡贴合设置。
优选地，所述阵列基板还包括半导体层图形(图未示出)，所述爬坡辅助层242与所述半导体层图形同层同材料设置，即爬坡辅助层242与半导体层图形使用同一mask，通过一次构图工艺形成，从而降低成本。
从图1可以看出，现有技术中的阵列基板中，栅绝缘层13在设置所述栅金属层图形12的区域形成的凸起部分的高度h1，高于所述源漏金属层图形14跨越所述栅金属层图形12的位置处的高度h2，从而使得源漏金属层图形14在该处容易产生爬坡断线。
从图2中可以看出，本发明实施例的阵列基板中，栅绝缘层23在设置所述栅金属层图形22的区域形成的凸起部分(即第一部分)的高度h3，低于所述源漏金属层图形25跨越所述栅金属层图形22的位置处的高度h4，从而使得源漏金属层图形25在该处不容易产生爬坡断线。
本发明实施例中，所述爬坡辅助层232的侧面与栅绝缘层的斜坡贴合设置，可以防止爬坡辅助层和栅绝缘层的第一部分之间存在空隙，导致影响爬坡辅助效果。另外，所述爬坡辅助层232的侧面与栅绝缘层的斜坡贴合设置，也可以防止爬坡辅助层设置到栅金属层上方，避免增加斜坡的高度。
在本发明的一些实施例中，优选地，所述源漏金属层在所述栅绝缘层的第二部分上的正投影均位于所述爬坡辅助层在所述第二部分的正投影区域内，从而源漏金属层图形与爬坡辅助层之间不会产生新的台阶，可进一步避免源漏金属层图形爬坡断线。
在本发明的一些实施例中，进一步优选地，所述源漏金属层在所述栅绝缘层的第二部分上的正投影与所述爬坡辅助层在所述第二部分的正投影完全重叠，从而可提高包含该阵列基板的显示面板的开口率。
在本发明的一些实施例中，所述爬坡辅助层的高度可以小于所述栅金属层图形的高度，从而可以降低所述源漏金属层图形跨越所述栅金属层图形的位置处的爬坡高度。
在本发明的一些实施例中，所述爬坡辅助层的高度也可以等于所述栅金属层图形的高度，从而可以抹平所述源漏金属层图形跨越所述栅金属层图形的位置处的爬坡高度。
在爬坡辅助层的高度小于栅金属层的高度的实施例中，所述爬坡辅助层也可以仅设置于所述栅绝缘层的第一部分周边的第二部分的上表面上，从而可以减少爬坡辅助层的材料成本，虽然爬坡辅助层会产生一个新的台阶，但是由于爬坡辅助的高度小于栅金属层的高度，因而，爬坡辅助层新产生的台阶的高度不会太大，源漏金属层图形在新的台阶位置处也不容易产生断线现象。
在本发明的其他一些实施例中，所述爬坡辅助层也可以与所述栅金属层同层设置，所述爬坡辅助层设置于所述源漏金属层图形和所述衬底基板之间，所述爬坡辅助层的侧面至少部分与所述栅金属层的侧面贴合设置。
请参考图3-图5，图3为本发明一实施例的阵列基板的结构示意图，图4为图3中A区域的放大图，图5为图3中B区域的放大图。
本发明实施例的阵列基板包括：衬底基板(图未示出)以及设置于所述衬底基板上的栅金属层图形、栅绝缘层(图未示出)、半导体层图形和源漏金属层图形，其中，栅金属层图形包括栅线221、栅电极222和公共电极线223，本发明实施例中，公共电极线223设置于由栅线221和数据线限定的像素区域内，围绕像素区域的显示区域设置，相邻的像素区域的公共电极线均相连。源漏金属层图形包括数据线251、源电极252和漏电极253(本发明实施例中，将源电极252与数据线252之间的连接部分也归为数据线251)。半导体层图形包括有源层241和爬坡辅助层242。
栅金属层图形的厚度优选为
其管控值为15％，即对应的厚度范围可以是
源漏金属层图形的厚度优选为其管控值为15％，即对应的厚度范围可以是
半导体层图形的厚度优选为
其管控值为12％，即对应的厚度范围可以是
即栅金属层图形最厚为
半导体层图形最薄为
源漏金属层图形最薄为
如果没有爬坡辅助层辅助缓冲，则
的源漏金属层图形可能需要连接
的高度，存在断线的风险；如果有爬坡辅助层辅助缓冲，则
的源漏金属层图形只需连接
的高度，理论上断线风险较低。
本发明实施例中，在数据线251跨越栅线221的位置处以及数据线251跨越公共电极线223的位置处设置爬坡辅助层242，以改善数据线251爬坡断线不良的发声，请参考图3，图3中的虚线椭圆框所示区域为数据线251跨越栅线221的位置所在区域以及数据线251跨越公共电极线223的位置所在区域。
本发明实施例中，所述栅绝缘层包括在设置栅金属层图形的区域形成的第一部分和在未设置栅金属层图形的区域形成的第二部分，所述第一部分的上表面的高度高于所述第二部分的上表面的高度，所述第一部分的上表面和所述第二部分的上表面通过斜坡相连，所述爬坡辅助层242设置于数据线与所述栅绝缘层之间，且设置于所述栅绝缘层的第二部分的上表面上，所述爬坡辅助层242的侧面与所述斜坡贴合设置。所述爬坡辅助层242的侧面与栅绝缘层的斜坡贴合设置，可以防止爬坡辅助层242和栅绝缘层的第一部分之间存在空隙，导致影响爬坡辅助效果。另外，所述爬坡辅助层242的侧面与栅绝缘层的斜坡贴合设置，也可以防止爬坡辅助层242设置到栅金属层上方，避免增加斜坡的高度。
本发明实施例中，数据线251在所述栅绝缘层的第二部分上的正投影均位于所述爬坡辅助层242在所述第二部分的正投影区域内，从而数据线与爬坡辅助层242之间不会产生新的台阶，可进一步避免数据线爬坡断线。
请参考图5，为了防止有源层241与爬坡辅助层242连接，本发明实施例中，有源层241与爬坡辅助层242之间需要保证一定的间距a。
本发明实施例还提供一种显示面板，包括上述任一实施例所述的阵列基板。
本发明实施例还提供一种显示装置，包括上述显示面板。显示装置可以为：液晶显示装置、电子纸、OLED显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例中的显示装置可以为NB(nootbook)产品等要求高PPI设计的产品。
除非另作定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板，其特征在于，包括衬底基板以及依次设置于所述衬底基板上的栅金属层图形、栅绝缘层和源漏金属层图形，所述源漏金属层图形具有跨越所述栅金属层图形的部分，所述阵列基板还包括：爬坡辅助层，用于降低所述源漏金属层图形跨越所述栅金属层图形位置处的爬坡高度；
当所述爬坡辅助层设置于所述栅绝缘层和所述源漏金属层之间，所述栅绝缘层包括在设置栅金属层图形的区域形成的第一部分和在未设置栅金属层图形的区域形成的第二部分，所述第一部分的上表面的高度高于所述第二部分的上表面的高度，所述第一部分的上表面和所述第二部分的上表面通过斜坡相连，所述爬坡辅助层设置于所述源漏金属层图形跨越所述栅金属层图形位置处的所述第二部分的上表面上，且所述爬坡辅助层的侧面至少部分与所述斜坡贴合设置；
所述栅绝缘层在设置所述栅金属层图形的区域形成的凸起部分的高度，低于所述源漏金属层图形跨越所述栅金属层图形的位置处的高度。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：半导体层图形，所述爬坡辅助层与所述半导体层图形同层同材料设置。
3.根据权利要求1所述的阵列基板，其特征在于，所述源漏金属层在所述栅绝缘层的第二部分上的正投影均位于所述爬坡辅助层在所述第二部分的正投影区域内。
4.根据权利要求3所述的阵列基板，其特征在于，所述源漏金属层在所述栅绝缘层的第二部分上的正投影与所述爬坡辅助层在所述第二部分的正投影完全重叠。
5.根据权利要求1所述的阵列基板，其特征在于，当所述爬坡辅助层与所述栅金属层同层设置，所述爬坡辅助层设置于所述源漏金属层图形和所述衬底基板之间，所述爬坡辅助层的侧面至少部分与所述栅金属层的侧面贴合设置。
6.根据权利要求1所述的阵列基板，其特征在于，所述爬坡辅助层的高度小于或等于所述栅金属层图形的高度。
7.根据权利要求1-6任一项所述的阵列基板，其特征在于，所述源漏金属层图形包括数据线。
8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710206142.7A CN106783896B (zh) | 2017-03-31 | 2017-03-31 | 一种阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710206142.7A CN106783896B (zh) | 2017-03-31 | 2017-03-31 | 一种阵列基板、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783896A CN106783896A (zh) | 2017-05-31 |
| CN106783896B true CN106783896B (zh) | 2020-01-10 |
Family
ID=58965906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710206142.7A Active CN106783896B (zh) | 2017-03-31 | 2017-03-31 | 一种阵列基板、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783896B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109188231A (zh) * | 2018-09-04 | 2019-01-11 | 京东方科技集团股份有限公司 | 一种膜质检测装置及其制作方法和检测方法 |
| CN109742091B (zh) * | 2019-01-10 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN110518024B (zh) * | 2019-10-11 | 2022-05-20 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN113451330A (zh) * | 2020-03-25 | 2021-09-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN111430380A (zh) * | 2020-04-14 | 2020-07-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
| CN112768478B (zh) * | 2021-01-19 | 2023-04-07 | Tcl华星光电技术有限公司 | 一种显示面板以及显示面板的制作方法 |
| CN113257738B (zh) * | 2021-06-02 | 2021-10-08 | 苏州华星光电技术有限公司 | 阵列基板的制备方法、阵列基板及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895706A (zh) * | 2016-07-01 | 2016-08-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管及显示装置 |
| CN105932030A (zh) * | 2016-06-08 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106206426A (zh) * | 2016-08-01 | 2016-12-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101506303B1 (ko) * | 2011-09-29 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
| KR102291996B1 (ko) * | 2014-12-23 | 2021-08-20 | 삼성디스플레이 주식회사 | 표시 장치용 어레이 기판 |
-
2017
- 2017-03-31 CN CN201710206142.7A patent/CN106783896B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105932030A (zh) * | 2016-06-08 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105895706A (zh) * | 2016-07-01 | 2016-08-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管及显示装置 |
| CN106206426A (zh) * | 2016-08-01 | 2016-12-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783896A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106783896B (zh) | 一种阵列基板、显示面板和显示装置 | |
| US11101339B2 (en) | Flexible display panel and manufacturing method thereof, and display device | |
| US10803776B2 (en) | Flexible display panel, display device, and method for manufacturing flexible display panel | |
| WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US9612495B2 (en) | Array substrate and display device | |
| US11016625B2 (en) | Display panel and deformation sensing method thereof, and display device | |
| US10824201B2 (en) | Flexible display panel and manufacturing method thereof | |
| US11610922B2 (en) | Array substrate and display panel design improving aperture ratio | |
| US10133409B2 (en) | Array substrate method for fabricating the same, touch panel | |
| US9960196B2 (en) | Array substrate, display panel, display device and mask plate | |
| CN107579081B (zh) | 一种显示面板和显示装置 | |
| US10381384B2 (en) | Array substrate, method for manufacturing array substrate, display panel and display device | |
| US10312266B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| US9412767B2 (en) | Liquid crystal display device and method of manufacturing a liquid crystal display device | |
| US20240023388A1 (en) | Display panel and electronic device | |
| US11249584B2 (en) | Touch substrate, manufacturing method thereof and touch screen | |
| US20190094639A1 (en) | Array substrate, manufacturing method thereof and display device | |
| CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 | |
| JP3196528U (ja) | 表示パネル | |
| TWI588968B (zh) | 顯示面板及其製造方法 | |
| US10446586B2 (en) | Pixel unit, array substrate and manufacturing method therefor, display panel and display device | |
| US20170162609A1 (en) | Display panel and manufacturing method thereof | |
| US11215860B2 (en) | Display panel and touch display device | |
| CN111129028A (zh) | 一种阵列基板及其制作方法 | |
| CN108847414B (zh) | 显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |