CN111430383A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN111430383A
CN111430383A CN202010428682.1A CN202010428682A CN111430383A CN 111430383 A CN111430383 A CN 111430383A CN 202010428682 A CN202010428682 A CN 202010428682A CN 111430383 A CN111430383 A CN 111430383A
Authority
CN
China
Prior art keywords
insulating layer
electrode
interlayer insulating
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010428682.1A
Other languages
English (en)
Other versions
CN111430383B (zh
Inventor
刘宁
刘军
宋威
王庆贺
周斌
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010428682.1A priority Critical patent/CN111430383B/zh
Publication of CN111430383A publication Critical patent/CN111430383A/zh
Priority to US17/241,703 priority patent/US11785811B2/en
Application granted granted Critical
Publication of CN111430383B publication Critical patent/CN111430383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制作方法、显示装置。该阵列基板包括:设置于衬底基板上的薄膜晶体管、存储电容和搭接图形;薄膜晶体管包括半导体层、栅绝缘层、栅极、层间绝缘层、源漏极;存储电容包括第一电极和第二电极,第二电极设置于第一电极的远离衬底基板的一侧,源极与第一电极连接,第二电极与半导体层同层设置;搭接图形与源漏极同层设置,通过层间绝缘层过孔连接栅极和第二电极;层间绝缘层包括层叠设置的至少两层无机绝缘层和至少一层有机绝缘层,最靠近和最远离衬底基板的一层均为无机绝缘层。本发明对层间绝缘层的成膜工艺进行调整,可以避免因层间绝缘层裂缝使HF刻蚀液刻蚀到第一电极上方导致的GSS不良。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
顶栅型薄膜晶体管(TFT)具有短沟道的特点,所以其开态电流(Ion)得以有效提升,因而可以显著提升显示效果并且能有效降低功耗。而且顶栅型薄膜晶体管的栅极与源漏极重叠面积小,因而产生的寄生电容较小,所以发生栅极与漏极短路(GDS)等不良的可能性也降低。由于顶栅型薄膜晶体管具有上述显著优点,所以越来越受到人们的关注。
目前的顶栅型有源矩阵有机发光二极体(AMOLED)产品中,多采用厚度较大的层间绝缘层(ILD)作为栅极与源漏极之间的绝缘层,以降低栅极与漏极短路(GDS)发生率,厚度较大用层间绝缘层,使用常规的干刻工艺无法顺利进行层间绝缘层过孔的刻蚀,所以目前大都开发氢氟酸(HF)刻蚀ILD形成过孔的湿刻工艺。目前的层间绝缘层多采用无机材料(SiOx),以提高绝缘效果,然而,无机材料形成的层间绝缘层膜质脆弱,再加上下方的栅极侧面轮廓(Profile)角度较大,导致栅极斜坡处的层间绝缘层出现裂缝现象,HF刻蚀液会顺着该裂缝往下刻蚀,然后在层间绝缘层过孔中沉积源漏(SD)金属沉积后,会导致栅极和下方的用于形成存储电容的电极之间短路,造成驱动薄膜晶体管失效,同时存储电容(Cst)也无法形成,从而严重影响产品显示效果。
发明内容
本发明实施例提供一种阵列基板及其制作方法、显示装置,用于解决顶栅型AMOLED产品中,由于层间绝缘层膜质脆弱,在栅极斜坡处容易断裂,导致栅极和下方的用于形成存储电容的电极之间短路,造成驱动薄膜晶体管失效,同时电容也无法形成的问题。
为了解决上述技术问题,本发明是这样实现的:
第一方面,本发明实施例提供了一种阵列基板,包括:
衬底基板以及设置于所述衬底基板上的薄膜晶体管、存储电容和用于连接所述薄膜晶体管和所述存储电容的搭接图形;
所述薄膜晶体管包括依次设置的半导体层、栅绝缘层、栅极、层间绝缘层、源极和漏极;
所述存储电容包括:第一电极和第二电极,所述第二电极设置于所述第一电极的远离所述衬底基板的一侧,所述源极与所述第一电极连接,所述第二电极与所述半导体层同层设置;
所述搭接图形与所述源极和漏极同层设置,通过所述层间绝缘层上的层间绝缘层过孔连接所述栅极和所述第二电极,所述层间绝缘层过孔由连通的第一过孔和第二过孔组成,所述第一过孔用于所述搭接图形与所述栅极的搭接,所述第二过孔用于所述搭接图形与所述第二电极的搭接;
其中,所述层间绝缘层包括层叠设置的至少两层无机绝缘层和至少一层有机绝缘层,其中,最靠近和最远离所述衬底基板的一层均为无机绝缘层。
可选的,所述层间绝缘层包括层叠设置的第一无机绝缘层、有机绝缘层和第二无机绝缘层。
可选的,所述第一电极上包括第一镂空图形,所述栅极与所述搭接图形搭接的侧壁在所述衬底基板上的正投影位于所述第一镂空图形在所述衬底基板上的正投影区域内。
可选的,所述阵列基板还包括:
遮光层,设置于所述半导体层的靠近所述衬底基板的一侧,所述半导体层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影区域内,所述第一电极与所述遮光层搭接,所述遮光层上包括第二镂空图形,所述第二镂空图形与所述第一镂空图形重叠。
第二方面,本发明实施例提供了一种阵列基板的制作方法,包括:
提供衬底基板;
在所述衬底基板上形成存储电容的第一电极;
形成缓冲层;
形成同层设置的半导体层和所述存储电容的第二电极;
形成栅绝缘层;
形成栅极;
形成层间绝缘层,所述层间绝缘层包括层叠设置的至少两层无机绝缘层和至少一层有机绝缘层,其中,最靠近和最远离所述衬底基板的一层均为无机绝缘层;
形成贯通所述层间绝缘层的层间绝缘层过孔和贯通所述层间绝缘层和所述缓冲层的连接孔,所述层间绝缘层过孔由连通的第一过孔和第二过孔组成,所述第一过孔用于所述栅极与搭接图形的搭接,所述第二过孔用于所述第二电极与搭接图形的搭接;
形成源极、漏极和搭接图形,所述搭接图形至少部分位于所述层间绝缘层过孔内,用于搭接所述栅极和所述第二电极,所述源极通过所述连接孔与所述第一电极连接。
可选的,所述层间绝缘层包括层叠设置的第一无机绝缘层、有机绝缘层和第二无机绝缘层。
可选的,形成贯通所述层间绝缘层的层间绝缘层过孔和贯通所述层间绝缘层和所述缓冲层的连接孔包括:
在所述第二无机绝缘层上形成光刻胶图形;
采用HF湿刻工艺,对未被所述光刻胶图形覆盖的所述第二无机绝缘层进行刻蚀;
采用干刻工艺,对未被所述光刻胶图形覆盖的所述有机绝缘层和第一无机绝缘层进行刻蚀,形成所述连接孔和所述层间绝缘层过孔。
可选的,所述在所述衬底基板上形成存储电容的第一电极包括:
在所述第一电极上形成第一镂空图形,所述栅极与所述搭接图形搭接的侧壁在所述衬底基板上的正投影位于所述第一镂空图形在所述衬底基板上的正投影区域内。
可选的,在所述衬底基板上形成存储电容的第一电极之前还包括:
形成遮光层,并在所述遮光层上形成第二镂空图形,所述第一电极与所述遮光层搭接,所述第二镂空图形与所述第一镂空图形重叠,所述半导体层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影区域内。
第三方面,本发明实施例提供了一种显示装置,包括上述阵列基板。
本发明实施例中,对层间绝缘层的成膜工艺进行调整,可以避免因层间绝缘层裂缝使HF刻蚀液刻蚀到第一电极上方导致的GSS不良。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为顶栅型AMOLED产品电路结构示意图;
图2为相关的顶栅型AMOLED显示基板的结构示意图;
图3为相关的顶栅型AMOLED显示基板的层间绝缘层产生裂缝的位置示意图;
图4为相关的顶栅型AMOLED显示基板的层间绝缘层过孔的结构示意图;
图5为相关的顶栅型AMOLED显示基板的层间绝缘层过孔内沉积源漏金属图形后的结构示意图;
图6为本发明实施例的阵列基板的俯视图;
图7为图6所示的实施例的阵列基板的A-A处的剖面示意图;
图8为图6所示的阵列基板的B-B处的剖面示意图;
图9为本发明另一实施例的阵列基板的剖面示意图;
图10为本发明实施例的阵列基板的第一电极的俯视图;
图11为本发明实施例的阵列基板的第一电极和栅极的俯视图;
图12-图14为本发明实施例的阵列基板的制作方法示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在顶栅型AMOLED产品电路设计中,如图1所示,经常采用3T1C结构,即包括三个薄膜晶体管(T1、T2、T3)和一个存储电容(Cst)。其中,T1为开关薄膜晶体管,T2为感测薄膜晶体管,T3为驱动薄膜晶体管。
由于AMOLED产品逐渐向大尺寸和高分辨率方向发展,需要越来越密的金属布线,这就导致像素开口率非常难以提升。为了提高AMOLED产品的像素开口率,可以设计各种过孔之间尽量紧凑,最新AMOLED产品采用了各种互嵌孔设计。
请参考图2,图2为相关的顶栅型AMOLED显示基板的结构示意图,该显示基板包括:衬底基板10、遮光层(Light shield)11、存储电容的第一电极12、缓冲层13、半导体图形141、导体图形142、栅绝缘层15、栅极16、层间绝缘层17和源漏金属层图形18。其中,栅极16上方的层间绝缘层过孔和导体图形142上方的层间绝缘层过孔重合在一起,形成互嵌孔设计,通过沉积在互嵌孔内的源漏金属层图形18,可以将驱动薄膜晶体管的栅极16和导体图形142串联起来形成存储电容的第二电极。
为了降低栅极与漏极短路(GDS)发生率从而提高产品良率,目前使用的层间绝缘层的厚度都比较大,这就导致使用常规的干刻工艺无法顺利进行连接层间绝缘层过孔的刻蚀,所以目前大都开发氢氟酸(HF)刻蚀层间绝缘层形成过孔的湿刻工艺。目前的层间绝缘层多采用无机材料(SiOx),以提高绝缘效果,然而,无机材料形成的层间绝缘层膜质脆弱,再加上下方的栅极侧面轮廓(Profile)角度较大,导致栅极斜坡处的层间绝缘层出现裂缝现象(请参考图3),在HF刻蚀上述所述互嵌孔时,HF刻蚀液会顺着该裂缝往下刻蚀,HF刻蚀液会顺着该裂缝往下刻蚀到存储电容的第一电极12处(请参考图4),然后源漏金属层图形18沉积后会导致栅极和下方的第一电极12之间短路(请参考图5),造成驱动薄膜晶体管失效,同时存储电容(Cst)也无法形成,从而严重影响产品AMOLED显示效果。
为解决上述问题,请参考图6、图7和图8,本发明实施例提供一种阵列基板,包括:
衬底基板20以及设置于所述衬底基板20上的薄膜晶体管30、存储电容40和用于连接所述薄膜晶体管30和所述存储电容40的搭接图形281;
所述薄膜晶体管30包括依次设置的半导体层241、栅绝缘层25、栅极26、层间绝缘层27、源极282和漏极283;即薄膜晶体管30为顶栅型薄膜晶体管。
所述存储电容40包括:第一电极22和第二电极242,所述第二电极242设置于所述第一电极22的远离所述衬底基板20的一侧,所述源极282与所述第一电极22连接,所述第二电极242与所述半导体层241同层设置;
所述搭接图形281与所述源极282和漏极283同层设置,通过所述层间绝缘层27上的层间绝缘层过孔H1连接所述栅极26和所述第二电极242,所述层间绝缘层过孔H1由连通的第一过孔和第二过孔组成,所述第一过孔用于所述搭接图形281与所述栅极26的搭接,所述第二过孔用于所述搭接图形281与所述第二电极242的搭接;
其中,所述层间绝缘层27包括层叠设置的第一无机绝缘层271、有机绝缘层272和第二无机绝缘层273。
本发明实施例中,顶栅型显示基板中,层间绝缘层采用多层结构,包括无机绝缘层和有机绝缘层,其中,有机绝缘层位于无机绝缘层之间,由于有机绝缘层具有很好的流动性和柔韧性,所以栅极斜坡处的层间绝缘层不会出现如图3所示的一通到底的层间绝缘层裂缝,即使层间绝缘层的无机绝缘层在栅极的斜坡位置产生裂缝,在进行第二无机绝缘层的湿刻时,HF刻蚀液顶多渗透到有机绝缘层处就会被有效阻挡,从而避免HF刻蚀液刻蚀到第一电极处,不会形成如图4所示的情况,然后可以通过干刻工艺将有机绝缘层和下方的第一无机绝缘层进行刻蚀,从而顺利形成无裂缝的层间绝缘层过孔,在层间绝缘层过孔内沉积搭接图形后,也不会发生如图5所示的栅极和源极短路(GSS)不良,从而显著提升产品的显示效果。
上述实施例中,所述层间绝缘层27包括层叠设置的第一无机绝缘层271、有机绝缘层272和第二无机绝缘层273,当然,层间绝缘层的结构并不限于此,本发明实施例中的层间绝缘层只要满足以下条件即可:包括层叠设置的至少两层无机绝缘层和至少一层有机绝缘层,其中,最靠近和最远离所述衬底基板的一层均为无机绝缘层。也就是说,最上层和最下层为无机绝缘层,提高绝缘效果,有机绝缘层位于中间层,避免层间绝缘层在栅极斜坡位置处产生一通到底的裂缝,从而有效阻挡HF刻蚀液,避免HF刻蚀液刻蚀到第一电极处。
本发明实施例中,可选的,所述有机绝缘层可以采用有机硅绝缘层(SOG),有机硅绝缘层SOG具有很好的流动性和柔韧性。
本发明实施例中,可选的,所述无机绝缘层可以采用氧化硅(SiOx)。
请参考图9、图10和图11,在本发明的另一实施例中,所述第一电极22上包括第一镂空图形221,所述栅极26与所述搭接图形281搭接的侧壁在所述衬底基板20上的正投影位于所述第一镂空图形221在所述衬底基板20上的正投影区域内。图10中,(1)为不具有第一镂空图形的第一电极,(2)为具有第一镂空图形的第一电极。由于栅极26的与所述搭接图形281搭接的侧壁的下方的第一电极22为镂空结构,因而即使层间绝缘层在栅极26的侧壁处产生一通到底的裂缝,HF刻蚀液沿着层间绝缘层上的裂缝刻蚀到第一电极22,后续沉积的搭接图形281也不会沉积到第一电极22上造成GSS不良。
本发明实施例中,可选的,所述第二电极242与所述半导体层241同层设置,且第二电极242是通过对制作半导体层241时的半导体薄膜进行导体化形成。
本发明实施例中,可选的,所述半导体薄膜采用IGZO等透明半导体材料形成,从而使得导体化的第二电极242也为透明电极,可选的,所述第一电极22同样为透明电极,例如为ITO等,从而使得存储电容为透明的电容,提高像素开口率。
本发明实施例中,薄膜晶体管30为顶栅型薄膜晶体管,若薄膜晶体管的半导体层为透明的半导体层,此时,可选的,所述显示基板还包括:遮光层21,设置于所述半导体层241的靠近所述衬底基板的一侧,所述半导体层241在所述衬底基板20上的正投影位于所述遮光层241在所述衬底基板20上的正投影区域内,所述第一电极22与所述遮光层21搭接。
进一步可选的,所述遮光层21上包括第二镂空图形211,所述第二镂空图形211与所述第一镂空图形221重叠,从而即使层间绝缘层在栅极26的侧壁处产生一通到底的裂缝,HF刻蚀液沿着层间绝缘层上的裂缝刻蚀到第一电极22,后续沉积的搭接图形281同样不会沉积到遮光层21上造成GSS不良。
本发明实施例还提供一种显示装置,包括上述任一实施例中的阵列基板。
可选的,所述显示装置为AMOLED显示装置。
本发明实施例还提供一种阵列基板的制作方法,衬底基板的结构可以参考图7和图8,包括:
步骤101:提供衬底基板20;
步骤102:在所述衬底基板20上形成存储电容的第一电极22;
步骤103:形成缓冲层23;
步骤104:形成同层设置的半导体层241和所述存储电容的第二电极242;
步骤105:形成栅绝缘层25;
步骤106:形成栅极26;
步骤107:形成层间绝缘层27,所述层间绝缘层27包括层叠设置的至少两层无机绝缘层和至少一层有机绝缘层,其中,最靠近和最远离所述衬底基板的一层均为无机绝缘层;本发明实施例中,所述层间绝缘层27包括层叠设置的第一无机绝缘层271、有机绝缘层272和第二无机绝缘层273。
步骤108:形成贯通所述层间绝缘层27的层间绝缘层过孔和贯通所述层间绝缘层27和所述缓冲层23的连接孔,所述层间绝缘层过孔由连通的第一过孔和第二过孔组成,所述第一过孔用于所述栅极26与搭接图形的搭接,所述第二过孔用于所述第二电极242与搭接图形的搭接;
步骤109:形成源极282、漏极283和搭接图形281,所述搭接图形281至少部分位于所述层间绝缘层过孔内,用于搭接所述栅极26和所述第二电极242,所述源极282通过所述连接孔与所述第一电极22连接。
本发明实施例中,制作的顶栅型显示基板中,层间绝缘层采用多层结构,包括无机绝缘层和有机绝缘层,其中,有机绝缘层位于无机绝缘层之间,由于有机绝缘层具有很好的流动性和柔韧性,所以栅极斜坡处的层间绝缘层不会出现一通到底的层间绝缘层裂缝,即使层间绝缘层的无机绝缘层在栅极的斜坡位置产生裂缝,在进行第二无机绝缘层的湿刻时,HF刻蚀液顶多渗透到有机绝缘层处就会被有效阻挡,从而避免HF刻蚀液刻蚀到第一电极处,然后可以通过干刻工艺将有机绝缘层和下方的第一无机绝缘层进行刻蚀,从而顺利形成无裂缝的层间绝缘层过孔,在层间绝缘层过孔内沉积搭接图形后,也不会发生栅极和源极短路不良,从而显著提升产品的显示效果。
本发明实施例中,请参考图12-图14,形成贯通所述层间绝缘层的层间绝缘层过孔和贯通所述层间绝缘层和所述缓冲层的连接孔包括:
步骤1081:请参考图12,在所述第二无机绝缘层237上形成光刻胶图形50;
步骤1082:请参考图13,采用HF湿刻工艺,对未被所述光刻胶图形50覆盖的所述第二无机绝缘层273进行刻蚀;
由于HF湿刻工艺能够更快刻蚀,且HF刻蚀不会损伤光刻胶,并且对有机绝缘层无刻蚀作用,因而上层的第二无机绝缘层273可以采用HF湿刻工艺进行刻蚀。
步骤1083:请参考图14,采用干刻工艺,对未被所述光刻胶图形50覆盖的所述有机绝缘层272和第一无机绝缘层271进行刻蚀,形成所述连接孔和所述层间绝缘层过孔。
该步骤中采用干刻工艺,即使第一无机绝缘层在栅极斜坡位置处出现裂缝,由于采用干刻工艺,因而不会出现刻蚀液流入裂缝内的情况。
本发明实施例中,可选的,请参考图9中的阵列基板的结构,在所述衬底基板上形成存储电容的第一电极包括:
在所述第一电极22上形成第一镂空图形221,所述栅极26的与所述搭接图形281搭接的侧壁在所述衬底基板20上的正投影位于所述第一镂空图形221在所述衬底基板20上的正投影区域内。
本发明实施例中,可选的,请参考图9中的阵列基板的结构,在所述衬底基板上形成存储电容的第一电极之前还包括:
形成遮光层21,并在所述遮光层21上形成第二镂空图形211,所述第一电极22与所述遮光层21搭接,所述第二镂空图形211与所述第一镂空图形221重叠,所述半导体层241在所述衬底基板20上的正投影位于所述遮光层21在所述衬底基板20上的正投影区域内。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本发明的保护之内。

Claims (10)

1.一种阵列基板,其特征在于,包括:
衬底基板以及设置于所述衬底基板上的薄膜晶体管、存储电容和用于连接所述薄膜晶体管和所述存储电容的搭接图形;
所述薄膜晶体管包括依次设置的半导体层、栅绝缘层、栅极、层间绝缘层、源极和漏极;
所述存储电容包括:第一电极和第二电极,所述第二电极设置于所述第一电极的远离所述衬底基板的一侧,所述源极与所述第一电极连接,所述第二电极与所述半导体层同层设置;
所述搭接图形与所述源极和漏极同层设置,通过所述层间绝缘层上的层间绝缘层过孔连接所述栅极和所述第二电极,所述层间绝缘层过孔由连通的第一过孔和第二过孔组成,所述第一过孔用于所述搭接图形与所述栅极的搭接,所述第二过孔用于所述搭接图形与所述第二电极的搭接;
其中,所述层间绝缘层包括层叠设置的至少两层无机绝缘层和至少一层有机绝缘层,其中,最靠近和最远离所述衬底基板的一层均为无机绝缘层。
2.如权利要求1所述的阵列基板,其特征在于,所述层间绝缘层包括层叠设置的第一无机绝缘层、有机绝缘层和第二无机绝缘层。
3.如权利要求1所述的阵列基板,其特征在于,所述第一电极上包括第一镂空图形,所述栅极与所述搭接图形搭接的侧壁在所述衬底基板上的正投影位于所述第一镂空图形在所述衬底基板上的正投影区域内。
4.如权利要求3所述的阵列基板,其特征在于,还包括:
遮光层,设置于所述半导体层的靠近所述衬底基板的一侧,所述半导体层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影区域内,所述第一电极与所述遮光层搭接,所述遮光层上包括第二镂空图形,所述第二镂空图形与所述第一镂空图形重叠。
5.一种阵列基板的制作方法,其特征在于,包括:
提供衬底基板;
在所述衬底基板上形成存储电容的第一电极;
形成缓冲层;
形成同层设置的半导体层和所述存储电容的第二电极;
形成栅绝缘层;
形成栅极;
形成层间绝缘层,所述层间绝缘层包括层叠设置的至少两层无机绝缘层和至少一层有机绝缘层,其中,最靠近和最远离所述衬底基板的一层均为无机绝缘层;
形成贯通所述层间绝缘层的层间绝缘层过孔和贯通所述层间绝缘层和所述缓冲层的连接孔,所述层间绝缘层过孔由连通的第一过孔和第二过孔组成,所述第一过孔用于所述栅极与搭接图形的搭接,所述第二过孔用于所述第二电极与搭接图形的搭接;
形成源极、漏极和搭接图形,所述搭接图形至少部分位于所述层间绝缘层过孔内,用于搭接所述栅极和所述第二电极,所述源极通过所述连接孔与所述第一电极连接。
6.如权利要求5所述的方法,其特征在于,所述层间绝缘层包括层叠设置的第一无机绝缘层、有机绝缘层和第二无机绝缘层。
7.如权利要求6所述的方法,其特征在于,形成贯通所述层间绝缘层的层间绝缘层过孔和贯通所述层间绝缘层和所述缓冲层的连接孔包括:
在所述第二无机绝缘层上形成光刻胶图形;
采用HF湿刻工艺,对未被所述光刻胶图形覆盖的所述第二无机绝缘层进行刻蚀;
采用干刻工艺,对未被所述光刻胶图形覆盖的所述有机绝缘层和第一无机绝缘层进行刻蚀,形成所述连接孔和所述层间绝缘层过孔。
8.如权利要求6所述的方法,其特征在于,所述在所述衬底基板上形成存储电容的第一电极包括:
在所述第一电极上形成第一镂空图形,所述栅极与所述搭接图形搭接的侧壁在所述衬底基板上的正投影位于所述第一镂空图形在所述衬底基板上的正投影区域内。
9.如权利要求8所述的方法,其特征在于,在所述衬底基板上形成存储电容的第一电极之前还包括:
形成遮光层,并在所述遮光层上形成第二镂空图形,所述第一电极与所述遮光层搭接,所述第二镂空图形与所述第一镂空图形重叠,所述半导体层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影区域内。
10.一种显示装置,其特征在于,包括如权利要求1-4任一项所述的阵列基板。
CN202010428682.1A 2020-05-20 2020-05-20 阵列基板及其制作方法、显示装置 Active CN111430383B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010428682.1A CN111430383B (zh) 2020-05-20 2020-05-20 阵列基板及其制作方法、显示装置
US17/241,703 US11785811B2 (en) 2020-05-20 2021-04-27 Array substrate comprising an interlay insulation layer including at least two inorganic insulation layers and at least one organic insulation layer laminated one on another

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010428682.1A CN111430383B (zh) 2020-05-20 2020-05-20 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111430383A true CN111430383A (zh) 2020-07-17
CN111430383B CN111430383B (zh) 2023-04-28

Family

ID=71551169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010428682.1A Active CN111430383B (zh) 2020-05-20 2020-05-20 阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US11785811B2 (zh)
CN (1) CN111430383B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097225A (zh) * 2021-03-19 2021-07-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604702A (zh) * 2003-08-07 2005-04-06 三星Sdi株式会社 平板显示器以及其制造方法
US20080237585A1 (en) * 2007-03-28 2008-10-02 Jong-Yun Kim Flat panel display device and method of fabricating the same
US20120168764A1 (en) * 2011-01-05 2012-07-05 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
US20130235292A1 (en) * 2011-01-31 2013-09-12 Sharp Kabushiki Kaisha Liquid crystal display panel and method for fabricating same, and array substrate and method for fabricating same
US20140027736A1 (en) * 2012-07-30 2014-01-30 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US20140346604A1 (en) * 2013-05-21 2014-11-27 Samsung Display Co., Ltd. Thin film transistor, display apparatus including the thin film transistor, and method of manufacturing the thin film transistor
US20150138475A1 (en) * 2012-05-16 2015-05-21 Sharp Kabushiki Kaisha Array substrate and liquid crystal display panel provided with same
JP2017161920A (ja) * 2017-04-26 2017-09-14 株式会社ジャパンディスプレイ 表示装置
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667389B2 (en) * 2004-12-06 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
JP6244272B2 (ja) * 2014-06-30 2017-12-06 株式会社日立製作所 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604702A (zh) * 2003-08-07 2005-04-06 三星Sdi株式会社 平板显示器以及其制造方法
US20080237585A1 (en) * 2007-03-28 2008-10-02 Jong-Yun Kim Flat panel display device and method of fabricating the same
US20120168764A1 (en) * 2011-01-05 2012-07-05 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
US20130235292A1 (en) * 2011-01-31 2013-09-12 Sharp Kabushiki Kaisha Liquid crystal display panel and method for fabricating same, and array substrate and method for fabricating same
US20150138475A1 (en) * 2012-05-16 2015-05-21 Sharp Kabushiki Kaisha Array substrate and liquid crystal display panel provided with same
US20140027736A1 (en) * 2012-07-30 2014-01-30 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US20140346604A1 (en) * 2013-05-21 2014-11-27 Samsung Display Co., Ltd. Thin film transistor, display apparatus including the thin film transistor, and method of manufacturing the thin film transistor
JP2017161920A (ja) * 2017-04-26 2017-09-14 株式会社ジャパンディスプレイ 表示装置
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097225A (zh) * 2021-03-19 2021-07-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN113097225B (zh) * 2021-03-19 2022-12-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN111430383B (zh) 2023-04-28
US20210367017A1 (en) 2021-11-25
US11785811B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US11430844B2 (en) Array substrate, manufacturing method thereof, and organic light emitting diode display device
CN108376672B (zh) 阵列基板及其制备方法,以及显示装置
US11257849B2 (en) Display panel and method for fabricating the same
US9543370B2 (en) Silicon and semiconducting oxide thin-film transistor displays
US11133363B2 (en) Array substrate and manufacturing method thereof, and display device
CN112331679B (zh) 显示装置
US20240049539A1 (en) Display substrate, method for fabricating the same, and display panel
US20210175313A1 (en) Organic light-emitting diode display panel
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
KR101318601B1 (ko) Tft 기판 및 tft 기판의 제조 방법
WO2020118952A1 (zh) 一种 oled 显示装置及其制作方法
CN111430383A (zh) 阵列基板及其制作方法、显示装置
US11495623B2 (en) Display substrate and manufacturing method thereof, display device
WO2024036766A1 (zh) 阵列基板及显示面板
US20230139734A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
US11282867B2 (en) Manufacturing method of display substrate motherboard, and display device
WO2023044914A1 (zh) 显示基板及其制备方法、显示装置
CN112543997B (zh) 阵列基板及其制造方法
CN216288456U (zh) 显示面板
US20240128271A1 (en) Array substrate, method for manufacturing array substrate, and display panel
CN112530977A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
US20210050402A1 (en) Array substrate and method of fabricating same
CN116207159A (zh) 薄膜晶体管、基板、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant