CN1893116B - 薄膜晶体管板及其制造方法 - Google Patents

薄膜晶体管板及其制造方法 Download PDF

Info

Publication number
CN1893116B
CN1893116B CN2006100903263A CN200610090326A CN1893116B CN 1893116 B CN1893116 B CN 1893116B CN 2006100903263 A CN2006100903263 A CN 2006100903263A CN 200610090326 A CN200610090326 A CN 200610090326A CN 1893116 B CN1893116 B CN 1893116B
Authority
CN
China
Prior art keywords
insulating barrier
grid insulating
gate electrode
semiconductor layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100903263A
Other languages
English (en)
Other versions
CN1893116A (zh
Inventor
柳春基
朴庆珉
朴京淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050058444A external-priority patent/KR101172015B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1893116A publication Critical patent/CN1893116A/zh
Application granted granted Critical
Publication of CN1893116B publication Critical patent/CN1893116B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种在不降低性能的情况下具有提高的处理效率的薄膜晶体管(TFT)板以及制造该TFT板的方法。TFT板包括由双层构成的栅极绝缘层图样。上栅极绝缘层图样的两侧壁的上部与栅电极的两侧壁基本对准。上栅极绝缘层图样的两侧壁的下部与在轻掺杂区与源区之间的边界部分以及在轻掺杂区与漏区之间的边界部分基本对准。因此，在下栅极绝缘层图样之下的轻掺杂区的浓度逐渐改变。

Description

薄膜晶体管板及其制造方法
本申请要求于2005年6月30日在韩国知识产权局提交的韩国专利申请第10-2005-0058437号和2005年6月30日在韩国知识产权局提交的韩国专利申请第10-2005-0058444号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种薄膜晶体管(TFT)板及其制造方法，更特别地，涉及一种在不降低性能的情况下具有提高的处理效率的TFT板以及一种制造该TFT板的方法。
背景技术
最近，在用作用于笔记本电脑或其他便携式设备的显示装置的液晶显示器(LCD)中，其驱动方法正由简单矩阵型转变为有源矩阵型。特别地，薄膜晶体管(TFT)有源矩阵驱动方法已成为用于驱动LCD的主流技术。
TFT一般包括：栅电极，作为栅极线的一部分；半导体层，形成沟道；源电极，作为数据线的一部分；以及漏电极，面向半导体层上的源电极。TFT一般用作开关元件，用于由通过栅极线传递的栅极信号传送或阻断通过数据线接收的数据信号。
由非晶硅或多晶硅制成半导体层。薄膜晶体管根据其相对于栅电极的位置被分类为底部栅极型和顶部栅极型。多晶硅TFT通常是顶部栅极型，其中栅电极位于有源层之上。
多晶硅TFT的驱动速度比非晶硅TFT的驱动速度快很多。因此，多晶硅TFT可以有利地形成与像素的TFT协作的驱动电路。然而，多晶硅TFT存在击穿(punch-through，穿通)问题。为了克服此问题，优选地在半导体层的沟道区与源区/漏区之间形成轻掺杂区。
根据用于形成轻掺杂区的传统方法，栅电极包括半导体层上的两个导电层，其中一个用作用于限定轻掺杂区的掩模，另一个用作用于在形成轻掺杂区之后限定源区和漏区的掩模。然而，通过一次光刻法以不同图样形成两个导电层使得生产过程复杂化并且难以限定轻掺杂区的宽度。结果，整个处理时间增加，导致产量降低。
发明内容
本发明提供一种不降低性能的薄膜晶体管(TFT)板。
本发明还提供一种制造在不降低性能的情况下具有提高的处理效率的TFT板的方法。
根据本发明的一个方面，提供一种薄膜晶体管(TFT)板，包括：基板、半导体层、栅电极、第一栅极绝缘层、第二栅极绝缘层、层间绝缘层、以及源电极和漏电极.在基板上形成半导体层，包括：轻掺杂区，连接到沟道区的两侧；以及源区和漏区，连接到轻掺杂区.在半导体层的沟道区上形成栅电极.在半导体层与栅电极之间形成第一栅极绝缘层.在第一栅极绝缘层与栅电极之间形成第二栅极绝缘层，其具有基本上与在轻掺杂区与源区之间的边界部分以及在轻掺杂区与漏区之间的边界部分对准的侧壁.在合成结构上形成层间绝缘层.在层间绝缘层上形成源电极和漏电极，其穿过层间绝缘层的第一接触孔和第二接触孔电连接到源区和漏区.
根据本发明的另一方面，提供一种薄膜晶体管(TFT)板，包括：基板；半导体层，在基板上形成，并且包括连接到沟道区两侧的轻掺杂区，以及连接到轻掺杂区的源区和漏区；栅电极，在半导体层的沟道区上形成；第一栅极绝缘层，在半导体层与栅电极之间形成；第二栅极绝缘层，在第一栅极绝缘层与栅电极之间形成，并且具有侧壁，侧壁上部基本上与栅电极的两侧壁对准，并且侧壁下部基本上与在轻掺杂区与源区之间的边界部分以及在轻掺杂区与漏区之间的边界部分对准；层间绝缘层，在合成结构上形成；以及源电极和漏电极，在层间绝缘层上形成，并且穿过层间绝缘层的第一接触孔和第二接触孔电连接到源区和漏区。
根据本发明的另一方面，提供一种薄膜晶体管(TFT)板，包括：基板；半导体层，在基板上形成，并且包括连接到沟道区两侧的轻掺杂区，以及连接到轻掺杂区的源区和漏区；栅电极，在半导体层的沟道区上形成；第一栅极绝缘层，在半导体层与栅电极之间形成，并且具有基本上与在轻掺杂区与源区之间的边界部分以及在轻掺杂区与漏区之间的边界部分对准的侧壁；保护层(cappinglayer)，在合成结构上形成；层间绝缘层，在保护层上形成；以及源电极和漏电极，在层间绝缘层上形成，并且穿过层间绝缘层的第一接触孔和第二接触孔电连接到源区和漏区。
根据本发明的另一方面，提供了一种制造薄膜晶体管(TFT)板的方法，此方法包括：提供基板，在其上顺序形成半导体层、第一栅极绝缘层、第二栅极绝缘层、以及金属层；通过使用在金属层上形成的光刻胶图样作为蚀刻掩模来图样化金属层，形成栅电极；使用光刻胶层图样作为蚀刻掩模来图样化第二栅极绝缘层；使用栅电极和图样化的第二栅极绝缘层作为离子注入掩模来注入杂质离子，从而在对应于栅电极位置的半导体层区域中形成沟道区，在对应于由栅电极露出的图样化的第二栅极绝缘层部分的位置的半导体层区域中形成轻掺杂区，以及在对应于第二栅极绝缘层侧面位置的半导体层区域中形成源区和漏区；在合成结构上形成层间绝缘层；以及在层间绝缘层上形成穿过层间绝缘层的第一接触孔和第二接触孔电连接到源区和漏区的源电极和漏电极。
根据本发明的另一方面，提供了一种制造薄膜晶体管(TFT)板的方法，此方法包括：在基板上形成半导体层；在半导体层上顺序形成第一栅极绝缘层、第二栅极绝缘层、以及金属层；通过使用在金属层上形成的光刻胶层图样作为蚀刻掩模来图样化金属层，形成栅电极；使用光刻胶图样作为蚀刻掩模来图样化第二栅极绝缘层，使得图样化的第二栅极绝缘层的两侧壁的厚度从由栅电极露出的图样化的第二栅极绝缘层部分朝图样化的第二栅极绝缘层的两侧壁方向减小；使用栅电极和图样化的第二栅极绝缘层作为离子注入掩模来注入杂质离子，从而在对应于栅电极位置的半导体层区域中形成沟道区，在对应于由栅电极露出的图样化的第二栅极绝缘层部分的位置的半导体层区域中形成轻掺杂区，以及在对应于第二栅极绝缘层侧面位置的半导体层区域中形成源区和漏区；在合成结构上形成层间绝缘层；以及在层间绝缘层上形成穿过层间绝缘层的第一接触孔和第二接触孔电连接到源区和漏区的源电极和漏电极。
根据本发明的另一方面，提供了一种制造薄膜晶体管(TFT)板的方法，此方法包括：提供基板，在其上顺序形成半导体层、第一栅极绝缘层、第二栅极绝缘层、以及金属层；通过使用在金属层上形成的光刻胶图样作为蚀刻掩模来图样化金属层，形成栅电极；使用光刻胶层图样作为蚀刻掩模来图样化第二栅极绝缘层；使用栅电极和图样化的第二栅极绝缘层作为离子注入掩模来注入低浓度杂质离子，从而在对应于栅电极位置的半导体层区域中形成沟道区，以及在对应于由栅电极露出的图样化的第二栅极绝缘层部分的位置的半导体层区域中形成轻掺杂区；使用栅电极和图样化的第二栅极绝缘层作为离子注入掩模来注入高浓度杂质离子，从而在对应于第二栅极绝缘层侧面位置的半导体层区域中形成源区和漏区；在合成结构上形成层间绝缘层；以及在层间绝缘层上形成穿过层间绝缘层的第一接触孔和第二接触孔电连接到源区和漏区的源电极和漏电极.
根据本发明的另一方面，提供了一种制造薄膜晶体管(TFT)板的方法，此方法包括：在基板上形成半导体层；在半导体层上顺序形成第一栅极绝缘层、第二栅极绝缘层、以及金属层；通过使用在金属层上形成的光刻胶层图样作为蚀刻掩模来图样化金属层，形成栅电极；使用光刻胶图样作为蚀刻掩模来图样化第二栅极绝缘层；使用栅电极和图样化的第二栅极绝缘层作为离子注入掩模来注入低浓度杂质离子，从而在对应于栅电极位置的半导体层区域中形成沟道区，以及在对应于由栅电极露出的图样化的第二栅极绝缘层部分的位置的半导体层区域中形成轻掺杂区；在合成结构上形成保护层；使用保护层、栅电极、以及图样化的第二栅极绝缘层作为离子注入掩模来注入高浓度杂质离子，从而在对应于第二栅极绝缘层侧面位置的半导体层区域中形成源区和漏区；在保护层上形成层间绝缘层；以及在层间绝缘层上形成穿过保护层和层间绝缘层的第一接触孔和第二接触孔电连接到源区和漏区的源电极和漏电极。
通过结合到本部分中作为参考的权利要求限定本发明的范围。将通过下面详细描述的一个或多个实施例向本领域技术人员提供对本发明实施例的更全面理解以及本发明其他优点的实现。首先示出附图摘要的清单以供参考。
附图说明
本发明的上述和其他特征和优点将通过参考附图详细描述其示例性实施例而变得更加显而易见。
图1示意性示出根据本发明实施例的TFT板；
图2是根据本发明实施例的TFT板的像素单元的布置图；
图3是沿图2中线III-III’截取的TFT板的截面图；
图4至图7是根据本发明实施例的包括TFT的TFT板的截面图；
图8、图11、图17、图19、和图21是示出制造如图2和图3所示的TFT板的像素单元的步骤的布置图；
图9和图10是沿图8中线IX-IX’截取的TFT板的截面图；
图12至图16是沿图11中线XII-XII’截取的TFT板的截面图；
图18是沿图17中线XVIII-XVIII’截取的TFT板的截面图；
图20是沿图19中线XX-XX’截取的TFT板的截面图；
图22是沿图21中线XXII-XXII’截取的TFT板的截面图；以及
图23至图27是示出根据本发明实施例的制造TFT板的步骤的截面图。
通过下面的详细描述可以最好的理解本发明实施例及其优点。应该理解，在一个或多个图中相同的参考标号用于表示相同的元件。也应该理解，附图不需要按比例画出。
具体实施方式
本发明和实现本发明的方法的优点和特征将通过参考随后详述的优选实施例和附图更容易地理解。但是，本发明能以很多不同的形式实现，而不应理解为局限于在此所描述的实施例。提供这些实施例使得本公开完全和完整并且对于本领域技术人员完全表达本发明的思想，并且本发明仅由权利要求所限定。在整篇说明书中，相同的参考标号表示相同的元件。
在图中，为清楚起见，可能扩大了层、膜、和区域的厚度。通篇中相同的标号表示相同的元件。应当理解，当提到诸如层、膜、区域、或基板的元件在另一元件“上”时，其可能直接位于另一元件上，或者也可能存在介于其间的元件。相反，当提到某个元件“直接位于”另一元件“上”时，不存在介于其间的元件。
在下文中，将参考图1至图3描述根据本发明实施例的薄膜晶体管(TFT)板。将参考图1描述根据本发明实施例的薄膜晶体管(TFT)板。如图1所示，根据本发明实施例，TFT板包括：像素单元10、栅极驱动单元20、以及数据驱动单元30。
像素单元10包括连接到多条栅极线G1至Gn和多条数据线D1至Dm的多个像素。每个像素包括连接到多条栅极线G1至Gn和多条数据线D1至Dm的开关元件M，以及连接到开关元件M的液晶电容器Clc和存储电容器Cst。
在行方向上形成的多条栅极线G1至Gn将对应于灰度电压的栅极信号传递到开关元件M。开关元件M是三端元件，具有连接到栅极线G1至Gn的控制栅、连接到线D1至Dm的输入端、以及连接到液晶电容器Clc和存储电容器Cst一端的输出端。液晶电容器Clc可以连接在开关元件M的输出端与共电极(未示出)之间。存储电容器Cst可以连接在开关元件M的输出端与共电极(分线型，Separate Wire Type)之间或者可以连接在开关元件M的输出端与前一栅极线G1至Gn之间(前栅型，Previous Gate Type)。
栅极驱动单元20连接到多条栅极线G1至Gn并将用于激活开关元件M的栅极信号提供给多条栅极线G1至Gn。数据驱动单元30连接到多条数据线D1至Dm。
这里，开关元件M是作为在沟道区中具有多晶硅的TFT的MOS晶体管。栅极驱动单元20和数据驱动单元30也可以是作为在沟道区中具有多晶硅的TFT的MOS晶体管。将参考图2和图3描述具有作为沟道区的多晶硅的TFT板。
图2是根据本发明实施例的TFT板的像素单元的布置图，图3是沿图2中线III-III’截取的TFT板的截面图。
如图2和图3所示，在透明绝缘基板110上形成由氧化硅或氮化硅制成的阻挡层111。在阻挡层111上形成用于TFT的由多晶硅制成的半导体层150，包括掺有高浓度n型杂质的源区153和漏区155以及位于源区153与漏区155之间未掺有杂质的沟道区154。在源区153与沟道区154之间以及在漏区155与沟道区154之间形成掺有低浓度n型杂质的轻掺杂区152。这里，形成阻挡层111用于阻挡基板110的杂质扩散进入半导体层150。然而，要注意在一些实施例中不要求并且可能不形成阻挡层111。
在基板110上形成栅极绝缘层图样140d和140q，其包括由多晶硅制成的半导体层150.栅极绝缘层图样140d和140q包括由氧化硅制成的第一栅极绝缘层图样401以及由氮化硅制成的第二栅极绝缘层图样402.为了降低包括由多晶硅制成的半导体层150的TFT的阈值电压(Vth)，必须减小栅极绝缘层图样的厚度.然而，在使用具有小介电常数(例如，3.9)的传统氧化硅层形成栅极绝缘层图样的情况下，限制了TFT的阈值电压Vth的降低.为了克服该限制，如果减小栅极绝缘层图样的厚度，则击穿电压(breakdown voltage)也降低，这可能增加由于静电导致故障的可能。因而，根据本发明实施例的TFT使用双层结构作为栅极绝缘层图样可以降低阈值电压Vth并提高其性能，就是说，在一个实例中，第一栅极绝缘层图样401由氧化硅制成并且第二栅极绝缘层图样402由具有介电常数大约是氧化硅的介电常数的二倍的氮化硅制成。
第一栅极绝缘层图样401以第一绝缘层的形式在形成有由多晶硅制成的半导体层150的基板110的整个表面上形成。这里，在第一绝缘层中分别形成第一和第二接触孔，作为用于使半导体层150中的源区153和漏区155与源电极和漏电极电连接的路径(后面将进行描述)。此外，第二栅极绝缘层图样402的两侧壁基本与在轻掺杂区152与源区153和漏区155之间的边界部分对准。
第二栅极绝缘层图样402用于使由多晶硅制成的半导体层150与栅电极124和存储电极133绝缘。此外，随后将描述，当注入杂质离子用于形成源区和漏区时，第二栅极绝缘层图样402也用作离子注入掩模。因为半导体层150被分为轻掺杂区152和与第二栅极绝缘层图样402的侧壁对准的源区153和漏区155，所以需要在生产过程中第二栅极绝缘层图样402的两个侧壁基本上与在轻掺杂区152与源区153之间的边界部分以及在轻掺杂区152与漏区155之间的边界部分对准。
在栅极绝缘层图样140d上形成沿一个方向延伸的栅极线121(图2)，并且栅极线121的一部分伸出以与由多晶硅制成的半导体层150的沟道区154交叠。栅极线121的交叠部分用作TFT板的栅电极124。
在栅极绝缘层图样140q上平行于栅极线121形成用于增加像素的存储容量的存储电极线131(图2)，其由与栅极线121相同的材料形成并在与栅极线121相同的层上形成。与由多晶硅制成的半导体层150交叠的存储电极线131的一部分对应于存储电极133，并且与存储电极133交叠的半导体层150对应于存储电极区157。
在存储电极区157的两侧形成轻掺杂区152，并且在存储电极区157的一侧形成重掺杂区158。栅极线121的另一部分可以具有更宽的宽度以与外部电路连接，并且可以直接与栅极驱动电路的输出端连接。
在形成有栅极线121、存储电极线131、和栅电极124的栅极绝缘层图样140d和140q和半导体层150上形成第一层间绝缘层601。第一层间绝缘层601包括分别露出源区153和漏区155的第一接触孔141和第二接触孔142。
在第一层间绝缘层601上形成与栅极线121交叉并限定像素区的数据线171(图2)。数据线171的一部分或分支部分穿过第一接触孔141连接到源区153，并且连接到源区153的数据线171的一部分用作TFT板的源电极173。数据线171的一端可以具有更宽的宽度以与外部电路连接，并且可以直接与数据驱动电路的输出端连接。
在与数据线171相同的层上形成与源电极173间隔开并穿过第二接触孔142连接到漏区155的漏电极175。
在第一层间绝缘层601、源电极173、漏电极175、以及数据线171上形成第二层间绝缘层602.第二层间绝缘层602包括露出漏电极175的第三接触孔143.在第二层间绝缘层602上的每个像素区中形成穿过第三接触孔143连接到漏电极175的像素电极190.
接下来，将参考图4描述根据本发明的另一实施例的TFT板。图4是根据本发明实施例的包括TFT的TFT板的截面图。根据本发明该实施例的TFT板与上面参考图1至图3描述的TFT板基本相同，不同之处在于，使第二栅极绝缘层图样402的两侧壁为锥形，使得侧壁的上部与栅电极124的各个侧壁基本对准，并且第二栅极绝缘层图样402的侧壁的下部与在轻掺杂区152与源区153之间的边界部分、在轻掺杂区152与漏区155之间的边界部分、以及在轻掺杂区152与重掺杂区158之间的边界部分基本对准。不再给出相同元件的重复解释。
因为第二栅极绝缘层图样402的两侧壁的上部与栅电极124的两侧壁基本对准，并且第二栅极绝缘层图样402的两侧壁的下部与在轻掺杂区152与源区153之间的边界部分、在轻掺杂区152与漏区155之间的边界部分、以及在轻掺杂区152与重掺杂区158之间的边界部分基本对准，所以连接第二栅极绝缘层图样402的两侧壁上部与下部的表面是倾斜的。在包括倾斜表面的倾斜部分之下的半导体层150的轻掺杂区152的杂质离子的浓度朝着在轻掺杂区152与源区153之间的边界部分、在轻掺杂区152与漏区155之间的边界部分、以及在轻掺杂区152与重掺杂区158之间的边界部分方向逐渐减小，随后将更加详细的描述制造TFT板的方法。
接下来，将参考图5描述根据本发明另一方面的TFT板。图5是根据本发明实施例的包括TFT的TFT板的截面图。根据本发明该实施例的TFT板与上面参考图1至图3描述的TFT板基本相同，不同之处在于，第二栅极绝缘层图样402的两侧壁与在轻掺杂区152与源区153之间的边界部分、在轻掺杂区152与漏区155之间的边界部分、以及在轻掺杂区152与重掺杂区158之间的边界部分基本对准，并且第一栅极绝缘层图样401的两侧壁与第二栅极绝缘层图样402的两侧壁基本对准，使得第一和第二栅极绝缘层图样401和402的侧壁基本形成线形表面。不再给出相同元件的重复解释。
接下来，将参考图6描述根据本发明另一方面的TFT板。图6是根据本发明实施例的包括TFT的TFT板的截面图。根据本发明该实施例的TFT板与上面参考图1至图3描述的TFT板基本相同，不同之处在于，第二栅极绝缘层图样402的两侧壁的上部与栅电极124的两侧壁基本对准，并且第二栅极绝缘层图样402的两侧壁的下部与在轻掺杂区152与源区153之间的边界部分、在轻掺杂区152与漏区155之间的边界部分、以及在轻掺杂区152与重掺杂区158之间的边界部分基本对准，以及第一栅极绝缘层图样401的两侧壁与第二栅极绝缘层图样402的两侧壁的下部基本对准。不再给出相同元件的重复解释。
接下来，将参考图7描述根据本发明另一方面的TFT板。图7是根据本发明实施例的包括TFT的TFT板的截面图。根据本发明该实施例的TFT板与上面参考图1至图3和图5描述的TFT板基本相同，不同之处在于，第二栅极绝缘层图样402的两侧壁与在轻掺杂区152与源区153之间的边界部分、在轻掺杂区152与漏区155之间的边界部分、以及在轻掺杂区152与重掺杂区158之间的边界部分基本对准，第一栅极绝缘层图样401的两侧壁与第二栅极绝缘层图样402的两侧壁基本对准，以及进一步在合成结构上形成保护层501。不再给出相同元件的重复解释。保护层501包括接触孔，在与形成有第一层间绝缘层601的第一接触孔141和第二接触孔142的位置基本相同的位置中形成。保护层的用途将稍后在描述制造TFT板的方法时详细描述。
现在将根据本发明实施例详细描述制造TFT板的方法。
图8、图11、图17、图19、和图21是示出制造如图2和图3所示的TFT板的像素单元的步骤的布置图，图9和图10是沿图8中线IX-IX’截取的TFT板的截面图，图12至图16是沿图11中线XII-XII’截取的TFT板的截面图，图18是沿图17中线XVIII-XVIII’截取的TFT板的截面图，图20是沿图19中线XX-XX’截取的TFT板的截面图，以及图22是沿图21中线XXII-XXII’截取的TFT板的截面图。
首先，如图8和图9所示，在透明绝缘基板110上形成阻挡层111。可用的透明绝缘基板110实例包括玻璃、石英、以及蓝宝石。在一个例子中通过沉积氧化硅(SiO2)或氮化硅(SiNx)形成阻挡层111。阻挡层111防止杂质从透明绝缘基板110扩散到半导体层150，但在一些实施例中不是必需的并且不形成。非晶硅沉积在阻挡层111上以形成非晶硅层。
在通过例如激光退火、炉内退火、或固相结晶使非晶硅层的非晶硅结晶之后，非晶硅层通过光刻法被图样化，从而形成由多晶硅制成的半导体层150。
接下来，如图10所示，由氧化硅制成的绝缘材料和由氮化硅制成的绝缘材料顺序沉积在形成有由多晶硅制成的半导体层150的基板110之上，从而形成第一绝缘层401和第二绝缘层402。由铝、铬、钼、或其合金制成的单层或多层沉积在第二绝缘层402上，从而形成栅极金属层120。不特别限定第一绝缘层401、第二绝缘层402、以及栅极金属层120的厚度，其可以随着装置特性而改变。接下来，在栅极金属层120上形成光刻胶层，其使用光掩模通过光刻法选择性地曝光(expose)并显影，从而形成光刻胶层图样53和54。随后将描述，将光刻胶层图样53和54用作用于图样化栅极金属层120为栅电极的蚀刻掩模和用作用于图样化第二绝缘层402或第一绝缘层401为栅极绝缘层图样的蚀刻掩模。光刻胶层图样53和54可以根据期望目的具有多种截面形状(例如，梯形截面或半球形截面)。将光刻胶层图样化成预定形状之后，图样化的光刻胶层被加热并收缩从而具有梯形截面。可选择地，易流动的光刻胶层可以被加热并成形使得其截面成为半球形。
用于形成栅电极124的金属层120可以具有两个具有彼此不同物理特性的层。一个层优选地由低电阻率金属(例如Al或AL合金(包括AL的金属，例如AlNd合金)等)制成。然而，可以使用任意相似的材料。低电阻率金属用于减少信号延迟或电压降。另一方面，另一层优选地由Mo或Mo合金(例如，Mo-W合金)或Cr等制成，其具有与氧化铟锌(ITO)或氧化铟锡(IZO)良好的接触特性。然而，可以使用任意相似的材料。例如，Al-Nd金属层可以使用包括大约8-15％的CH3COOH、大约5-8％的HNO3、大约50-60％的H3PO4、以及剩余部分为H2O的蚀刻溶液进行湿蚀刻，此蚀刻溶液可以将Al蚀刻出具有横向倾斜。在相同的蚀刻条件下，这种蚀刻溶液可以将MoW导电层蚀刻出具有横向倾斜。因此，可以连续地将Al-Nd层和MoW层蚀刻出横向倾斜。
接下来，如图11和图12所示，通过使用光刻胶层图样53和54作为掩模的各向同性蚀刻(isotropic etching)将栅极金属层120图样化成底切(undercut)结构，从而形成具有栅电极124的栅极线121以及具有存储电极133的存储电极线131。优选地，栅极线121和存储电极线131的横截面的侧壁倾斜以提高对将要形成的上层的粘着力。
如图13所示，通过使用光刻胶层图样53和54作为蚀刻掩模的各向同性蚀刻来图样化第二绝缘层402，从而以使得比栅极线124和存储电极133更宽的方式形成第二栅极绝缘层图样402.这里，第二绝缘层图样402位于由多晶硅制成的半导体层150与栅极线124之间，并且还位于半导体层150与存储电极133之间，用于使半导体层150、栅极线124、以及存储电极133彼此之间绝缘.同时，随后将描述，第二绝缘层图样402在注入杂质离子用于形成源区和漏区的情况下用作离子注入掩模.
接下来，在半导体层150中通过执行一次杂质离子注入或者通过顺序执行低浓度杂质离子注入和高浓度杂质离子注入可以形成轻掺杂区、源区、和漏区。
首先，将描述通过执行一次杂质离子注入来形成轻掺杂区、源区、和漏区的情况。如图14所示，在光刻胶图样53和54清除之后，通过使用栅电极124、存储电极133、以及栅极绝缘层图样140d和140q作为掩模的等离子体浸入(plasma immersion)来执行n型杂质离子注入。剂量可以是例如1.0×1015至3.0×1015微粒每CM2，并且可以根据栅极绝缘层图样的厚度、装置特性等而改变。因此，通过执行一次杂质离子注入来形成具有轻掺杂区152、源区153、以及漏区155的TFT结构。换句话说，在半导体层150中形成轻掺杂区152，其中通过由栅电极124和存储电极133露出的第二栅极绝缘层图样402防止离子注入。因为大部分渗入氧化硅层的离子被射出(project)并穿过第二栅极绝缘层图样402注入半导体层150的露出部分，所以在半导体层150的露出部分中形成源区153、漏区155、以及重掺杂区158。因为杂质离子没有注入半导体层150在栅电极124和存储电极133之下的部分，所以在该部分中形成沟道区154和存储电极区157，以隔离源区153、漏区155、以及重掺杂区158。在本实施例中通过一次杂质离子注入来形成包括轻掺杂区152、源区153、和漏区155的TFT结构的构成。
接下来，将描述通过顺序执行低浓度杂质离子注入和高浓度杂质离子注入来形成轻掺杂区、源区、和漏区的情况。如图15所示，在光刻胶层图样53和54清除之后，使用栅电极124、存储电极133、以及栅极绝缘层图样140d和140q作为掩模，利用扫描装置或离子束装置将n型杂质离子以低浓度(n-)注入到半导体层150，从而形成轻掺杂区152和沟道区154和157。换句话说，离子没有注入到由栅电极124和存储电极133覆盖的半导体层150中，从而分别形成沟道区154和157。渗入栅极绝缘层图样的预订数量的离子被射出并注入由栅电极124和存储电极133露出的第二栅极绝缘层图样402覆盖的半导体层150，从而形成轻掺杂区152。这里，剂量可以是例如5.0×1012至1.0×1013微粒每GM2，并且可以根据栅极绝缘层图样的厚度、装置特性等而改变。
如图16所示，使用栅电极124、存储电极133、以及栅极绝缘层图样140d和140q作为掩模，利用扫描装置或离子束装置将n型杂质离子以高浓度(n+)注入到半导体层150，从而形成源电极153、漏电极155、以及重掺杂区158。换句话说，因为大部分离子从未被第二栅极绝缘层图样402覆盖的半导体层150渗入氧化硅层并且被射出并穿过第二栅极绝缘层图样402注入到半导体层150的露出部分，因而在半导体层150的露出部分中形成源区153、漏区155、以及重掺杂区158。这里，剂量可以是例如1.0×1015至3.0×1015微粒每CM2，并且可以根据栅极绝缘层图样的厚度、装置特性等而改变。
接下来，如图17和图18所示，绝缘材料以覆盖由多晶硅制成的半导体层150的方式沉积在基板110的整个表面上，从而形成第一层间绝缘层601。然后通过使用掩模的光刻法来图样化第一层间绝缘层601，从而形成露出源区153和漏区155的第一接触孔141和第二接触孔142。
如图19和图20所示，在第一层间绝缘层601上形成数据金属层并且其通过使用掩模的光刻法被图样化，从而形成数据线171、漏电极175、以及源电极173.源电极173穿过第一接触孔141连接到源区153，并且漏电极175穿过第二接触孔142连接到漏区155.
可以通过沉积单层导电材料(例如，Al、包含Al的金属(例如Al合金)、Mo、或Mo合金)或多层导电材料(例如，Al合金层，以及Cr或Mo合金层)形成数据线171。这里，可以使用与栅极金属层相同的导电材料和蚀刻方法来图样化数据金属层。数据线171和漏电极175的截面优选地以预定倾斜角度成为锥形，用于确保与上覆层的粘着力。
接下来，如图21和图22所示，在包括数据线171和漏电极175的第一层间绝缘层601上沉积具有超平特性和感光灵敏度的有机材料，从而形成第二层间绝缘层602。然后通过使用掩模的光刻法图样化第二层间绝缘层602，从而形成露出漏电极175的第三接触孔143。
如图2和图3所示，透明的氧化铟锌(ITO)或氧化铟锡(IZO)沉积在包括第三接触孔143的第二层间绝缘层602上并被图样化，从而形成用于电连接像素电极190和多条信号线的连接部件(未示出)。像素电极190穿过第三接触孔143连接到漏电极175。接触辅助部件连接到穿过在第一层间绝缘层601和第二层间绝缘层602上延伸的第四接触孔(未示出)以及在第一层间绝缘层601、第二层间绝缘层602、和栅极绝缘层140上延伸的第五接触孔(未示出)电连接到数据线171和栅极线121的连接部。
在根据本发明实施例的制造TFT板的方法中，通过使用用于图样化栅电极的光刻胶图样来图样化绝缘层，形成栅极绝缘层图样。就是说，在没有附加步骤的情况下，通过使用用于限定轻掺杂区、源区、和漏区的栅极绝缘层图样作为离子注入掩模来执行离子注入，形成轻掺杂区、源区、和漏区，从而简化制造过程，从而使制造成本最小化。
接下来，将描述在根据本发明另一实施例的制造TFT板的方法。图23是根据本发明的另一实施例的制造TFT板的方法的中间步骤的截面图。
如图23所示，在根据本发明该实施例的制造TFT板的方法与图4中示出的根据本发明实施例的制造TFT板的方法基本相同，不同之处在于，使用用作用于栅电极124和存储电极133的蚀刻掩模的光刻胶层图样54和53来图样化第二栅极绝缘层，使得当远离各个栅电极124或存储电极133时，第二栅极绝缘层图样402的两侧壁的厚度减小(即，由栅电极204和存储电极133露出第二栅极绝缘层图样402的一部分以形成锥形截面。在一个实例中，使用SF6和O2的混合气体作为蚀刻气体，通过使用光刻胶层图样54和53作为用于形成栅电极124和存储电极133的蚀刻掩模的各向异性蚀刻处理，蚀刻由栅电极124露出的第二绝缘层的一部分，使得从栅电极区到外部形成倾斜表面。
第二栅极绝缘层图样402用作离子注入掩模，用于形成轻掺杂区152、源区153、漏区155、以及重掺杂区158。由于倾斜部分的厚度变化，相对于包括第二栅极绝缘层图样402的倾斜表面的倾斜部分，注入半导体层150的杂质离子的浓度朝第二栅极绝缘层图样402的两侧壁方向逐渐增加。通过倾斜部分的形状确定杂质离子浓度的改变。注入轻掺杂区152的杂质离子的浓度随着倾斜部分的倾斜(厚度变化)逐渐改变。在根据本发明该实施例的制造TFT板的方法中，包括具有浓度逐渐改变的轻掺杂区152，从而通过抑制电流漏泄防止TFT性能的退化。
虽然在本发明的上述实施例中描述了双绝缘层中只有一个被蚀刻并且用作用于限定源区、漏区、和轻掺杂区的离子注入掩模，但是双绝缘层的两层都可以被图样化以形成栅极绝缘层图样.
将描述根据本发明的另一实施例的制造TFT板的方法。图24是示出根据本发明的另一实施例的制造TFT板的方法的截面图。如图24所示，根据本发明该实施例的制造TFT板的方法与图5中示出的根据本发明实施例的制造TFT板的方法基本相同，不同之处在于，使用被用作用于栅电极124和存储电极133的蚀刻掩模的光刻胶层图样54和53来图样化第二绝缘层，以形成比栅电极124和存储电极133更宽的第二栅极绝缘层图样402，以及使用作为蚀刻掩模的光刻胶层图样54和53来图样化第一绝缘层，以形成第一栅极绝缘层图样401，其两侧壁与第二栅极绝缘层图样402的两侧壁基本对准。在根据本发明该实施例制造的TFT板中，只在沟道区154和轻掺杂区152上形成第一栅极绝缘层图样401，使得将轻掺杂区152的杂质离子的浓度控制在期望浓度变得更简单，因此通过抑制电流漏泄防止TFT性能的退化。
接下来，将描述根据本发明的另一实施例的制造TFT板的方法。图25是示出根据本发明的另一实施例的制造TFT板的方法的截面图。如图25所示，根据本发明该实施例的制造TFT板的方法与图6中示出的根据本发明实施例的制造TFT板的方法基本相同，不同之处在于，使用被用作用于栅电极124和存储电极133的蚀刻掩模的光刻胶层图样54和53来图样化第二绝缘层，使得第二栅极绝缘层图样402的两侧壁的厚度从由栅电极124和存储电极133露出的部分朝它的侧壁方向减小，以及使用作为蚀刻掩模的光刻胶层图样54和53来图样化第一绝缘层，以形成与第二栅极绝缘层图样402的两侧壁的下部基本对准的第一栅极绝缘层图样401。在根据本发明该实施例制造的TFT板中，只在沟道区154和轻掺杂区152上形成具有浓度逐渐变化的轻掺杂区152和第一栅极绝缘层图样401，使得将轻掺杂区152的杂质离子的浓度控制在期望浓度变得更简单，因此通过抑制电流漏泄防止TFT性能的退化。
将描述根据本发明的另一实施例的制造TFT板的方法。图26至图27是示出根据本发明另一实施例的制造TFT板的方法的截面图。首先，以与上面参考图12所述的根据本发明实施例的制造TFT板的方法相同的方式形成栅电极124和存储电极133。接下来，如图26所示，使用用作用于栅电极124和存储电极133的蚀刻掩模的光刻胶层(图12的54和53)来图样化第一绝缘层和第二绝缘层，从而形成比栅电极124和存储电极133更宽的第一栅极绝缘层图样401和第二栅极绝缘层图样402。然后使用栅电极124和存储电极133作为离子注入掩模，利用扫描装置或离子束装置注入低浓度杂质离子，从而形成轻掺杂区152。这里，剂量可以是例如5.0×1012至1.0×1013微粒每CM2，并且可以根据栅极绝缘层图样的厚度、装置特性等而改变。接下来，在所得的结构上形成保护层501。可由CVD形成保护层501，但不限于此。随后将描述，在高浓度离子注入期间，形成保护层501完全防止高浓度杂质离子注入到轻掺杂区152，同时允许杂质离子以期望的浓度注入源区153、漏区155、以及重掺杂区158。因此，可能抑制在分别与源区153和漏区155电连接的源电极和漏电极之间的接触电阻的增大。可由氮化硅或氧化硅形成保护层501，但不限于此。保护层501的厚度可以根据装置特性而改变。
接下来，如图27所示，使用栅电极124、存储电极133、和栅极绝缘层图样140d和140q作为掩模，利用扫描装置或离子束装置以约50-80eV的能量注入高浓度杂质离子，从而在穿过第一栅极绝缘层图样401和第二栅极绝缘层图样402露出的半导体层部分中形成源区153、漏区155、以及重掺杂区158.根据本发明另一实施例的制造TFT板的方法的剩余步骤与根据本发明实施例的制造TFT板的方法的剩余步骤基本相同.因此，如图7所示制造根据本发明另一方面的TFT板.这里，剂量可以是例如1.0×1015至3.0×1015微粒每CM2，并且可以根据栅极绝缘层图样的厚度、装置特性等而改变。
如上所述，根据本发明，使用栅电极、存储电极、双栅极绝缘层图样、和/或保护层作为用于形成源区/漏区和轻掺杂区的杂质离子注入的掩模，从而使简化制造过程。因此，可以通过抑制电流漏泄，以提高的处理效率制造TFT板，而不降低性能。
尽管已经根据本发明的示意性实施例描述了本发明，对于本领域的技术人员来说，显然在不背离本发明的范围和精神的前提下，可以作出各种修改和改变。例如，尽管上面已经描述由n型掺杂形成的TFT，本发明也可以应用于由p型掺杂形成的TFT。因此，应该理解，上述实施例不是限定性的，而是在各个方面作出说明。

Claims (21)

1.一种薄膜晶体管(TFT)板，包括：
基板；
半导体层，其形成在所述基板上，并且包括与沟道区的两侧邻接的轻掺杂区，以及与所述轻掺杂区邻接的源区和漏区；
栅电极，其形成在所述半导体层的所述沟道区上；
第一栅极绝缘层，其形成在所述半导体层与所述栅电极之间；
第二栅极绝缘层，其形成在所述第一栅极绝缘层与所述栅电极之间，并且具有侧壁，所述侧壁具有：上部部分，其具有与所述栅电极基本对准的边界；以及下部部分，其具有与所述轻掺杂区和所述源区之间的边界部分基本对准的边界以及与所述轻掺杂区和所述漏区之间的边界部分对准的边界；
层间绝缘层，其形成在所述栅电极、所述第一栅极绝缘层、以及所述第二栅极绝缘层上；以及
源电极和漏电极，其形成在所述层间绝缘层上，所述源电极穿过第一接触孔电连接到所述源区，并且所述漏电极穿过第二接触孔电连接到所述漏区，
其中，所述栅电极的侧壁的下部部分的边界与所述第二栅极绝缘层的侧壁的上部部分的边界完全接触。
2.根据权利要求1所述的TFT板，其中，所述第一栅极绝缘层的侧壁与所述第二栅极绝缘层的所述侧壁的下部基本对准。
3.根据权利要求1所述的TFT板，还包括在所述第二栅极绝缘层与所述层间绝缘层之间的保护层。
4.根据权利要求3所述的TFT板，其中，所述保护层包括氮化硅和氧化硅中的一种。
5.根据权利要求3所述的TFT板，其中，所述第一栅极绝缘层的侧壁与所述第二栅极绝缘层的所述侧壁基本对准。
6.根据权利要求1所述的TFT板，其中，所述第一栅极绝缘层具有与在所述轻掺杂区与所述源区之间的边界部分以及在所述轻掺杂区与所述漏区之间的边界部分基本对准的侧壁。
7.根据权利要求1所述的TFT板，其中，所述第一栅极绝缘层包括氧化硅，并且所述第二栅极绝缘层包括氮化硅。
8.根据权利要求1所述的TFT板，其中，所述轻掺杂区的杂质离子的浓度从在所述轻掺杂区与所述源区/漏区之间的边界部分朝着在所述轻掺杂区与所述沟道区之间的边界部分的方向逐渐增加。
9.根据权利要求1所述的TFT板，其中，所述第一栅极绝缘层和所述层间绝缘层包括所述第一接触孔和所述第二接触孔。
10.一种制造薄膜晶体管(TFT)板的方法，所述方法包括：在基板上设置半导体层；
在所述半导体层上川页序形成第一栅极绝缘层、第二栅极绝缘层、以及金属层；
通过使用在所述金属层上形成的光刻胶图样作为蚀刻掩模来图样化所述金属层，形成栅电极；
使用所述光刻胶层图样作为蚀刻掩模来图样化所述第二栅极绝缘层；
使用所述栅电极和所述图样化的第二栅极绝缘层作为离子注入掩模来注入杂质离子，从而在对应于所述栅电极位置的所述半导体层区域中形成沟道区，在对应于由所述栅电极露出的所述图样化的第二栅极绝缘层部分的位置的所述半导体层区域中形成轻掺杂区，以及在对应于所述第二栅极绝缘层侧面位置的所述半导体层区域中形成源区和漏区；
在所述栅电极、所述第一栅极绝缘层、以及所述第二栅极绝缘层上形成层间绝缘层；
形成穿过第一接触孔电连接到所述源区的源电极；以及形成穿过第二接触孔电连接到所述漏区的漏电极，
其中，所述图样化的第二栅极绝缘层被形成为使得其厚度在远离所述栅电极的方向上减小。
11.根据权利要求10所述的方法，还包括在图样化所述第二栅极绝缘层之后，使所述第一栅极绝缘层的两侧壁与所述第二栅极绝缘层的两侧壁基本对准。
12.根据权利要求10所述的方法，其中，所述第一栅极绝缘层包括氧化硅，并且所述第二栅极绝缘层包括氮化硅。
13.根据权利要求10所述的方法，其中，通过各向异性蚀刻处理图样化所述第二栅极绝缘层。
14.根据权利要求13所述的方法，其中，使用SF6和O2的混合气体执行所述各向异性蚀刻处理。
15.根据权利要求14所述的方法，其中，所述轻掺杂区的杂质离子的浓度从在所述轻掺杂区与所述源区/漏区之间的边界部分朝着在所述轻掺杂区与所述沟道区之间的边界部分的方向逐渐增加。
16.一种制造薄膜晶体管(TFT)板的方法，所述方法包括：
在基板上设置半导体层；
在所述半导体层上顺序形成第一栅极绝缘层、第二栅极绝缘层、以及金属层；
通过使用在所述金属层上形成的光刻胶图样作为蚀刻掩模来图样化所述金属层，形成栅电极；
使用所述光刻胶层图样作为蚀刻掩模来图样化所述第二栅极绝缘层；
使用所述栅电极和所述图样化的第二栅极绝缘层作为离子注入掩模来注入低浓度杂质离子，从而在对应于所述栅电极位置的所述半导体层区域中形成沟道区，以及在对应于由所述栅电极露出的所述图样化的第二栅极绝缘层部分的位置的所述半导体层区域中形成轻掺杂区；
使用所述栅电极和所述图样化的第二栅极绝缘层作为离子注入掩模来注入高浓度杂质离子，从而在对应于所述第二栅极绝缘层侧面位置的所述半导体层区域中形成源区和漏区；
在合成结构上形成层间绝缘层；以及
在所述层间绝缘层上形成穿过所述层间绝缘层的第一接触孔和第二接触孔电连接到所述源区和所述漏区的源电极和漏电极。
17.根据权利要求16所述的方法，还包括在形成所述层间绝缘层之前，在所述合成结构上形成保护层。
18.根据权利要求17所述的方法，还包括在图样化所述第二栅极绝缘层之后，使所述第一栅极绝缘层的两侧壁与所述第二栅极绝缘层的两侧壁基本对准。
19.根据权利要求17所述的方法，还包括：
使用所述保护层、所述栅电极、以及所述图样化的第二栅极绝缘层作为离子注入掩模来注入高浓度杂质离子，从而在对应于所述第二栅极绝缘层侧面位置的所述半导体层区域中形成源区和漏区；
在所述保护层上形成层间绝缘层；以及
形成分别穿过所述保护层和所述层间绝缘层的第一接触孔和第二接触孔分别电连接到所述源区和所述漏区的源电极和漏电极。
20.根据权利要求17所述的方法，其中，所述保护层包括氧化硅和氮化硅中的一种。
21.根据权利要求17所述的方法，其中，通过化学汽相沉积形成所述保护层。
CN2006100903263A 2005-06-30 2006-06-29 薄膜晶体管板及其制造方法 Expired - Fee Related CN1893116B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2005-0058444 2005-06-30
KR1020050058437A KR101188868B1 (ko) 2005-06-30 2005-06-30 박막 트랜지스터 기판 및 그 제조 방법
KR10-2005-0058437 2005-06-30
KR1020050058444A KR101172015B1 (ko) 2005-06-30 2005-06-30 박막 트랜지스터 기판 및 그 제조 방법
KR1020050058444 2005-06-30
KR1020050058437 2005-06-30

Publications (2)

Publication Number Publication Date
CN1893116A CN1893116A (zh) 2007-01-10
CN1893116B true CN1893116B (zh) 2010-05-12

Family

ID=37597758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100903263A Expired - Fee Related CN1893116B (zh) 2005-06-30 2006-06-29 薄膜晶体管板及其制造方法

Country Status (2)

Country Link
KR (1) KR101188868B1 (zh)
CN (1) CN1893116B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102136427A (zh) * 2010-12-24 2011-07-27 苏州华芯微电子股份有限公司 有效的实现低阈值电压mos器件的方法
KR102660292B1 (ko) * 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
CN110571226B (zh) * 2019-09-05 2021-03-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN110600517B (zh) 2019-09-16 2021-06-01 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001168341A (ja) * 1999-12-09 2001-06-22 Sanyo Electric Co Ltd 半導体装置及び半導体装置の活性化方法
KR101018752B1 (ko) * 2003-12-19 2011-03-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device

Also Published As

Publication number Publication date
KR20070002771A (ko) 2007-01-05
KR101188868B1 (ko) 2012-10-09
CN1893116A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
TWI401802B (zh) 薄膜電晶體板及其製造方法
CN101043047B (zh) 显示装置及其制造方法
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
US8895979B2 (en) Vertical thin-film transistor structure of display panel and method of fabricating the same
KR101272892B1 (ko) 어레이 기판
US6958252B2 (en) Flat panel display device and method of manufacturing the same
CN101887186B (zh) 用于显示设备的阵列基板及其制造方法
US7315076B2 (en) Display device and manufacturing method of the same
CN1873989B (zh) 薄膜晶体管以及制造薄膜晶体管基板的方法
US7768010B2 (en) Poly crystalline silicon semiconductor device and method of fabricating the same
CN105280137A (zh) 有机发光显示器及其制造方法
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
US7638371B2 (en) Method for manufacturing thin film transistor display array with dual-layer metal line
CN1893116B (zh) 薄膜晶体管板及其制造方法
CN111146212B (zh) 半导体基板
KR101749265B1 (ko) 어레이 기판 및 그 제조 방법
CN105655407A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
KR20150087617A (ko) 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
US20060118787A1 (en) Electronic device with electrostatic discharge protection
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
US10249763B2 (en) Array substrate, and display device, and fabrication methods
KR101172015B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20080054267A1 (en) Display apparatus and manufacturing method of the same
KR101957144B1 (ko) 어레이 기판
KR100580825B1 (ko) 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130104

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130104

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20170629