CN107393930A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107393930A
CN107393930A CN201710201625.8A CN201710201625A CN107393930A CN 107393930 A CN107393930 A CN 107393930A CN 201710201625 A CN201710201625 A CN 201710201625A CN 107393930 A CN107393930 A CN 107393930A
Authority
CN
China
Prior art keywords
insulating barrier
driving transistor
transistor
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710201625.8A
Other languages
English (en)
Other versions
CN107393930B (zh
Inventor
甚田诚郎
甚田诚一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107393930A publication Critical patent/CN107393930A/zh
Application granted granted Critical
Publication of CN107393930B publication Critical patent/CN107393930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种显示装置，包括多个像素，所述像素中的至少一个由下到上依次包括：多晶硅层，具有第一沟道区和第二沟道区；第一绝缘层；第一金属层，具有第一布线部；第二绝缘层；第二金属层，具有第二布线部；第三绝缘层；以及发光元件。其中，所述第一布线部与所述第一沟道区重叠，所述第二布线部与所述第二沟道区重叠，所述第一布线部和所述第二布线部中的每一个由钼制成，所述第二沟道区包括弯曲部，所述第一沟道区配置为从数据线提供数据电压，并且其中，所述第二沟道区配置为根据所述数据电压从电压线向所述发光元件提供驱动电流。

Description

显示装置
技术领域
本公开涉及一种显示装置，其包括电流驱动的显示元件、制造这种显示装置的方法，和设有这种显示装置的电子设备。
背景技术
近年来，在进行图像显示的显示装置的领域中，使用电流驱动的光学元件作为发光元件的显示装置(有机电致发光(EL)显示装置，诸如有机EL元件)(其发光亮度基于流动电流的值而变化)已经被开发且其商业化正在进行。不像液晶元件或其它元件，发光元件是自发光元件，且无需单独的光源(背光)。因此，与其需要光源的液晶显示装置相比，有机EL显示装置具有图像的高可见度、低功耗和元件的高响应速度等的特性。
在这样的显示装置中，单位像素可包括例如写入晶体管和驱动晶体管。写入晶体管适于选择像素信号要被写入其中的单位像素，且驱动晶体管适于将电流提供到发光元件。例如，在PTL 1中，公开了一种显示装置，其中驱动晶体管的电流驱动能力被设置为低于写入晶体管的电流驱动能力。此外，例如，在PTL 2中，公开了一种显示装置，其中驱动晶体管的沟道长度L被设置为长于写入晶体管的沟道长度L。此外，例如，在PTL3中，公开了一种显示装置，其还包括AC晶体管，且驱动晶体管的沟道长度L与沟道宽度W的比例(L/W)被设置为大于AC晶体管的沟道长度L与沟道宽度W的比例(L/W)。
参考文献列表
专利文献
PTL 1：日本未审查专利申请公开号2003-308030
PTL 2：日本未审查专利申请公开号2008-46427
PTL 3：日本未审查专利申请公开号2005-202371
发明内容
顺便提及，在显示装置中，通常需要高图像质量，且期望图像质量的进一步提高。
因此，理想的是提供一种显示装置，包括多个像素，所述像素中的至少一个包括：多晶硅层，具有第一沟道区和第二沟道区；第一绝缘层，形成在所述多晶硅层上；第一金属层，形成在所述第一绝缘层上并且具有第一布线部；第二绝缘层，形成在所述第一金属层上；第二金属层，形成在所述第二绝缘层上并且具有第二布线部；第三绝缘层，形成在所述第二金属层上；以及发光元件，形成在所述第三绝缘层上并且配置为发射光。其中，所述第一布线部与所述第一沟道区重叠，所述第二布线部与所述第二沟道区重叠，所述第一布线部和所述第二布线部中的每一个由钼制成，所述第二沟道区包括弯曲部，所述第一沟道区配置为从数据线提供数据电压，并且所述第二沟道区配置为根据所述数据电压从电压线向所述发光元件提供驱动电流。
根据本公开的各自实施例的显示装置，使得能够提高图像质量。此外，这里描述的影响是非限制性的。由技术实现的效果可以是本公开中描述的一个或多个效果。
附图说明
[图1]图1是示出根据本公开的第一实施例的显示装置的构造实例的框图。
[图2]图2是示出图1所示的子像素的构造实例的电路图。
[图3]图3是示出图1所示的显示部的概略截面结构的横截面图。
[图4A]图4A是示出图1所示的像素的结构实例的示意图。
[图4B]图4B是示出在图1所示的像素的结构实例的另一示意图。
[图4C]图4C是示出图1所示的像素的另一结实例的示意图。
[图5]图5是示出电路区域的构造实例的说明图。
[图6]图6是示出图2所示的驱动晶体管的构造实例的平面图。
[图7]图7是示出图1所示的显示装置的操作实例的时序波形图。
[图8]图8是解释由ELA设备扫描的说明图。
[图9A]图9A是示出图2所示的驱动晶体管的一个方向的实例的说明图。
[图9B]图9B是示出图2所示的驱动晶体管的方向的另一实例的说明图。
[图10]图10是示出根据第一实施例的修改的驱动晶体管的构造实例的平面图。
[图11]图11是示出根据第一实施例的另一修改的驱动晶体管的结构实例的平面图。
[图12A]图12A是示出根据第一实施例的另一修改的驱动晶体管的结构实例的概略横截面图。
[图12B]图12B是示出根据第一实施例的另一修改的驱动晶体管的结构实例的示意横截面图。
[图12C]图12C是示出根据第一实施例的另一修改的驱动晶体管的结构实例的示意横截面图。
[图13]图13是示出根据第一实施例的另一修改的电路区域的结构实例的说明图。
[图14]图14是示出图13所示的电路区域中的驱动晶体管的构造实例的平面图。
[图15]图15是示出根据第一实施例的另又一修改的像素的结构实例的示意图。
[图16A]图16A是示出根据第一实施例的另一修改的像素的结构实例的示意图。
[图16B]图16B是示出图16A所示的像素的结构实例的另一示意图。
[图17A]图17A是示出根据第一实施例的另一修改的像素的结构实例的示意图。
[图17B]图17B是示出图17A所示的像素的结构实例的另一示意图。
[图18A]图18A是示出根据第一实施例的另一修改的像素的结构实例的示意图。
[图18B]图18B是示出根据第一实施例的另一修改的像素的结构实例的示意图。
[图18C]图18C是示出根据第一实施例的另一修改的像素的结构实例的示意图。
[图18D]图18D是示出图18A至图18C中的任何所示的像素的结构实例的另一示意图。
[图19A]图19A是示出根据第一实施例的另一修改的像素的结构实例的示意图。
[图19B]图19B是示出根据第一实施例的另一修改的像素的结构实例的示意图。
[图19C]图19C是示出图19A至图19C中的任何所示的像素的结构实例的另一示意图。
[图20A]图20A是示出根据第一实施例的另一修改的驱动晶体管的构造实例的平面图。
[图20B]图20B是示出根据第一实施例的另一修改的驱动晶体管的构造实例的平面图。
[图21]图21是示出根据第二实施例的各自晶体管的示意截面结构的截面图。
[图22]图22是示出制造图21所示的晶体管的过程的说明图。
[图23]图23是示出根据第二实施例的修改的各自晶体管的示意截面结构的截面图。
[图24]图24是示出制造图23所示的晶体管的过程的说明图。
[图25]图25是示出根据第二实施例的修改的晶体管的示意截面结构的截面图。
[图26]图26是示出制造图25所示的晶体管的过程的说明图。
[图27]图27是示出根据第二实施例的修改的各自晶体管的示意截面结构的截面图。
[图28]图28是示出制造图27所示的晶体管的过程的说明图。
[图29]图29是示出根据第三实施例的晶体管的晶粒的说明图。
[图30]图30是示出根据第三实施例的显示装置的实施实例的示意图。
[图31]图31是示出根据第三实施例的修改的各自晶体管的示意截面结构的截面图。
[图32]图32是示出图31所示的驱动晶体管的构造实例的平面图。
[图33]图33是示出根据第三实施例的另一修改的驱动晶体管的构造实例的平面图。
[图34]图34是示出根据任何实施例应用于其的电视的外观构造的透视图。
[图35]图35是示出根据修改的子像素的构造实例的电路图。
[图36]图36是示出包括图35所示的子像素的显示装置的操作实例的时序波形图。
[图37]图37是示出根据另一修改的子像素的构造实例的电路图。
[图38A]图38A是示出根据参考实例的驱动晶体管的构造实例的平面图。
[图38B]图38B是示出根据另一参考实例的驱动晶体管的构造实例的平面图。
[图38C]图38C是示出根据另一参考实例的驱动晶体管的构造实例的平面图。
[图38D]图38D是示出根据另一参考实例的驱动晶体管的构造实例的平面图。
具体实施方式
在下面参考附图详细描述本公开的一些实施例。此外，其描述以下面的顺序给出。
1.第一实施例
2.第二实施例
3.第三实施例
4.应用实例
[1.第一实施例]
[构造实例]
图1示出根据第一实施例的显示装置的构造实例。显示装置1可以是使用有机EL元件的有源矩阵显示装置。此外，根据本公开的各个实施例的显示驱动方法和制造显示装置的方法由本实施例实施，且因此一起给出其描述。
显示装置1可包括显示部10和驱动部20。驱动部20可包括图像信号处理部21、时序产生部22、扫描线驱动部23、电力线驱动部26和数据线驱动部27。
显示部10可由以矩阵布置的多个像素PIX构造。每个像素Pix可包括红色(R)、绿色(G)、蓝色(B)和白色(W)的四个子像素11(11R、11G、11B和11W)。在本实例中，四个子像素11R、11G、11B和11W可在每个像素Pix中布置成两行和两列。更具体而言，在每个像素Pix中，红色(R)子像素11R可设置在左上角，绿色(G)子像素11G可设置在右上角，蓝色(B)子像素11B可设置在左下角，且白色(W)子像素11W可设置在右下角。
图2示出子像素11的电路构造的实例。显示部10可包括在行方向上延伸的多个扫描线WSL和多个电力线PL，和在列方向上延伸的多个数据线DTL。虽然未示出，数据线DTL中的每个的一端可耦接到数据线驱动部27，扫描线WSL中的每个的一端可耦接到扫描线驱动部23，且数据线DTL中的每个的一端可耦接到电力线驱动部26。子像素11中的每个可设置在扫描线WSL中的每个和数据线DTL中的每个之间的交点。
子像素11可包括写入晶体管WSTr、驱动晶体管DRTr、发光元件30和电容器Cs。换言之，在该实例中，子像素11可具有由两个晶体管(写入晶体管WSTr和驱动晶体管DRTr)和电容器Cs构造的所谓的“2Tr1C”构造。
写入晶体管WSTr和驱动晶体管DRTr每个都可由例如N沟道金属氧化物半导体(MOS)薄膜晶体管(TFT)构造。写入晶体管WSTr的栅极可耦接到扫描线WSL，其源极可耦接到数据线DTL，且其漏极可耦接到驱动晶体管DRTr的栅极和电容器Cs的一端。驱动晶体管DRTr的栅极可耦接到写入晶体管WSTr的漏极和电容器Cs的一端，其漏极可耦接到电力线PL，并且其源极可耦接到电容器Cs的另一端和发光元件30的阳极。
电容器Cs的一端可耦接到例如驱动晶体管DRTr的栅极，并且其另一端可耦接到例如驱动晶体管DRTr的源极。发光元件30可以是由有机EL元件构造的发光元件，并且其阳极可耦接到驱动晶体管DRTr的源极和电容器Cs的另一端，并且其阴极可由驱动部20提供作为直流电压的电压Vcath。发光元件30可发射白光。更具体而言，在本实例中，如将在后面中描述，子像素11R、11G、11B和11W可使用发射白光的发光元件30和滤色器218(后述)分别产生红色(R)、绿色(G)、蓝色(B)和白色(W)的光。
图3是显示部10的截面图。显示部10可包括透明衬底200、栅极201、多晶硅203、阳极212、发光层230、阴极216和滤色器218。
透明衬底200可以是显示部10的支撑衬底，该衬底可由例如玻璃或塑料形成。此外，虽然在本实例中使用了透明衬底200；替代地，可使用非透明衬底，诸如金属板。栅极201可选择地形成于透明衬底200上。栅极201可由例如钼(Mo)形成。绝缘层202可设置在透明衬底200和栅极201上。绝缘层202可由例如氧化硅(SiO 2)或氮化硅(SiNx)形成。多晶硅203可设置在绝缘层202以便覆盖对应于栅极201的区域。栅极201和多晶硅203可构造驱动晶体管DRTr和任何其它装置。此外，在本实例中，晶体管具有其中栅极201形成于多晶硅203下方的所谓的底栅结构；但是，晶体管的结构不限于此。晶体管可具有其中栅极形成于多晶硅上方的所谓的顶栅结构。绝缘层204可设置在多晶硅203和绝缘层202上。绝缘层204可由例如类似于绝缘层202的材料形成。此外，接触/布线205可设置在其中设置有多晶硅203的区域的一部分中以便穿透绝缘层204。布线205可由例如钛(Ti)/铝(Al)/钛(Ti)三层构造。
绝缘层211可设置在绝缘层204上。绝缘层211可由例如聚酰亚胺或丙烯酸树脂形成。阳极212可选择地形成于绝缘层211上。阳极212可穿透绝缘层211以耦接到与驱动晶体管DRTr的源极相关的接触/布线205。阳极212可由例如ITO/Al合金、Al合金、ITO/Ag合金或ITO/Ag合金形成。换言之，阳极212理想地具有反射光的属性。绝缘层213可设置在阳极212和绝缘层211上。绝缘层213可由例如类似于绝缘层211的材料的材料形成。开口WIN可设置在其中在绝缘层213中形成阳极212的区域的一部分上。由黄色发光层214和蓝色发光层215构造的发光层230可均匀地设置在阳极212和绝缘层213上方。黄色发光层214可以是发射黄色(Y)光的有机EL层，并且可由发射黄光的材料形成。蓝色发光层215可以是发射蓝色(B)光的有机EL层，且可由发射蓝色光的材料形成。此外，在该实例中，蓝色发光层215层叠在黄色发光层214上；但是，该结构不限于此。可替代地，例如，黄色发光层214可层叠在蓝色发光层215上。阴极216可均匀地设置在蓝色发光层215上。阴极216可以是透明或半透明的电极，并且可由例如，镁银(MgAg)或IZO(注册商标)形成。在其中阴极216由镁银形成的情况下，厚度是约几nm的阴极216可制为半透明。在其中阴极216由IZO形成的情况下，理想的是形成阴极216为例如具有从几十nm到几千nm的范围内的膜厚度。换言之，IZO是透明材料，这允许以稍微厚的厚度形成阴极216以实现所需的低薄层电阻值。绝缘层217可设置在阴极216上。绝缘层217可由例如氮化硅(SiNx)形成。可设置绝缘层217以防止特性(诸如由进入发光层230的湿气引起的发光效率)的变化。此外，当由进入的水份引起的问题由任何其它技术解决时，绝缘层217可被省略。透明衬底220可利用绝缘层221结合到绝缘层217，其中绝缘层221是两者之间的密封树脂。透明衬底220可具有滤色器218和形成于其表面上的黑矩阵219。透明衬底220可由具有透明度的衬底形成，因为透明衬底220设置在如后面描述的光从其上发射的表面上。红色(R)滤色器218可设置在对应于子像素11R的区域中，绿色(G)滤色器218可设置在对应于该子像素11G的区域中，蓝色(B)滤色器218可设置在对应于子像素11B的区域中，且白色(W)滤色器218可设置在对应于子像素11W的区域中。
图4A示意地示出像素Pix的结构，且图4B示意地示出像素Pix的截面结构。因此，在像素Pix中，从黄色发光层214发射的黄色光和从蓝色发光层215发射的蓝色光可混合以成为白色光，且白色光可在相对于作为支撑衬底的透明衬底200的相反方向上行进。换言之，发光元件30可以是所谓的顶部发射的发光元件。白色光可然后通过滤色器218从显示表面输出。更具体而言，在子像素11R、11G和11B中，红色分量、绿色分量和蓝色分量可与白色光分离并分别由红色、218(R)、绿色(G)和蓝色(B)的滤色器的输出。此外，在子像素11W中，白色光的色域可由白色(W)滤色器218调整。此外，例如，在其中所需的图像质量(色域)不是那么高的应用中，可不设置白色(W)滤色器218。
此外，在本实例中，黄色发光层214由发射黄色(Y)光的材料形成；但是，该材料不限于此。或者，例如，如图4C所示，黄色发光层214可由掺杂有发射绿色(G)光的材料的发射红色(R)光的材料构造，或掺杂有红色(R)光的材料的发射绿色(G)光的材料构造。即使在这种情况下，发光层的层叠顺序也可以改变。
图5示出阳极212在像素Pix中的布置。在像素Pix中，可设置四个电路区域15R、15G、15B和15W和四个阳极212R、212G、212B和212W。
电路区域15R可以是其中设置子像素11R中除了发光元件30之外的装置(写入晶体管WSTr、驱动晶体管DRTr和电容器Cs)的区域。同样，电路区域15G可以是其中设置子像素11G中除了发光元件30之外的装置的区域。电路区域15B可以是其中设置子像素11B中除了发光元件30之外的装置的区域。电路区域15W可以是其中设置子像素11W中除了发光元件30之外的装置的区域。在电路区域15R、15G、15B和15W中的每个中，写入晶体管WSTr、驱动晶体管DRTr和电容器Cs可以相同的布局布置。以这样的方式转向相同的布局能够提高布局过程的效率。
阳极212R可以是子像素11R的阳极212，阳极212G可以是子像素11G的阳极212，阳极212B可以是子像素11B的阳极212，且阳极212W可以是子像素11W的阳极212。阳极212R、212G、212B和212W可通过接触件205分别耦接到形成于电路区域15R、15G、15B和15W中的驱动晶体管DRTr的源极。
图6示出驱动晶体管DRTr的构造实例。驱动晶体管DRTr的多晶硅203可形成为通过在不设置栅极201的区域中折叠而与栅极201重叠三次。多晶硅203的折叠部W1可在制造中注入离子并且因此可以是低电阻。换言之，多晶硅203中与栅极201重叠的部分可充当有效沟道CH。因此，串联耦接的三个沟道CH可并列设置在与驱动晶体管DRTr的沟道CH的延伸方向交叉的方向上。而且，如后面将要描述的，在显示装置1中，显示部10中的所有驱动晶体管DRTr可设置为允许沟道CH在相同方向上延伸。这样的构造使得能够有效地利用有限的空间来构造具有长沟道长度L的驱动晶体管DRTr，由此如后面将描述的增强图像质量。
如图1所示，驱动部20可基于从外部提供的图像信号Sdisp和同步信号Ssync驱动显示部10。驱动部20可包括图像信号处理部21、时序产生部22、扫描线驱动部23、电力线驱动部26和数据线驱动部27。
图像信号处理部21可对从外部提供的图象信号Sdisp进行预定信号处理以产生图像信号Sdisp2。预定信号处理的实例可包括伽马校正和过激励校正。
时序产生部22可以是一个电路，该电路基于从外部提供的同步信号Ssync将控制信号提供到扫描线驱动部23、电力线驱动部26和数据线驱动部27中的每个，以控制这些部分彼此同步操作。
扫描线驱动部23可根据从时序产生部22提供的控制信号将扫描信号WS依次施加于多个扫描线WSL以依次选择子像素11。
电力线驱动部26可根据从时序产生部22提供的控制信号将电力信号DS依次施加于多个电力线PL，以控制子像素11的发光操作和消光操作。电力信号DS可在电压Vccp和电压Vini之间传输。如后面将要描述的，电压Vini可以是初始化子像素11的电压，且电压Vccp可以是允许电流Ids流过驱动晶体管DRTr的电压，从而使发光元件30发光。
数据线驱动部27可根据从图象信号处理部21提供的图象信号Sdisp2和从时序产生部22提供的控制信号产生信号Sig，并且可将信号Sig施加于每个数据线DTL。信号Sig可包括指示每个子像素11的发光亮度的像素电压VSig。
如后面将要描述的，在一个水平周期过程中，该构造允许驱动部20将像素电压VSig写入每个子像素11中并允许发光元件30发出其亮度对应于写入的像素电压VSig的光。
在这里，沟道CH对应于本公开中的“沟道部”的具体但非限制性的实例。折叠部W1对应于本公开中的“耦接部”的具体但非限制性的实例。
[操作和动作]
接下来，描述根据本实施例的显示装置1的操作和动作。
(整体操作概述)
首先，参考图1，描述显示装置1的整体操作概要。图像信号处理部21可对从外部提供的图象信号Sdisp进行预定信号处理以产生图像信号Sdisp2。时序产生部22可基于从外部提供的同步信号Ssync将控制信号提供到扫描线驱动部23、电力线驱动部26和数据线驱动部27中的每个，以控制这些部分彼此同步操作。扫描线驱动部23可根据从时序产生部22提供的控制信号将扫描信号WS依次提供到多个扫描线WSL以依次选择子像素11。电力线驱动部26可根据从时序产生部22提供的控制信号将电力信号DS依次施加于多个电力线PL，以控制子像素11的发光操作和消光操作。数据线驱动部27可根据从图象信号处理部21提供的图象信号Sdisp2和从时序产生部22提供的控制信号产生包括与子像素11的每一个的亮度对应的像素电压VSig的信号Sig，并且可将信号Sig施加于每个数据线DTL。显示部10可基于从驱动部20提供的扫描信号WS、电力信号DS和信号Sig进行显示操作。
(详细操作)
接下来描述显示装置1的详细操作。
图7是指示显示装置1的显示操作的时序图，其中(A)示出扫描信号WS的波形，(B)示出电力信号DS的波形，(C)示出信号Sig的波形，(D)示出驱动晶体管DRTr的栅极电压Vg的波形，且(E)示出驱动晶体管DRTr的源极电压Vs的波形。
驱动部20在一个水平周期(1H)(写入周期P1)过程中将像素电压VSig写入每个子像素11中。此后，每个子像素11的发光元件30发射具有对应于写入像素电压VSig的亮度的光(发射周期P2)。其细节如下所描述。
首先，驱动部20在从时刻t1到时刻t2的周期(接线期间P1)将像素电压VSig写入每个子像素11中。更具体而言，首先，数据线驱动部27在时刻t1将信号Sig设置为像素电压VSig(图7的(C))，且扫描线驱动部23将扫描信号WS的电压从低电平改变到高电平(图7的(A))。这使写入晶体管WSTr进入ON(打开)状态，且驱动晶体管DRTr的栅极电压Vg被相应地设置为电压VSig(图7的(D))。此外，在相同时间，电力线驱动部26将电力信号DS从电压Vccp改变到电压Vini(图7的(B))。这使驱动晶体管DRTr进入ON状态，且驱动晶体管DRTr的源极电压Vs被设置为电压Vini(图7的(E))。
然后，扫描线驱动部23在时刻t2将扫描信号WS的电压从高电平改变到低电平(图7的(A))。这使写入晶体管WSTr进入OFF(关闭)状态，且驱动晶体管DRTr的栅极变为浮置。此后，保持电容器Cs的终端间电压(即驱动晶体管DRTr的栅极-源极电压Vgs)。
接下来，驱动部20使子像素11在时刻t3后面的周期期间(发射周期P2)发光。更具体而言，在时刻t3，电力线驱动部26将电力信号DS从电压Vini改变到电压Vccp(图7的(B))。这使电流Ids能够流过驱动晶体管DRTr，且驱动晶体管DRTr的源极电压Vs相应地增加(图7的(E))。随着源极电压Vs的增加，驱动晶体管DRTr的栅极电压Vg也增加(图7的(D))。然后，当驱动晶体管DRTr的源极电压Vs变得大于发光元件30的阈值电压Vel和电压Vcath的总和(Vel+Vcath)时，电流在发光元件30的阳极和阴极之间流动，这导致发光元件30的光发射。换言之，源极电压Vs增加了与发光元件30的元素变化相对应的量，且发光元件30发光。
此后，在显示装置1中，在预定周期(一帧周期)经过之后，周期从发射周期P2移位到写入周期P1。驱动部20进行驱动以重复一系列操作。
(图像质量)
接下来，描述显示装置1的图像质量。数据线驱动部27可根据图像信号Sdisp2或任何其它信号产生信号Sig(该信号包括指示每个子像素11的发光亮度的像素电压VSig)，以将信号Sig施加于每个数据线DTL。此时，由于在制造显示装置1中的元件的特性变化，像素电压VSig可针对每个数据线DTL而改变。即使在这种情况下，如图7所示，在显示装置1中，驱动晶体管DRTr通过串联耦接多个沟道CH来构造，这使得能够减少图像质量的劣化的风险。其细节如下所描述。
如图7所示，在子像素11中，在写入周期P1过程中，驱动晶体管DRTr的栅极电压Vg可被设置为像素电压VSig且源极电压Vs可被设置为预定电压Vini。然后，此时的栅极-源极电压Vgs(＝VSig-Vini)可在发射周期P2过程中保持，且驱动晶体管DRTr可允许与栅极-源极电压Vgs对应的漏极电流Ids在发射周期P2过程中流过发光元件30。在这种情况下，驱动晶体管DRTr可在所谓的饱和区域中操作。驱动晶体管DRTr在饱和区域中的漏极电流Ids可一般地由下列公式表示。
[表达式1]
其中，W是沟道宽度，L是沟道长度，Cox是每单位面积的栅绝缘膜电容，μ是移动性，且Vth是阈值。发光元件30然后可以对应于漏极电流Ids的亮度发射光。
因此，当像素电压VSig针对每个数据线DTL变化时，漏极电流Ids可改变，且子像素11的亮度可针对每列子像素11变化。这可例如在显示图像中引起在子像素11的列方向上延伸的条，可导致图像质量劣化。
在显示装置1中，由于多个沟道CH串联耦接从而构造驱动晶体管DRTr，所以能够有效地利用有限的空间来实现具有长沟道长度L的驱动晶体管DRTr。这允许减少图像质量的劣化的风险。换言之，例如，在其中驱动晶体管DRTr由一个沟道CH构造的情况下，难以实现具有长沟道长度L的驱动晶体管DRTr，因为驱动晶体管DRTr的沟道长度受到电路区域15R、15G、15B和15W的面积的限制。特别而言，在驱动晶体管DRTr和各个线(诸如数据线DTL、扫描线WSL和电力线PL)形成于相同层中的情况下，驱动晶体管的沟道长度DRTr进一步受到这些线的限制，这导致短沟道长度L。与此相反，根据本实施例的显示装置1中，由于驱动晶体管DRTr通过串联耦接多个沟道CH来构造，所以能够有效地利用有限空间来实现具有长沟道长度L的驱动晶体管DRTr。这使得能够减少栅极-源极电压Vgs相对于驱动晶体管DRTr中的漏极电流Ids的敏感度，如表达式(1)中所示。因此，即使像素电压VSig针对每个数据线DTL变化，也能够抑制漏极电流Ids的变化，这使得能够抑制每列的子像素11的亮度的变化。其结果是，能够减少例如在显示图像中出现在子像素11的列方向上延伸的条的风险，这使得能够减少图像质量的劣化的风险。
而且，由于驱动晶体管DRTr的沟道长度L以这种方式延长，所以能够抑制驱动晶体管DRTr本身的特性变化。这使得能够抑制由特性变化引起的图像质量的劣化。
此外，在显示装置1中，设置显示部10中的所有驱动晶体管DRTr以允许沟道CH在彼此相同的方向上延伸。这使得能够抑制驱动晶体管DRTr的特性变化(特性的变化，诸如阈值电压Vth和移动性μ)。因此，能够减少图像质量的劣化的风险。其细节如下面所描述。
驱动晶体管DRTr的特性变化可(例如)在很大程度受到在形成晶体管的过程中形成多晶硅203的步骤的影响。在该步骤中，首先，无定形硅层可形成于绝缘层202上(图3)。然后，可由受激准分子激光退火(ELA)设备对无定形硅层执行退火处理以形成多晶硅203。然后，可由离子注入装置将离子注入到多晶硅203的沟道CH和沟道CH附近的轻掺杂漏极(LDD)。此外，可由离子掺杂装置将离子注入多晶硅203中的接触件205附近。在这种情况下，由ELA设备进行的处理可影响驱动晶体管DRTr的特性变化。
图8示意地示出由ELA设备进行的处理。图8示出其中多个显示部10形成于大玻璃衬底99上的情况。如图8所示，ELA设备可通过在以例如约几百Hz的频率打开或关闭带状激光束(光束LB1)的同时，在扫描方向D1上通过扫描玻璃衬底99对玻璃衬底99的整个表面进行退火处理。更具体而言，在扫描中，ELA设备可以为带状光束LB1的射击的位置以允许一定射击的带状光束LB1与先前射击的带状光束LB1部分地重叠。此时，激光束的能量E可相对每次射击而变化，这可导致在与扫描方向D1相同的方向上的能量E的均匀性和与扫描方向D1相交的方向上的能量E的均匀性之间的相互区别。其结果是，存在以下风险：其中沟道CH沿与扫描方向D1相同的方向延伸的驱动晶体管的特性不同于其中沟道CH沿与扫描方向D1相交的方向上延伸的驱动晶体管的特性。
图9A和图9B每个都示出各个子像素11中的驱动晶体管DRTr的布置和扫描方向D1之间的关系。在图9A的构造中，驱动晶体管DRTr的沟道CH可设置为以便在正交于扫描方向D1的方向上延伸。在图9B的构造中，驱动晶体管DRTr的沟道CH可设置为以便在与扫描方向D1相同的方向上延伸。以这种方式，在显示部10中，显示部10中的所有驱动晶体管DRTr可设置为允许沟道CH在相同方向上延伸。换言之，沟道CH的延伸方向不同的驱动晶体管DRTr在显示部10中不共存。这使得可能在显示装置1中抑制驱动晶体管DRTr之间的特性的变化并减少由于驱动晶体管DRTr的特性变化引起的图像质量劣化的风险。
如图9A和图9B所示，在该实例中，驱动晶体管DRTr的沟道CH在正交于扫描方向D1的方向(图9A)上或在与扫描方向D1相同的方向上延伸；但是，该方向不限于此。可替代地，驱动晶体管DRTr的沟道CH可被定向到任何其它方向。可考虑到(例如)图像质量来确定沟道CH的方向。
此外，在显示装置1中，驱动晶体管DRTr的多晶硅203在不设置栅极201的区域中折叠，这使得能够抑制驱动晶体管DRTr的特性变化并减少图像质量劣化的风险。更具体而言，在制造过程中，除了沟道CH外，折叠部W1(图7)也可经受由ELA设备进行的退火处理。因此，驱动晶体管DRTr的多晶硅203可包括在与扫描方向D1相交的方向上延伸的部分和在与扫描方向D1相同的方向上延伸的部分。但是，折叠部W1可由于离子注入而是低电阻且可能无法起到沟道CH的作用。因此，折叠部W1较少影响驱动晶体管DRTr的特性。其结果是，在显示装置1中，能够抑制由折叠部W1引起的驱动晶体管DRTr的特性变化，并减少由驱动晶体管DRTr的特性变化引起的图像质量的劣化的风险。
[效果]
如上所述，在本实施例中，多个沟道串联耦接以构造驱动晶体管，这使得能够有效地利用有限空间以实现具有长沟道长度的驱动晶体管。这允许减少图像质量劣化的风险。
而且，在上述实施例中，驱动晶体管的多晶硅在不设置栅极的区域中折叠，这使得能够抑制驱动晶体管的特性变化。这允许减少图像质量劣化的风险。
此外，在上述实施例中，设置显示部中的所有驱动晶体管以允许其沟道在相同方向上延伸，这使得能够抑制驱动晶体管的特性变化。这允许减少图像质量劣化的风险。
[修改1-1]
在上述实施例中，三个沟道CH串联耦接；但是沟道的数量不限于此。可替代地，两个或四个或更多个沟道CH可串联耦接。图10示出其中两个沟道CH彼此串联耦接的情况的实例。此外，在这种情况下，可获得类似于上述实施例的效果。
[修改1-2]
在上述实施例中，如图9所示，驱动晶体管DRTr的沟道CH在图9的纵向方向上延伸；然而，该方向不限于此。例如，如图11所示，驱动晶体管DRTr的沟道CH可在图中的水平方向上延伸。
[修改1-3]
在上述实施例中，串联耦接的多个沟道CH并列设置在相同层上以构造驱动晶体管DRTr；然而，该结构不限于此。可替代地，多个沟道CH可设置在层叠方向上以构造驱动晶体管DRTr。通过采取一些具体实施例来在下面详细描述本修改。
图12A示出根据本修改的驱动晶体管DRTrA的示意截面结构。驱动晶体管DRTrA可包括栅极301和305和多晶硅303和307。栅极301可选择地形成于透明衬底200上。绝缘层302可设置在透明衬底200和栅极301上，且多晶硅303可选择地形成于绝缘层302上。绝缘层304可设置在绝缘层202和多晶硅303上，且栅极305可选择地形成于绝缘层304上。绝缘层306可设置在绝缘层304和栅极305上，且多晶硅307可设置在绝缘层306上。绝缘层308可设置在绝缘层306和多晶硅307上。此外，图12A中，接触件309和312可分别设置在多晶硅303的左端和右端，以便穿透绝缘层304、306和308。同样，接触件310和311可分别设置在多晶硅307的左端和右端以便穿透绝缘层308。此外，接触件309和接触件310可彼此耦接在绝缘层308上。接触件311可以是例如驱动晶体管DRTrA的漏极终端，且接触件312可以是例如驱动晶体管DRTrA的源极终端。虽然未示出，但是栅极301和305可彼此耦接并耦接到栅极终端。
因此，在栅极301中，绝缘层302和多晶硅303可构造底栅结构的晶体管。同样，栅极305、绝缘层306和多晶硅307可构造底栅结构的晶体管。在驱动晶体管DRTrA中，彼此串联耦接的两个沟道CH可以这种方式设置在层叠方向上。
此外，在图12A中，例如，绝缘层302的厚度在设置了栅极301的区域和不设置栅极302的区域之间可以是不同的；但是，该厚度不限于此。例如，类似于图3，绝缘层302的厚度可基本上是均匀的。
图12B示出根据本修改的驱动晶体管DRTrB的示意截面结构。驱动晶体管DRTrB可包括栅极321和327和多晶硅323和325。栅极321可选择地形成于透明衬底200上。绝缘层322可设置在透明衬底200和栅极321上，且多晶硅323可选择地形成于绝缘层322上。绝缘层324可设置在绝缘层222和多晶硅323上，且多晶硅325可选择地形成于绝缘层324上。绝缘层326可设置在绝缘层324和多晶硅325上，且栅极327可设置在绝缘层326上。绝缘层328可设置在绝缘层326和栅极327上。此外，在图12B中，接触件329和332可分别设置在多晶硅323的左端和右端以便穿透绝缘层324、326和328。同样，接触件330和331可分别设置在多晶硅325的左端和右端以便穿透绝缘层326和328。此外，接触件329和接触件330可在绝缘层328上彼此耦接。接触件331可以是例如驱动晶体管DRTrB的漏极终端，且接触件332可以是例如驱动晶体管DRTrB的源极终端。虽然未示出，但是栅极321和327可彼此耦接并耦接到栅极终端。
因此，在栅极321中，绝缘层322和多晶硅323可构造底栅结构的晶体管，且栅极327、绝缘层326和多晶硅325可构造顶栅结构的晶体管。在驱动晶体管DRTrB中，彼此串联耦接的两个沟道CH可以这种方式设置在层叠方向上。
在驱动晶体管DRTrB中，栅极321、多晶硅323、多晶硅325和栅极327以该顺序设置，这使得能够实现简单的操作。具体而言，在根据上述修改的驱动晶体管DRTrA中，由于栅极301、多晶硅303、栅极305和多晶硅307以该顺序设置，所以除了控制多晶硅307的反转层的产生外，栅极305的电压还可控制多晶硅303的反转层的产生。在这种情况下，驱动晶体管DRTrA的操作可变得复杂。与此相反，在驱动晶体管DRTrB中，由于栅极321和327分别设置在多晶硅323和325的外部，所以栅极321的电压控制多晶硅323中的反转层的产生，并且栅极327的电压控制多晶硅325中的反转层的产生，这使得能够实现简单操作。
图12C示出根据本修改的驱动晶体管DRTrC的示意截面结构。驱动晶体管DRTrC可包括栅极344和多晶硅342和346。绝缘层341可设置在透明衬底200上，且多晶硅342可选择地形成于绝缘层341上。绝缘层343可设置在绝缘层341和多晶硅342上，且栅极344可选择地形成于绝缘层343上。绝缘层345可设置在绝缘层243和栅极344上，且多晶硅346可选择地形成于绝缘层345上。绝缘层347可设置在绝缘层345和多晶硅346上。此外，在图12C中，接触件349和352可分别设置在多晶硅342的左端和右端以便穿透绝缘层343、345和347。同样，接触件350和351可分别设置在多晶硅346的左端和右端以便穿透绝缘层347。此外，接触件349和接触件350可在绝缘层347上彼此耦接。接触件351可以是例如驱动晶体管DRTrC的漏极终端，且接触件352可以是例如驱动晶体管DRTrC的源极终端。虽然未示出，栅极344可耦接到栅极终端。
因此，栅极344、绝缘层343和多晶硅342可构造顶栅结构的晶体管，且栅极344、绝缘层345和多晶硅346可构造底栅结构的晶体管。此时，栅极344的电压可控制在各自两个多晶硅342和346中产生反转层。且在驱动晶体管DRTrC中，彼此串联耦接的两个沟道CH可以这种方式设置在层叠方向上。
在驱动晶体管DRTrC中，多晶硅342、栅极344和多晶硅346可以该顺序设置，且可使用栅极344的电压控制在各自两个多晶硅342和346中产生反转层。换言之，根据前述修改，两个栅极设置在的驱动晶体管DRTrA和DRTrB中的每一个上，而根据本修改只有一个栅极设置在驱动晶体管DRTrC上。其结果是，不同于根据前述修改的驱动晶体管DRTrA和DRTrB，形成栅极的单个步骤在制造驱动晶体管DRTrC中是必要的，这使得能够简化制造过程。
[修改1-4]
在上述实施例中，如图6所示，四电路区域15R、15G、15B和15W如同四个阳极212R、212G、212B和212W那样布置为两行和两列；但是，布局不限于此。可替代地，例如，如图13和图14所示，四个阳极212R、212G、212B和212W可布置成两行和两列且四个电路区域16R、16G、16B和16W可沿单个方向布置。在该实例中，电路区域16R、16G、16B和16W可以是在纵向方向上长的区域，并且可以该顺序并排设置在横向方向。在电路区域16R、16G、16B和16W中的每个中，写入晶体管WSTr、驱动晶体管DRTr和电容器Cs可布置在相同布局中。更具体而言，在该实例中，电路区域16R和16B中的布局可通过将电路区域16G和16W的布局旋转180度而获得。阳极212R、212G、212B和212W可通过接触件205分别耦接到设置在电路区域16R、16G、16B和16W中的驱动晶体管DRTr的源极。
如图14所示，在该实例中，驱动晶体管DRTr的多晶硅203可设置为在纵向方向上延伸，而不折叠。换言之，在该实例中，电路区域16R、16G、16B和16W每个都可在纵向方向上是长的，这使得能够设置具有长沟道长度L的驱动晶体管DRTr，而不折叠多晶硅203。
[修改1-5]
在上述实施例中，四个子像素11R、11G、11B和11W被布置成两行和两列；但是，该布局不限于此。可替代地，例如，如图15所示，四个子像素11R、11G、11B和11W可布置在单个方向上。在该实例中，子像素11R、11G、11B和11W可在纵向方向上是长的，且可以该顺序并列设置在横向方向上。在这种情况下，电路区域可被布置成两行和两列(如图9所示)，或者可布置在单个方向上(如图14所示)。
[修改1-6]
在上述实施例中，像素Pix由红色(R)、绿色(G)、蓝色(B)和白色(W)的四个子像素11R、11G、11B和11B构造；但是，该构造不限于此。或者，如图16A和图16B所示，像素Pix可由红色(R)、绿色(G)和蓝色(B)的三个子象素11R、11G和11B构造。此外，发光层230的构造不限于此，并且可替代地，例如，与在图17A和图17B中所示的发光层240一样，红色发光层、绿色发光层和蓝色发光层可设置在分别对应于红色(R)、绿色(G)和蓝色(B)的滤色器218的区域中。
[修改1-7]
在上述实施例中，设置发射白色(W)光的发光层230；但是，该构造不限于此。可替代地，例如，如图18A至图18D所示，可设置包括发射黄色(Y)光的黄色发光层和发射蓝色(B)光的蓝色发光层的发光层250。在下面详细描述本修改。
图18A至图18D每个都示意地示出其中像素Pix使用红色(R)、绿(G)、蓝色(B)和黄色(Y)的四个子像素11R、11G、11B和11Y构造的实例。图18A示出其中四个子像素11R，11G，11B和11Y被布置成两行和两列的实例。图18B示出其中四个子像素11R、11G、11B和11Y布置在单个方向上的实例。图18C示出子象素11R、11Y和11G布置在横向方向上且子像素11B设置为在纵向方向上邻近所有子像素11R、11Y和11G的实例。图18D示出图18A至图18C中的任何情况下的像素Pix的的截面结构。在这种情况下，如图18A至图18D所示，发射黄色(Y)光的黄色发光层可设置在对应于红色(R)、绿色(G)和黄色(Y)的滤色器218的区域中，且发射蓝色(B)光的蓝色发光层可设置在对应于蓝色(B)滤色器218的区域中，这使得能够构造发光层250。其结果是，在子像素11R中，黄色(Y)光可穿过红色(R)滤色器218，这可导致红色(R)光的发射。在子像素11G中，黄色(Y)光可穿过绿色(G)滤色器218，这可导致绿色(G)光的发射。在子像素11Y中，黄色(Y)光可穿过黄色(Y)滤色器218，这可导致黄色(Y)光的发射。在子像素11B，蓝色(B)光可穿过蓝色(B)滤色器218，这可导致蓝色(B)光的发射。此外，黄色(Y)和蓝色(B)滤色器218可省略。
图19A至图19C每个都示意地示出其中像素Pix使用红色(R)、绿色(G)和蓝色(B)的三个子像素11R、11G和11B构造的实例。图19A示出其中子象素11R、11G和11B布置在横向方向上的实例。图19B示出其中子像素11R和11G布置在横向方向上且子像素11B设置为在纵向方向上邻近两个子像素11R和11G的实例。图19C示出在图19A和图19B的任何情况下的像素Pix的截面结构。在这种情况下，如图19A至图19C所示，发射黄色(Y)光的黄色发光层可设置在对应于红色(R)和绿色(G)的滤色器218的区域中，且发射蓝色(B)光的蓝色发光层可设置在对应于蓝色(B)滤色器218的区域中，这使得能够构造发光层250。其结果是，在子像素11R中，黄色(Y)光可穿过红色(R)滤色器218，这可导致红色(R)光的发射。在子像素11G中，黄色(Y)光可穿过绿色(G)滤色器218，这可导致绿色(G)光的发射。在子像素11B中，蓝色(B)光可穿过蓝色(B)滤色器218，这可导致蓝色(B)光的发射。此外，蓝色(B)滤色器218可省略。
[修改1-8]
多个驱动晶体管DRTr的沟道CH的布局不限于图6所示的布局。可替代地，例如，如图20A所示，两个沟道CH可在彼此不同的方向上延伸。在该实例中，多晶硅203可在两个沟道CH之间弯曲90度以允许两个沟道CH在不同方向上延伸。而且，例如，如图20B所示，多晶硅203可在两个沟道CH之间弯曲90度之后向左弯曲90度。即使在这种情况下，也能够有效地利用有限的空间以实现具有长沟道长度L的驱动晶体管DRTr。这允许减少图像质量劣化的风险。
[2.第二实施例]
接下来，描述根据第二实施例的显示装置2。在本实施例中，驱动晶体管的栅极绝缘膜的厚度可大于写入晶体管的栅极绝缘膜的厚度。其它构造可类似于上述第一实施例中的那些(图1和其它图)。此外，类似根据第一实施例的显示装置1的那些组件的组件由同样的数字表示，并且其描述被适当地省略。
如图1所示，显示装置2可包括显示部50。显示部50可包括以矩阵布置的多个像素Pix，且每个像素Pix都可包括四个子像素11(11R、11G、11B和11W)，与根据第一实施例的显示部10一样。每个子像素11都可包括驱动晶体管DRTr2和写入晶体管WSTr2。驱动晶体管DRTr2和写入晶体管WSTr2每个都可以是具有顶栅结构的晶体管。驱动晶体管DRTr2的栅极绝缘膜的厚度可大于写入晶体管WSTr2的栅极绝缘膜的厚度。
图21示出驱动晶体管DRTr2和写入晶体管WSTr2的示意截面结构。
驱动晶体管DRTr2可包括多晶硅401、绝缘层402和403，和栅极404。在驱动晶体管DRTr2中，多晶硅401可选择地形成于透明衬底200上。绝缘层402和403可以该顺序设置在透明衬底200和多晶硅401上，且栅极404可选择地形成于绝缘层403上。绝缘层403的介电常数可理想地小于绝缘层402的介电常数。驱动晶体管DRTr2的栅极绝缘膜也可以这种方式由两个绝缘层402和403构造。
写入晶体管WSTr2可包括多晶硅401、绝缘层402和栅极404。在写入晶体管WSTr2中，多晶硅401可选择地形成于透明衬底200上。绝缘层402可设置在透明衬底200和多晶硅401上，且栅极404可选择地形成于绝缘层402上。写入晶体管WSTr2的栅极绝缘膜可以这种方式由一个绝缘层402构造。
此外，在该实例中，绝缘层402由单层构造；但是，该构造不限于此。可替代地，绝缘层402可由多层构造。具体而言，例如，绝缘层402可使用由氮化硅(SiNx)形成的上层和由氧化硅(SiO2)形成的下层构造。同样，绝缘层403由单层构造；但是，该构造不限于此。可替代地，绝缘层403可由多层构造。
图22示出制造驱动晶体管DRTr2和写入晶体管WSTr2的步骤的实例。首先，在驱动晶体管DRTr2和写入晶体管WSTr2中，多晶硅401和绝缘层402和403可以该顺序形成(图22的(A))。然后，在写入晶体管WSTr2中，绝缘层403可通过蚀刻去除(图22的(B))。接下来，在驱动晶体管DRTr2和写入晶体管WSTr2中，栅极404和绝缘层405可形成(图22的(C))。此后，接触件205可形成以完成驱动晶体管DRTr2和写入晶体管WSTr2，如图21所示。
如上所述，在显示装置2中，驱动晶体管DRTr2的栅极绝缘膜形成为其厚度大于写入晶体管WSTr2的栅极绝缘的厚度，这使得能够减少驱动晶体管DRTr2的栅极绝缘膜电容Cox。这允许减少图像质量劣化的风险。换言之，在显示装置2中，能够减少驱动晶体管DRTr的栅极绝缘膜电容Cox。这使得能够减小栅极-源极电压Vgs相对于漏极电流Ids的敏感度，如表达式(1)所表示。因此，即使像素电压VSig针对每个数据线DTL变化，也能够减少例如在显示图像中出现沿子像素11的列方向延伸的条的风险。这允许减少图像质量劣化的风险。
此外，在显示装置2中，绝缘层402和403设置在驱动晶体管DRTr2和写入晶体管WSTr2中，且然后通过蚀刻将绝缘层403从写入晶体管WSTr2上去除。在这种情况下，绝缘层402保留在写入晶体管WSTr2中，这使得能够减少写入晶体管WSTr2的多晶硅401的污染的风险。而且，在绝缘层403被从写入晶体管WSTr2上去除之后，栅极404形成于驱动晶体管DRTr2和写入晶体管WSTr2中的每个中，这使得能够一次形成驱动晶体管DRTr2和写入晶体管WSTr2中的每个的栅极404。因此，形成栅极的单个步骤是必要的，这使得能够简化制造过程。
如上所述，在本实施例中，驱动晶体管的栅极绝缘膜形成为其厚度大于写入晶体管的栅极绝缘膜的厚度，这使得能够减少驱动晶体管的栅极绝缘膜电容。这允许减少图像质量劣化的风险。
此外，在本实施例中，绝缘层402和403形成于驱动晶体管和写入晶体管中的每个上，且绝缘层403然后被从写入晶体管上去除以允许栅极形成于驱动晶体管和写入晶体管中的每个中。这允许减少多晶硅的污染的风险。此外，形成栅的单个步骤是必要的，这使得能够简化制造过程。
[修改2-1]
在上述实施例中，在写入晶体管WSTr2中，通过蚀刻去除绝缘层403以形成驱动晶体管DRTr2的栅极绝缘膜以使其厚度大于写入晶体管WSTr2的栅极绝缘膜的厚度；但是，该构造不限于此。在下面通过一些实例描述本修改。
图23示出根据本修改的驱动晶体管DRTr2A和写入晶体管WSTr2A的示意截面结构。驱动晶体管DRTr2A可包括绝缘层412和413。在驱动晶体管DRTr2A中，绝缘层412和413可以该顺序设置在透明衬底200和多晶硅401上，且栅极404可选择地形成于绝缘层413上。绝缘层412的介电常数可理想地小于绝缘层413的介电常数。驱动晶体管DRTr2A的栅绝缘膜可以这种方式由在两个绝缘层412和413构造。写入晶体管WSTr2A可包括绝缘层413。在写入晶体管WSTr2A中，绝缘层413可设置在透明衬底200和多晶硅401上，且栅极404可选择地形成于绝缘层413上。写入晶体管WSTr2A的栅极绝缘膜可以这种方式由绝缘层413构造。
图24示出制造驱动晶体管DRTr2A和写入晶体管WSTr2A的步骤的实例。首先，在驱动晶体管DRTr2A和写入晶体管WSTr2A中的每个中，多晶硅401和绝缘层412可以该顺序形成(图24的(A))。然后，可通过蚀刻将绝缘层412从写入晶体管WSTr2A上全部去除(图24的(B))。随后，在驱动晶体管DRTr2A和写入晶体管WSTr2A中的每个中，绝缘层413可形成(图24的(C))，且栅极404和绝缘层405可随后形成(图24的(D))。
而且，在这种情况下，能够减小驱动晶体管DRTr2A的栅绝缘膜电容Cox，这使得能够减少图像质量劣化的风险。
在制造驱动晶体管DRTr2A和写入晶体管WSTr2A的步骤中，如图24所示，形成多晶硅401和绝缘层412，且然后通过蚀刻将绝缘层412全部从写入晶体管WSTr2A上去除。但是，步骤并不限于此，且可替代地，例如，与图25和图26中所示的驱动晶体管DRTr2B和写入晶体管WSTr2B一样，多晶硅401和绝缘层412可形成于驱动晶体管DRTr2B和写入晶体管WSTr2B中，且然后可通过蚀刻将绝缘层412的一部分从写入晶体管WSTr2B上去除以允许薄绝缘层412A留下。在该实例中，如图25所示，写入晶体管WSTr2B可包括绝缘层412A和413。绝缘层412A可与驱动晶体管DRTr2B中的绝缘层412同时间形成。如上所述，写入晶体管WSTr2B的栅极绝缘膜可由两个绝缘层412A和413构造。绝缘层412(绝缘层412A)的一部分以这种方式留下，这使得与其中绝缘层412被全部去除的情况相比，能够减少多晶硅401的污染的风险。
图27示出根据本修改的驱动晶体管DRTr2C和写入晶体管的示意截面结构WSTr2C。驱动晶体管DRTr2C可包括绝缘层432和434和栅极435。在驱动晶体管DRTr2C中，绝缘层432和434可以该顺序设置在透明衬底200和多晶硅401上，且栅极435可选择地形成于绝缘层434上。绝缘层434的介电常数可理想地小于绝缘层432的介电常数。驱动晶体管DRTr2C的栅极绝缘膜以这种方式由两个绝缘层432和434构造。写入晶体管WSTr2C可包括绝缘层432和栅极433。在写入晶体管WSTr2C中，绝缘层432可设置在透明衬底200和多晶硅401上，且栅极433可选择地形成于绝缘层432上。写入晶体管WSTr2C的栅极绝缘膜可以这种方式由一个绝缘层432构造。
图28示出造驱动晶体管DRTr2C和写入晶体管WSTr2C的步骤的实例。首先，在驱动晶体管DRTr2C和写入晶体管WSTr2C中的每个中，多晶硅401和绝缘层432可以该顺序形成(图28的(A))。然后，栅极433可形成于写入晶体管WSTr2C上，且绝缘层434可然后形成于驱动晶体管DRTr2C和写入晶体管WSTr2C中的每个上(图28的(B))。随后，栅极435可形成于驱动晶体管DRTr2C上，且绝缘层405然后可形成于驱动晶体管DRTr2C和写入晶体管WSTr2C中的每个上(图28的(C))。
此外，在这种情况下，能够减少驱动晶体管DRTr2C的栅绝缘膜电容Cox，这使得能够减少图像质量劣化的风险。
[修改2-2]
在上述实施例中使用每个都具有顶栅结构的驱动晶体管DRTr2和写入晶体管WSTr2；但是，晶体管的结构不限于此。可替代地，例如，也可使用每个都具有底栅结构的驱动晶体管DRTr2和写入晶体管WSTr2。
[其它修改]
根据上述第一实施例的任何修改可应用于根据上述实施例的显示装置2。
[3.第三实施例]
接下来，描述根据第三实施例的显示装置3。在本实施例中，驱动晶体管的多晶硅的颗粒(晶粒)可形成为其尺寸小于其它晶体管的颗粒。其它构造可类似于上述第一实施例中的那些构造(图1和其它图)。此外，类似与根据第一实施例的显示装置1的那些组件的组件由同样的数字表示，并且其描述被适当地省略。
如图1所示，显示装置3可包括显示部60。显示部60可包括以矩阵布置的多个像素Pix，且每个像素Pix可包括四个子像素11(11R、11G、11B和11W)，与根据第一实施例的显示部10一样。每个子像素11可包括驱动晶体管DRTr3和写入晶体管WSTr3。在该实例中，驱动晶体管DRTr3的多晶硅203的颗粒G(晶粒)可形成为其尺寸小于写入晶体管WSTr3的多晶硅203的晶粒G。
图29示出多晶硅203的颗粒(晶粒)的实例。在该实例中，具有随机形状的颗粒G可随机设置在多晶硅203上。此外，颗粒G不限于此，且可替代地，其形状彼此类似的颗粒可有序地布置。在制造驱动晶体管DRTr3和写入晶体管WSTr3的步骤中，无定形硅层可形成于绝缘层202上(图3)，且可由ELA设备对无定形硅层进行退火处理以允许颗粒G生长，这导致形成多晶硅203，与根据上述第一实施例的显示装置1一样。此时，在彼此不同的施加条件下，激光束可施加于驱动晶体管DRTr3和写入晶体管WSTr3。具体而言，例如，低能量的激光束可施加于驱动晶体管DRTr3，而高能量的激光束可施加于写入晶体管WSTr3。此外，应用不限于此，且可替代地，例如，固定能量的激光束可施加于驱动晶体管DRTr3和写入晶体管WSTr3，而对驱动晶体管DRTr3的施加的次数可减小以缩短总施加时间，且对写入晶体管WSTr3的施加次数可增加以延长总施加时间。这使得能够使驱动晶体管DRTr3的颗粒G的尺寸小于写入晶体管WSTr3的晶粒G。
如上所述，在显示装置3中，驱动晶体管DRTr3的晶粒G因此形成为其尺寸小于写入晶体管WSTr3的晶粒G，这使得能够减少图像质量劣化的风险。具体而言，当颗粒G的尺寸被形成为较小时，可能减小载体(例如，电子)在多晶硅203中的移动性μ。换言之，载体能够在每个颗粒G中快速移动，但移动速度在晶粒G之间的边界减小。因此，在颗粒G的尺寸被制为较小时，载体要越过的颗粒G之间的边界的数量增加，因此移动性μ减少。因此，在显示装置3中，驱动晶体管DRTr3的移动性μ减小，这使得能够减小如由表达式(1)表示的栅极-源极电压Vgs相对于漏极电流Ids的敏感度。这允许(即使像素电压VSig针对每个数据线DTL变化)减小在显示图像中出现沿子像素11的列方向延伸的条的可能性，这使得能够减少图像质量劣化的风险。
此外，如上所述，驱动晶体管DRTr3中的多晶硅203的颗粒G的尺寸被形成为小于写入晶体管WSTr3中的多晶硅203的颗粒G，这使得能够抑制移动性μ的变化。换言之，移动性μ可根据载体要越过的颗粒G之间的边界的数量而变化。因此，在颗粒G的尺寸被形成为较小时，载体要越过的颗粒G之间的边界的数量增加以减小边界的数量的变化，这使得能够抑制移动性μ的变化。其结果是，能够抑制驱动晶体管DRTr3的移动性μ的变化引起的图像质量劣化。
图30示出显示装置3的实施实例。在该实例中，外围电路71至74可以分别设置在显示部60的左侧、上侧、右侧和下侧。外围电路71可以是例如扫描线驱动部23，外围电路73可以是例如电力线驱动部26，且外围电路74可以是例如数据线驱动部27。如上所述，在显示部60中，驱动晶体管DRTr3的晶粒G的尺寸可被形成为小于写入晶体管WSTr3的那些。在外围电路71至74中，例如在各个电路中使用的晶体管的颗粒G的尺寸可等同于显示部60中的写入晶体管WSTr3的颗粒G。这使得能够使显示部60的驱动晶体管DRTr3的移动性μ小于除了驱动晶体管DRTr3外的晶体管的移动性μ。因此，在显示装置3中，仅驱动晶体管DRTr3的移动性μ变小，而除了驱动晶体管DRTr3外的晶体管的移动性μ被保持为大的值，这使得能够抑制图像质量劣化，同时抑制施加至除了驱动晶体管DRTr3外的晶体管的操作的影响的可能性。
如上所述，在本实施例中，驱动晶体管的颗粒的尺寸被形成为小于写入晶体管的晶粒，这使得能够减少驱动晶体管的移动性。这允许减少图像质量劣化的风险。
[修改3-1]
在上述实施例中，显示部60的驱动晶体管DRTr3的移动性μ减少，且显示部60的写入晶体管WSTr3的移动性μ和各个外围电路71至74中的晶体管的移动性μ增加；但是，移动性μ不限于此。可替代地，例如，显示部60的驱动晶体管DRTr3和写入晶体管WSTr3的移动性μ可减小，且各个外围电路71至74中晶体管的移动性μ可增加。而且，例如，显示部60的驱动晶体管DRTr3和写入晶体管WSTr3的移动性μ和各个外围电路71和73中晶体管的移动性μ可减小，以各个外围电路72和74中的晶体管的移动性μ可增加。此外，例如，显示部60的驱动晶体管DRTr3和写入晶体管WSTr3的移动性μ和各个外围电路72和74中的晶体管的移动性μ可减小，以及各个外围电路71和73中的晶体管的移动性可增加。
[修改3-2]
在上述实施例中，在彼此不同的施加条件下，激光束施加于驱动晶体管DRTr3和写入晶体管WSTr3，以使驱动晶体管DRTr3中的多晶硅203的颗粒G小于写入晶体管WSTr3中的多晶硅203的颗粒G。但是，构造不限于此。将在下面详细描述本修改。
图31示出根据本修改的驱动晶体管DRTr3A和写入晶体管WSTr3A的示意截面结构。图32示出驱动晶体管DRTr3A的构造实例。驱动晶体管DRTr3A和写入晶体管WSTr3A每个都可具有顶栅结构。
驱动晶体管DRTr3A可包括导电层501、绝缘层502、多晶硅503、绝缘层504、栅极505和绝缘层506。在驱动晶体管DRTr3A中，导电层501可选择地形成于透明衬底200上。导电层501可例如由钼(Mo)形成。此外，绝缘层502可设置在透明衬底200和导电层501上。多晶硅503可选择地形成于绝缘层502上，且绝缘层504可设置在绝缘层502和多晶硅503上。此外，栅极505可选择地形成于绝缘层504上，且绝缘层506可设置在绝缘层504和栅极505上。
如上所述，导电层501可设置在驱动晶体管DRTr3A中的多晶硅503下方。在该实例中，如图32所示，导电层501可设置在与栅极505设置在其中的区域相对应的区域中。换言之，导电层501可设置在驱动晶体管DRTr3A的沟道CH下方。此外，构造不限于此，并且可替代地，例如，导电层501可设置在沟道CH的至少一部分下方。
写入晶体管WSTr3A可包括绝缘层502、多晶硅503、绝缘层504、栅极505和绝缘层506。换言之，与驱动晶体管DRTr3A不同，写入晶体管WSTr3A可不包括导电层501。
在制造驱动晶体管DRTr3A和写入晶体管WSTr3A的步骤中，例如，与根据第一实施例的显示装置1一样，无定形硅层可形成于绝缘层502上，且可由ELA设备对无定形硅层进行退火处理以允许颗粒G生长，这导致形成多晶硅503。此时，激光束可在相同的施加条件下施加于驱动晶体管DRTr3A和写入晶体管WSTr3A。然后，在驱动晶体管DRTr3A中，在无定形硅层(多晶硅503)中产生的热量可通过绝缘层502传送到导电层501并消散。因此，与不包括导电层的写入晶体管WSTr的无定形硅层501相比，驱动晶体管DRTr3A中的无定形硅层可容易地加热和冷却。换言之，在相同的施加条件下，在由激光束照射时驱动晶体管DRTr3A的无定形硅层的温度低于在由激光束照射时写入晶体管WSTr的无定形硅层的温度。这使得能够使驱动晶体管DRTr3A的晶粒G的尺寸小于写入晶体管WSTr3A的颗粒G。
如上所述，在本修改中，导电层501设置在驱动晶体管DRTr3A的多晶硅503下方，与写入晶体管WSTr3A相比，这使得能够消散驱动晶体管DRTr3A中的热量。这使得能够在激光束施加于驱动晶体管DRTr3A的时候和在激光束施加于写入晶体管WSTr3A的时候采用相同施加，这使得能够简化制造过程。
每个子像素11的导电层501可理想地电耦接到其它子像素11的导电层501。这使得在制造过程中施加激光束的时候更容易消散热量。此外，构造不限于此，且每个子像素11的导电层501可不耦接到另一子像素11的导电层501。
此外，导电层501可理想地供应有例如预定直流电压。具体而言，例如，导电层501可接地。这允许使每个子像素11的操作的进一步稳定。而且，例如，可施加预定正电压或预定负电压。这允许调整驱动晶体管DRTr3A的栅极阈值电压Vth。此外，该电压不限于此，且交流电压可施加于导电层501或导电层501可电浮置。
而且，在该实例中，如图32所示，导电层501设置在其中驱动晶体管DRTr3A的沟道CH设置在其中的区域中；但是，该构造不限于此。可替代地，例如，与图33所示的驱动晶体管DRTr3B一样，导电层501可设置在更宽区域中，该区域包括其中多晶硅503的折叠部W1设置在其中的区域和其中接触件205设置在其中的区域。
[其它修改]
根据上述第一和第二实施例的任何修改可应用于根据上述实施例的显示装置3。
[4.应用实例]
接下来，描述在上述任何实施例和修改中描述的显示装置的应用实例。
图34示出将根据上述任何实施例和修改的显示装置应用其中的电视机的外观。电视机可包括例如图象显示屏幕部510，其包括前面板511和滤光玻璃512；且图像显示屏幕部510可由根据上述任何实施例和修改的显示装置构造。
根据上述任何实施例和修改的显示装置可应用于各个领域中的电子装置，例如，数字照相机、笔记本式个人计算机、移动终端装置(诸如移动电话)、便携式游戏机，和摄像机。换言之，根据上述任何实施例和修改的显示装置可应用于显示图像的各种领域中的电子装置。
在上文中，虽然已参考电子装置的一些实施例、修改和应用实例描述了本技术，但是该技术不限于上述实施例和其它实例，并且可做出各种修改。
例如，在上述实施例中，使用N-沟道MOS驱动晶体管DRTr和N-沟道MOS写入晶体管WSTr构造子像素11；但是，晶体管不限于此。可替代地，例如，如图35和图36所示，可使用P-沟道MOS驱动晶体管DRRrP和P-沟道MOS写入晶体管WSTrP构造子像素12。写入晶体管WSTrP可具有耦接到扫描线WSL的栅极、耦接到数据线DTL的源极，和耦接到驱动晶体管DRTrP的栅极和电容器Cs的一端的漏极。驱动晶体管DRTrP可具有耦接到写入晶体管WSTrP的漏极和电容器Cs的一端的栅极、耦接到发光元件30的阳极的漏极，和耦接到电容器Cs的另一端和电力线PL的源极。如图36所示，驱动部20可在从时刻t11到时刻t12的周期(写入周期P11)过程中将像素电压VSig写入子像素12中。更具体而言，首先，电力线驱动部26可将电压Vccp提供到驱动晶体管DRTrP的源极(图36的(D))。然后，数据线驱动部27可在时刻t11将信号Sig设置为像素电压VSig(图36的(B))，且扫描线驱动部23可将扫描信号WS的电压从低电平改变为高电平(图36的(A))。其结果是，写入晶体管WSTr可被置于打开(ON)状态，且驱动晶体管DRTr的栅极电压Vg可被设置为电压VSig(图36的(C))。发光元件30可在时刻t11以后的周期(发射周期P12)以这种方式发光。
而且，例如，在上述实施例和其它实例中，子像素具有所谓的“2Tr1C”构造。然而，该构造不限于此，且可添加其它元件来构造子像素。具体而言，例如，与图37所示的子像素11A一样，控制将电力信号DS提供到驱动晶体管DRTr的功率晶体管DSTR可以被设置从而形成所谓的“3Tr1C”构造。
而且，例如，在上述实施例和其它实例中，使用所谓的顶部发射的发光元件30；但是，发光元件不限于此。可替代地，例如，可使用所谓的底部发射的发光元件(其中从发光层230发射的光朝向作为支撑衬底的透明衬底200行进)。此外，在这种情况下，不同于顶部发射型，透明衬底200可由具有透明度的衬底形成，这是因为透明衬底200设置在光从其上发射的表面上。
此外，例如，在上述实施例和其它实例中，显示装置具有有机EL元件；但是，显示装置不限于此。可使用任何其它显示装置，只要该显示装置包括电流驱动的显示元件即可。
此外，延长驱动晶体管DRTr的沟道CH的方法的实例可包括图38A至图38D中所示的那些。在图38A和图38B所示的参考实例中，多晶硅203在其中设置栅极201的区域的中间折叠。更具体而言，在根据上述实施例的驱动晶体管DRTr(图7和图10)中，多晶硅203在不设置栅极201的区域中折叠，而在根据本参考实例的驱动晶体管DRTr(图38A和图38B)中，多晶硅203在其中设置栅极201的区域中折叠。在图38C所示的参考实例中，多晶硅203在其中设置栅极201的区域的中间弯曲90度。在图38D所示的参考实例中，多晶硅203在其中设置栅极201的区域的中间向左弯曲90度且然后向右弯曲90度。
此外，本说明书中描述的效果是说明性和非限制性的。由本技术实现的效果可能是除了上面描述的那些效果外的效果。
此外，本技术可被构造如下。
(1)一种显示装置，其包括：
发光元件；和
驱动晶体管，其包括耦接部和通过所述耦接部串联耦接的多个沟道部，其中所述驱动晶体管被构造为将驱动电流提供到所述发光元件。
(2)根据(1)所述的显示装置，其中多个沟道部中的每个都在第一方向上延伸。
(3)根据(2)所述的显示装置，其中
所述多个沟道部设置在相同层上，且
所述耦接部设置在与其中设置所述多个沟道部的层相同的层上。
(4)根据(3)所述的显示装置，其中所述多个沟道部沿第二方向并列设置。
(5)根据(2)所述的显示装置，其中所述多个沟道部设置在彼此不同的层上。
(6)根据(5)所述的显示装置，其中
所述驱动晶体管包括第一栅电极和第二栅电极，
所述多个沟道部包括第一沟道部和第二沟道部，且
所述第一栅电极、所述第一沟道部、所述第二栅电极和所述第二沟道部以该顺序隔着绝缘层而层叠。
(7)根据(5)所述的显示装置，其中
所述驱动晶体管包括第一栅电极和第二栅电极，
所述多个沟道部包括第一沟道部和第二沟道部，且
所述第一栅电极、所述第一沟道部、所述第二沟道部和所述第二栅电极以该顺序隔着绝缘层而层叠。
(8)根据(5)所述的显示装置，其中
所述驱动晶体管包括栅电极，
所述多个沟道部包括第一沟道部和第二沟道部，且
所述第一沟道部、所述栅电极和所述第二沟道部以该顺序隔着绝缘层而层叠。
(9)根据(2)至(8)中任一项所述的显示装置，其还包括多个驱动晶体管，其中，
所述多个驱动晶体管的所述沟道部中的每一个在所述第一方向上延伸。
(10)根据(1)至(8)中任一项所述的显示装置，其还包括写入晶体管，所述写入晶体管包括栅电极和栅极绝缘膜，其中
所述驱动晶体管包括栅电极和栅极绝缘膜，
所述写入晶体管将像素电压传送到所述驱动晶体管的所述栅电极，且
所述驱动晶体管的所述栅极绝缘膜比所述写入晶体管的所述栅极绝缘膜厚。
(11)根据(10)所述的显示装置，其中所述驱动晶体管的所述栅极绝缘膜包括第一绝缘层和设置在所述第一绝缘层和所述驱动晶体管的所述栅电极之间的第二绝缘层。
(12)根据(11)所述的显示装置，其中所述写入晶体管的所述栅极绝缘膜还包括第三绝缘层，所述第三绝缘层由与所述第一绝缘层相同的材料形成在与所述第一绝缘层相同的层上。
(13)根据(12)所述的显示装置，其中所述第二绝缘层的介电常数小于所述第一绝缘层的介电常数和所述第三绝缘层的介电常数。
(14)根据(11)所述的显示装置，其中所述写入晶体管的所述栅极绝缘膜包括第四绝缘层，所述第四绝缘层由与所述第二绝缘层相同的材料形成在与所述第二绝缘层相同的层上。
(15)根据(14)所述的显示装置，其中所述写入晶体管的所述栅极绝缘膜还包括第三绝缘层，所述第三绝缘层由与所述第一绝缘层相同的材料形成在与所述第一绝缘层相同的层上，其中所述第三绝缘层的厚度小于所述第一绝缘层的厚度。
(16)根据(14)或(15)所述的显示装置，其中所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数和所述第四绝缘层的介电常数。
(17)根据(1)至(4)中任一项所述的显示装置，其中
所述多个沟道部形成于相同层上，
所述驱动晶体管包括栅电极和导电层，且
所述导电层、所述多个沟道部和所述栅电极以该顺序隔着绝缘层而层叠在衬底上。
(18)根据(17)所述的显示装置，其还包括多个驱动晶体管，其中
所述多个驱动晶体管中的一个的导电层耦接到所述多个驱动晶体管中的另一个的导电层。
(19)根据(17)或(18)所述的显示装置，其中所述导电层施加有预定直流电势。
(20)根据(1)至(19)中任一项所述的显示装置，其还包括写入晶体管，所述写入晶体管包括每个都由多晶体形成的一个或多个沟道部，其中
所述驱动晶体管的所述多个沟道部由多晶体形成，且
所述驱动晶体管的所述沟道部中的每一个的晶粒的平均尺寸小于所述写入晶体管的所述沟道部中的每一个的晶粒的平均尺寸。
(21)根据(1)至(19)中任一项所述的显示装置，其还包括写入晶体管，所述写入晶体管包括每个都由多晶体形成的一个或多个沟道部，其中
所述驱动晶体管的所述多个沟道部由多晶体形成，且
所述驱动晶体管的所述沟道部中的每一个的晶粒的平均尺寸基本等于所述写入晶体管的所述沟道部中的每一个的晶粒的平均尺寸。
(22)根据(20)或(21)所述的显示装置，其还包括驱动部，所述驱动部包括多个晶体管，所述晶体管中的每个都包括由多晶体形成的沟道部，其中
所述发光元件、所述驱动晶体管和所述写入晶体管构成单位像素，且
所述驱动部驱动所述单位像素，其中
所述驱动晶体管的所述沟道部中的每一个的晶粒的平均尺寸小于所述驱动部的所述晶体管中的每一个的所述沟道部的晶粒的平均尺寸。
(23)一种制造显示装置的方法，所述方法包括：
形成驱动晶体管和写入晶体管，所述驱动晶体管包括耦接部和通过所述耦接部串联耦接的多个沟道部，且所述写入晶体管被构造为将像素电压传送到所述驱动晶体管的栅电极；和
形成发光元件，所述发光元件由所述驱动晶体管提供电流。
(24)根据(23)所述的制造显示装置的方法，其中当形成所述驱动晶体管和所述写入晶体管的栅极绝缘膜时，第一绝缘层和第二绝缘层以该顺序形成于其中将要形成所述驱动晶体管和所述写入晶体管的区域中，且此后从其中将要形成所述写入晶体管的区域中移除所述第二绝缘层。
(25)根据(23)所述的制造显示装置的方法，其中，当形成所述驱动晶体管的栅极绝缘膜和栅电极以及形成所述写入晶体管的栅极绝缘膜和栅电极时，
在其中将要形成所述驱动晶体管和所述写入晶体管的区域中形成第一绝缘层，
然后在其中将要形成所述写入晶体管的区域中形成所述栅电极，
然后在其中将要形成所述驱动晶体管和所述写入晶体管的区域中形成第二绝缘层，且
然后在其中将要形成所述驱动晶体管的区域中形成所述栅电极。
(26)根据(23)所述的制造显示装置的方法，其中，当形成驱动晶体管和写入晶体管的栅极绝缘膜时，
在其中将要形成所述驱动晶体管和所述写入晶体管的区域中形成第一绝缘层，
然后从其中将要形成所述写入晶体管的区域中将所述第一绝缘层的一部分或全部移除，且
然后在其中将要形成所述驱动晶体管和所述写入晶体管的所述区域的每一个中形成第二绝缘层。
(27)根据(24)至(26)中任一项所述的制造显示装置的方法，其中所述第一绝缘层和所述第二绝缘层中的一个或两者包括多个绝缘层。
(28)一种设有显示装置和被构造为控制显示装置的操作的控制部分的电子装置，显示装置包括：
发光元件；和
驱动晶体管，其包括耦接部和通过所述耦接部串联耦接的多个沟道部，其中所述驱动晶体管被构造为将驱动电流提供到所述发光元件。
此本公开基于并要求于2013年9月12日提交的日本专利申请号2013-189836和于2014年2月6日提交的日本专利申请号2014-21604(两个专利申请都提交给日本专利局)的优先权的权益，这些申请的全部内容在此通过引用的方式并入本文。
本领域技术人员应理解，可根据设计要求和其它因素发生各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围之内即可。

Claims (11)

1.一种显示装置，包括多个像素，所述像素中的至少一个包括：
多晶硅层，具有第一沟道区和第二沟道区；
第一绝缘层，形成在所述多晶硅层上；
第一金属层，形成在所述第一绝缘层上并且具有第一布线部；
第二绝缘层，形成在所述第一金属层上；
第二金属层，形成在所述第二绝缘层上并且具有第二布线部；
第三绝缘层，形成在所述第二金属层上；以及
发光元件，形成在所述第三绝缘层上并且配置为发射光，
其中，所述第一布线部与所述第一沟道区重叠，
其中，所述第二布线部与所述第二沟道区重叠，
其中，所述第一布线部和所述第二布线部中的每一个由钼制成，其中，所述第二沟道区包括弯曲部，
其中，所述第一沟道区配置为从数据线提供数据电压，并且
其中，所述第二沟道区配置为根据所述数据电压从电压线向所述发光元件提供驱动电流。
2.根据权利要求1所述的显示装置，其中所述第一绝缘层包括多个绝缘膜。
3.根据权利要求1所述的显示装置，其中所述第二绝缘层包括多个绝缘膜。
4.根据权利要求1所述的显示装置，其中所述第二沟道区的所述弯曲部是所述第二沟道区的多个弯曲部中的一个弯曲部，其中每个所述弯曲部弯曲180度。
5.根据权利要求1所述的显示装置，其中所述第二沟道区的所述弯曲部是所述第二沟道区的单个弯曲部，其中所述单个弯曲部弯曲180度。
6.根据权利要求1所述的显示装置，其中所述第二沟道区的所述弯曲部是所述第二沟道区的多个弯曲部中的一个弯曲部，其中每个所述弯曲部弯曲90度。
7.根据权利要求1所述的显示装置，其中所述第二沟道区的所述弯曲部是所述第二沟道区的单个弯曲部，其中所述单个弯曲部弯曲90度。
8.根据权利要求1所述的显示装置，其中所述第二沟道区具有“S”形形状。
9.根据权利要求1所述的显示装置，其中所述第二沟道区具有“U”形形状。
10.根据权利要求1所述的显示装置，其中所述显示装置是顶部发射型。
11.根据权利要求1所述的显示装置，
其中，所述所述第一布线部和所述第一沟道区配置为提供写入晶体管，以及
其中，所述第二布线部和所述第二沟道区配置为提供驱动晶体管。
CN201710201625.8A 2013-09-12 2014-07-16 显示装置 Active CN107393930B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013189836 2013-09-12
JP2013-189836 2013-09-12
JP2014-021604 2014-02-06
JP2014021604 2014-02-06
CN201480049070.4A CN105518771B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480049070.4A Division CN105518771B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备

Publications (2)

Publication Number Publication Date
CN107393930A true CN107393930A (zh) 2017-11-24
CN107393930B CN107393930B (zh) 2019-07-09

Family

ID=52665450

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201910200000.9A Active CN109994077B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备
CN201710201625.8A Active CN107393930B (zh) 2013-09-12 2014-07-16 显示装置
CN201910199439.4A Active CN110060626B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备
CN201480049070.4A Active CN105518771B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910200000.9A Active CN109994077B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201910199439.4A Active CN110060626B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备
CN201480049070.4A Active CN105518771B (zh) 2013-09-12 2014-07-16 显示装置、制造显示装置的方法，和电子设备

Country Status (6)

Country Link
US (12) US10103212B2 (zh)
JP (3) JP6428626B2 (zh)
KR (4) KR20240024325A (zh)
CN (4) CN109994077B (zh)
TW (2) TWI653755B (zh)
WO (1) WO2015037327A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831308A (zh) * 2018-06-27 2018-11-16 上海天马有机发光显示技术有限公司 一种可折叠显示面板及可折叠显示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674671B (zh) * 2013-05-28 2019-10-11 日商新力股份有限公司 顯示裝置及電子機器
KR101745491B1 (ko) * 2015-03-12 2017-06-13 덕산네오룩스 주식회사 유기발광소자 및 유기발광 표시장치
CN105097895B (zh) * 2015-06-25 2018-09-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
KR102318385B1 (ko) * 2015-08-13 2021-10-28 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105047165A (zh) * 2015-08-28 2015-11-11 深圳市华星光电技术有限公司 基于rgbw的驱动电路以及平面显示器
CN105304500B (zh) * 2015-10-26 2018-01-30 深圳市华星光电技术有限公司 N型tft的制作方法
KR102432349B1 (ko) * 2015-12-15 2022-08-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
KR102551789B1 (ko) * 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR101913394B1 (ko) 2016-07-29 2018-10-31 삼성디스플레이 주식회사 표시 장치
CN106206663B (zh) * 2016-08-10 2019-06-07 武汉华星光电技术有限公司 有机发光显示器及其制作方法
CN106653763B (zh) * 2016-09-27 2019-07-05 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106653809B (zh) * 2016-12-09 2019-10-29 安徽熙泰智能科技有限公司 一种半导体集成oled显示器及其制作方法
US10563440B2 (en) 2017-04-07 2020-02-18 Amesbury Group, Inc. Inverted constant force window balance
CN207134356U (zh) * 2017-09-04 2018-03-23 京东方科技集团股份有限公司 一种阵列基板及显示装置
US11193318B2 (en) 2017-09-21 2021-12-07 Amesbury Group, Inc. Window balance shoes for a pivotable window
KR20200030751A (ko) 2018-09-13 2020-03-23 엘지디스플레이 주식회사 Tft 기판 및 이를 포함한 발광표시장치
KR20200068790A (ko) * 2018-12-05 2020-06-16 삼성디스플레이 주식회사 표시패널
US11352821B2 (en) 2019-01-09 2022-06-07 Amesbury Group, Inc. Inverted constant force window balance having slidable coil housing
CN109817672B (zh) 2019-01-29 2020-12-29 京东方科技集团股份有限公司 有机电致发光显示基板及其制造方法、显示面板、装置
CN109801950B (zh) * 2019-01-31 2021-02-26 厦门天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
US11560743B2 (en) 2019-04-02 2023-01-24 Amesbury Group, Inc. Window balance systems
WO2020213043A1 (ja) * 2019-04-15 2020-10-22 シャープ株式会社 表示装置
US20220190000A1 (en) * 2019-04-15 2022-06-16 Sharp Kabushiki Kaisha Display device
US12021087B2 (en) 2019-10-22 2024-06-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method of forming the same, display panel and display device including sub-channel portions
GB2609562B (en) * 2020-06-30 2023-08-09 Lg Display Co Ltd Display device
US11776970B2 (en) * 2020-06-30 2023-10-03 Lg Display Co., Ltd. Display device
CN112436043A (zh) * 2020-11-26 2021-03-02 合肥视涯技术有限公司 有机发光显示面板及其制作方法、有机发光显示装置
EP4203051A4 (en) * 2021-04-30 2024-01-17 BOE Technology Group Co., Ltd. DISPLAY SCREEN AND DISPLAY DEVICE

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375735A (zh) * 2001-02-06 2002-10-23 株式会社日立制作所 显示装置及其制造方法
US20060098521A1 (en) * 2004-09-21 2006-05-11 Casio Computer Co., Ltd. Transistor array substrate and display panel
CN1937276A (zh) * 2005-09-21 2007-03-28 三星电子株式会社 显示装置及其制造方法
CN101110422A (zh) * 2006-07-21 2008-01-23 株式会社半导体能源研究所 显示装置、半导体装置
JP2009049243A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
CN102062981A (zh) * 2009-11-11 2011-05-18 乐金显示有限公司 用于显示设备的阵列基板
JP2012038855A (ja) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
CN103178057A (zh) * 2011-12-20 2013-06-26 索尼公司 显示器及电子单元

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680828B2 (ja) * 1985-10-18 1994-10-12 株式会社日立製作所 薄膜トランジスタ
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
JPH08250742A (ja) 1995-03-14 1996-09-27 Toshiba Corp 半導体装置
JPH1195259A (ja) * 1997-09-25 1999-04-09 Toshiba Corp 薄膜半導体装置と薄膜半導体装置の製造方法
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP4925528B2 (ja) 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP2002297059A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd ドライバ内蔵型アクティブマトリクス表示装置
TW575777B (en) 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
JP4537610B2 (ja) 2001-04-11 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその製造方法
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP4650601B2 (ja) * 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
CN101009322B (zh) 2001-11-09 2012-06-27 株式会社半导体能源研究所 发光器件
JP4451054B2 (ja) * 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3706107B2 (ja) 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
CN1432984A (zh) * 2002-01-18 2003-07-30 株式会社半导体能源研究所 发光器件
JP2003223120A (ja) 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
SG110023A1 (en) * 2002-03-01 2005-04-28 Semiconductor Energy Lab Display device, light emitting device, and electronic eqipment
JP2004126106A (ja) 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4618986B2 (ja) * 2003-05-16 2011-01-26 株式会社半導体エネルギー研究所 表示装置
CN1567412A (zh) * 2003-06-24 2005-01-19 友达光电股份有限公司 有机发光显示器及其像素结构
JP5227491B2 (ja) 2003-12-18 2013-07-03 株式会社半導体エネルギー研究所 表示装置
JP4447308B2 (ja) 2003-12-25 2010-04-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4263153B2 (ja) * 2004-01-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス
JP5152448B2 (ja) 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP5008288B2 (ja) 2004-09-29 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4560372B2 (ja) 2004-10-27 2010-10-13 パイオニア株式会社 スピーカ装置
JP5046529B2 (ja) 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
KR101186292B1 (ko) 2006-01-10 2012-09-27 삼성전자주식회사 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법
KR101232159B1 (ko) * 2006-06-12 2013-02-12 엘지디스플레이 주식회사 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
JP4207988B2 (ja) * 2006-07-03 2009-01-14 セイコーエプソン株式会社 発光装置、画素回路の駆動方法および駆動回路
JP5147320B2 (ja) * 2006-07-21 2013-02-20 株式会社半導体エネルギー研究所 半導体装置
JP2008046427A (ja) 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
TWI327447B (en) 2006-10-16 2010-07-11 Chimei Innolux Corp Method of fabricating a thin film transistor
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5045323B2 (ja) 2007-09-14 2012-10-10 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP2009103732A (ja) * 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
JP2009212219A (ja) 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
JP2009224595A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
JP2009302272A (ja) 2008-06-13 2009-12-24 Sony Corp 半導体装置、半導体装置の製造方法および表示装置ならびに電子機器
US7973543B2 (en) 2008-07-11 2011-07-05 Advantest Corporation Measurement apparatus, test apparatus and measurement method
JP2010039118A (ja) * 2008-08-04 2010-02-18 Sony Corp 表示装置及び電子機器
JP5353201B2 (ja) * 2008-11-21 2013-11-27 ソニー株式会社 固体撮像装置の製造方法
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
JP5515287B2 (ja) 2008-12-22 2014-06-11 セイコーエプソン株式会社 表示装置、電子機器および表示装置の製造方法
JP2010224111A (ja) * 2009-03-23 2010-10-07 Canon Inc 有機ｅｌディスプレイ
JP5623107B2 (ja) * 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置
JP5457826B2 (ja) * 2009-12-28 2014-04-02 株式会社ジャパンディスプレイ レベルシフト回路、信号駆動回路、表示装置および電子機器
JP5531720B2 (ja) * 2010-03-30 2014-06-25 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
JP5459018B2 (ja) * 2010-03-30 2014-04-02 ソニー株式会社 表示装置及び電子機器
JP5562251B2 (ja) 2010-04-05 2014-07-30 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
CN102473737B (zh) * 2010-06-22 2014-07-23 松下电器产业株式会社 发光显示装置及其制造方法
KR101812215B1 (ko) * 2010-12-06 2017-12-28 삼성디스플레이 주식회사 표시 장치
JP2012237931A (ja) 2011-05-13 2012-12-06 Japan Display Central Co Ltd アクティブマトリクス型有機発光表示装置
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US20180095117A1 (en) * 2016-10-02 2018-04-05 Senao Networks, Inc. Signal detecting method and signal detecting system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375735A (zh) * 2001-02-06 2002-10-23 株式会社日立制作所 显示装置及其制造方法
US20060098521A1 (en) * 2004-09-21 2006-05-11 Casio Computer Co., Ltd. Transistor array substrate and display panel
CN1937276A (zh) * 2005-09-21 2007-03-28 三星电子株式会社 显示装置及其制造方法
CN101110422A (zh) * 2006-07-21 2008-01-23 株式会社半导体能源研究所 显示装置、半导体装置
JP2009049243A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
CN102062981A (zh) * 2009-11-11 2011-05-18 乐金显示有限公司 用于显示设备的阵列基板
JP2012038855A (ja) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
CN103178057A (zh) * 2011-12-20 2013-06-26 索尼公司 显示器及电子单元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831308A (zh) * 2018-06-27 2018-11-16 上海天马有机发光显示技术有限公司 一种可折叠显示面板及可折叠显示装置

Also Published As

Publication number Publication date
US20170084679A1 (en) 2017-03-23
JP6753491B2 (ja) 2020-09-09
US20160189611A1 (en) 2016-06-30
US10312314B2 (en) 2019-06-04
US20180323248A1 (en) 2018-11-08
JP2019194715A (ja) 2019-11-07
KR20220019852A (ko) 2022-02-17
JPWO2015037327A1 (ja) 2017-03-02
US10026796B2 (en) 2018-07-17
CN105518771A (zh) 2016-04-20
US20190074342A1 (en) 2019-03-07
JP6428626B2 (ja) 2018-11-28
US20220376016A1 (en) 2022-11-24
US20190280073A1 (en) 2019-09-12
US10103212B2 (en) 2018-10-16
CN105518771B (zh) 2019-11-12
TWI653755B (zh) 2019-03-11
KR20240024325A (ko) 2024-02-23
US20180076271A1 (en) 2018-03-15
US10147779B2 (en) 2018-12-04
US20190280071A1 (en) 2019-09-12
KR102359733B1 (ko) 2022-02-09
US10615237B2 (en) 2020-04-07
CN109994077A (zh) 2019-07-09
US9640599B2 (en) 2017-05-02
US20210249493A1 (en) 2021-08-12
KR20160053921A (ko) 2016-05-13
JP2018151658A (ja) 2018-09-27
WO2015037327A1 (ja) 2015-03-19
TWI713943B (zh) 2020-12-21
US10615238B2 (en) 2020-04-07
US10121841B2 (en) 2018-11-06
KR20180002899A (ko) 2018-01-08
US11004924B2 (en) 2021-05-11
CN110060626A (zh) 2019-07-26
TW201911277A (zh) 2019-03-16
CN109994077B (zh) 2021-02-02
US20180261660A1 (en) 2018-09-13
KR101814942B1 (ko) 2018-01-04
US11569325B2 (en) 2023-01-31
CN110060626B (zh) 2020-08-25
US11233109B2 (en) 2022-01-25
TW201511253A (zh) 2015-03-16
CN107393930B (zh) 2019-07-09
US20230363204A1 (en) 2023-11-09
KR102636350B1 (ko) 2024-02-15
US20200321418A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
CN107393930B (zh) 显示装置
CN110060636A (zh) 显示装置和显示单元
CN109727996A (zh) 薄膜晶体管阵列基板和具有其的有机发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant