CN103594476A - 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置 - Google Patents

薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置 Download PDF

Info

Publication number
CN103594476A
CN103594476A CN201210545227.5A CN201210545227A CN103594476A CN 103594476 A CN103594476 A CN 103594476A CN 201210545227 A CN201210545227 A CN 201210545227A CN 103594476 A CN103594476 A CN 103594476A
Authority
CN
China
Prior art keywords
film transistor
electrode
gate electrode
thin
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210545227.5A
Other languages
English (en)
Other versions
CN103594476B (zh
Inventor
沈钟植
南宇镇
慎弘縡
张旼揆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103594476A publication Critical patent/CN103594476A/zh
Application granted granted Critical
Publication of CN103594476B publication Critical patent/CN103594476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

公开了一种有利于改善薄膜晶体管的输出和传输特性的薄膜晶体管基板、其制造方法以及使用其的有机发光显示装置，其中所述薄膜晶体管基板包括：薄膜晶体管，所述薄膜晶体管包括位于基板上的下栅极电极、位于所述下栅极电极上的有源层、位于所述有源层上的源极和漏极电极、以及位于所述源极电极、漏极电极和有源层上的上栅极电极，所述上栅极电极覆盖由所述源极和漏极电极界定的沟道区域；和将所述下栅极电极与所述上栅极电极电连接的接触部。

Description

薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置
本申请要求2012年8月13日提交的韩国专利申请No.10-2012-0088565的优先权，在此援引该专利申请作为参考，如同在这里完全阐述一样。
技术领域
本发明涉及一种显示装置，尤其涉及一种用于显示装置的薄膜晶体管。
背景技术
在诸如液晶显示器（LCD）或有机发光装置（OLED）的显示装置中，薄膜晶体管（TFT）用作控制每个像素操作的开关元件或者用作驱动每个像素的驱动元件。
薄膜晶体管包括栅极电极、有源层和源极/漏极电极。根据电极的布置方式，薄膜晶体管分为交叠结构和共平面结构。
在交叠结构的情形中，栅极电极和源极/漏极电极垂直布置，有源层夹在栅极电极和源极/漏极电极之间。同时，在共平面结构的情形中，栅极电极和源极/漏极电极布置在同一平面上。
根据沟道形成方法，交叠结构的薄膜晶体管分为背沟道蚀刻（BCE）型和蚀刻阻挡层（ESL）型。在ESL型的情形中，在有源层上形成蚀刻阻挡层，从而能够防止有源层被过蚀刻。由于该优点，越来越多的使用ESL型薄膜晶体管。
图1A到1E是显示用于制造ESL型薄膜晶体管基板的方法的剖面图。
首先，如图1A中所示，在基板10上形成栅极电极20，然后在包括栅极电极20的基板10的整个表面上形成栅极绝缘层25。
如图1B中所示，在栅极绝缘层25上依次形成有源层30a和蚀刻阻挡层40a。之后，如图1C中所示，将蚀刻阻挡层40a构图，由此形成预定的蚀刻阻挡部40。蚀刻阻挡部40用作之后所述的蚀刻工艺的阻挡部。
然后，如图1D中所示，在包括蚀刻阻挡部40的基板10的整个表面上依次形成欧姆接触层50a和源极/漏极电极层60a。
如图1E中所示，将源极/漏极电极层60a构图，以形成源极电极62和漏极电极64。在使用源极/漏极电极62/64作为掩模的情况下，蚀刻位于源极/漏极电极62/64下面的欧姆接触层50a和有源层30a，由此形成具有预定图案的欧姆接触层50和有源层30。
在源极/漏极电极62/64的左右侧没有形成蚀刻阻挡部40，由此欧姆接触层50a和有源层30a被一起蚀刻。然而，因为在源极电极62与漏极电极64之间的区域中形成蚀刻阻挡部40，所以仅蚀刻了欧姆接触层50a。
然而，如图1A到1E中所示，因为现有技术的薄膜晶体管以具有一个栅极电极20的单栅极电极结构形成，所以很难获得输出饱和特性。此外，在亚阈值区域内，在基于薄膜晶体管的源极与漏极之间的电压的传输曲线（transfercurve）之间具有不可忽略不计的间隙（gap），由此在屏幕上产生串扰或诸如斑点的亮度不均匀的问题。特别是，如果具有单栅极电极结构的薄膜晶体管应用于有机发光装置，则补偿能力降低。
此外，在具有蚀刻阻挡部40的现有技术的薄膜晶体管的情形中，由于每层之间的覆盖规则，薄膜晶体管的尺寸不可避免地增加。由于薄膜晶体管尺寸增加，栅极电极20与源极/漏极电极62/64之间的重叠区域的尺寸增加，由此增加了薄膜晶体管的电容。
发明内容
因此，本发明涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的薄膜晶体管基板及其制造方法。
本发明的一个方面是提供一种有利于改善薄膜晶体管的输出和传输特性的薄膜晶体管基板及其制造方法。
本发明的另一个方面是提供一种有利于抑制由于覆盖规则增加而导致的薄膜晶体管电容增加的薄膜晶体管基板。
本发明的另一个方面是提供一种使用上述薄膜晶体管基板的有机发光装置。
在下面的描述中将部分列出本发明的其它优点和特征，一部分优点和特征从下面的描述对于本领域普通技术人员来说将是显而易见的，或者可通过本发明的实施领会到。通过说明书、权利要求以及附图中特别指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些和其他优点并根据本发明的目的，如在此具体和概括描述的，提供了一种薄膜晶体管基板，包括：薄膜晶体管，所述薄膜晶体管包括位于基板上的下栅极电极、位于所述下栅极电极上的有源层、位于所述有源层上的源极和漏极电极、以及位于所述源极电极、漏极电极和有源层上的上栅极电极，所述上栅极电极覆盖由所述源极电极和漏极电极界定的沟道区域；和将所述下栅极电极与所述上栅极电极电连接的接触部
在本发明的另一个方面中，提供了一种制造薄膜晶体管基板的方法，包括：在基板上依次形成下栅极电极、栅极绝缘层和有源层；通过将所述栅极绝缘层构图，形成暴露所述下栅极电极的第一接触孔；在所述有源层上形成源极/漏极电极层；通过将所述源极/漏极电极层构图，形成源极电极、漏极电极和接触部，其中所述接触部通过所述第一接触孔与所述下栅极电极接触；在包括所述源极电极、漏极电极和接触部的基板的整个表面上形成钝化层；通过将所述钝化层构图，形成暴露所述接触部的第二接触孔；和在所述钝化层上形成上栅极电极，其中所述上栅极电极覆盖由所述源极电极和漏极电极界定的沟道区域，且所述上栅极电极通过所述第二接触孔与所述接触部接触。
在本发明的另一个方面中，提供了一种制造薄膜晶体管基板的方法，包括：在基板上依次形成下栅极电极、栅极绝缘层和有源层；在包括所述有源层的基板的整个表面上形成蚀刻阻挡层；通过将所述栅极绝缘层和所述蚀刻阻挡层构图，形成暴露所述下栅极电极的第一接触孔；在所述蚀刻阻挡层上形成源极/漏极电极层；通过将所述源极/漏极电极层构图，形成源极电极、漏极电极和接触部，其中所述接触部通过所述第一接触孔与所述下栅极电极接触；在包括所述源极电极、漏极电极和接触部的基板的整个表面上形成钝化层；通过将所述钝化层构图，形成暴露所述接触部的第二接触孔；和在所述钝化层上形成上栅极电极，其中所述上栅极电极覆盖由所述源极电极和漏极电极界定的沟道区域，且所述上栅极电极通过所述第二接触孔与所述接触部接触。
在本发明的另一个方面中，提供了一种OLED，包括：基板；位于所述基板上的第一薄膜晶体管；与所述第一薄膜晶体管连接的第二薄膜晶体管；与所述第一薄膜晶体管和所述第二薄膜晶体管连接的第一接触部；和与所述第一薄膜晶体管连接的有机发光二极管，其中所述第一薄膜晶体管包括：位于所述基板上的下栅极电极；位于所述下栅极电极上的有源层；位于所述有源层上的源极和漏极电极；以及位于所述源极电极、漏极电极和有源层上的上栅极电极，所述上栅极电极覆盖由所述源极电极和漏极电极界定的沟道区域，其中所述第一接触部与所述第二薄膜晶体管的源极电极或漏极电极形成为一体，从而将所述下栅极电极和所述上栅极电极相互电连接。
应当理解，本发明前面的一般性描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的内容提供进一步的解释。
附图说明
给本发明提供进一步理解并组成说明书一部分的附图图解了本发明的实施方式并与说明书一起用于说明本发明的原理。在附图中：
图1A到1E是显示用于制造ESL型薄膜晶体管基板的方法的剖面图；
图2A是显示根据本发明第一个实施方式的薄膜晶体管基板的平面图；
图2B是沿图2A的A-A’的剖面图；
图3A是显示根据现有技术的薄膜晶体管的特性的曲线；
图3B是显示根据本发明的薄膜晶体管的特性的曲线；
图4A到4H是显示用于制造根据本发明第一个实施方式的薄膜晶体管基板的方法的剖面图；
图5A是显示根据本发明第二个实施方式的薄膜晶体管基板的平面图；
图5B是沿图5A的B-B’的剖面图；
图6A到6H是显示用于制造根据本发明第二个实施方式的薄膜晶体管基板的方法的剖面图；
图7A和7B是根据本发明第一个变形实施方式的薄膜晶体管基板的剖面图；
图8是根据本发明第二个变形实施方式的薄膜晶体管基板的剖面图；
图9A和9B是根据本发明第三个变形实施方式的薄膜晶体管基板的剖面图；
图10是根据本发明一个实施方式的存储电容的剖面图。
具体实施方式
现在详细描述本发明的典型实施方式，附图中图解了这些实施方式的一些例子。只要可能，在整个附图中将使用相同的参考数字表示相同或相似的部件。
对于本发明实施方式的描述，如果提到第一结构位于第二结构“上或上方”或者“下或下方”，则应当理解第一和第二结构彼此接触，或者在第一和第二结构之间夹有第三结构。然而，如果提到第一结构“直接”位于第二结构上或“直接”位于第二结构下时，则应当理解第一和第二结构彼此接触。
第一个实施方式
之后，将参照图2和3描述根据本发明第一个实施方式的薄膜晶体管基板及其制造方法。
薄膜晶体管基板
图2A是显示根据本发明第一个实施方式的薄膜晶体管基板的平面图。图2B是沿图2A的A-A’的剖面图。
首先，将参照图2A描述根据本发明第一个实施方式的薄膜晶体管基板。
如图2A中所示，在薄膜晶体管基板100上形成有薄膜晶体管（T）和接触部180，其中薄膜晶体管（T）用作控制每个像素操作的开关元件或者用作驱动每个像素的驱动元件。
薄膜晶体管（T）包括下栅极电极110、蚀刻阻挡层135、源极电极152、漏极电极154和上栅极电极175。
下栅极电极110形成在薄膜晶体管基板100上。下栅极电极110通过接触部180与上栅极电极175电连接。下栅极电极110可从栅极线（未示出）分支。
蚀刻阻挡层135形成在源极电极152与漏极电极154之间。蚀刻阻挡层135防止形成在其下方的有源层（未示出）被过蚀刻。
源极电极152与数据线150连接，特别是，源极电极152可从数据线150分支。漏极电极154形成在有源层上，同时与源极电极152相对。与源极电极152隔开预定间隔地形成漏极电极154。通过源极电极152和漏极电极154界定出沟道区域。
根据本发明的一个实施方式，源极电极152或漏极电极154与至少一部分下栅极电极110重叠，或者与至少一部分上栅极电极175重叠。
上栅极电极175形成在蚀刻阻挡层135上方，由此覆盖由源极电极152和漏极电极154界定的沟道区域。
根据本发明的一个实施方式，如果薄膜晶体管基板100应用于有机发光装置（OLED），则上栅极电极175由用于OLED的有机发光二极管的阳极电极形成。
接触部180将下栅极电极110与上栅极电极175电连接。根据本发明的一个实施方式，与漏极电极154隔开预定间隔地形成接触部180，其中接触部180可形成为岛形。在该情形中，接触部180可由与源极电极152或漏极电极154相同的材料形成。
如上所述，根据本发明的薄膜晶体管（T）以双栅极电极结构形成，其中在有源层下方形成下栅极电极110，在有源层上方形成上栅极电极175。薄膜晶体管（T）的下栅极电极110和上栅极电极175通过接触部180彼此电连接。
之后，将参照图2B更详细地描述根据本发明第一个实施方式的薄膜晶体管基板。
如图2B中所示，在薄膜晶体管基板100上形成下栅极电极110，然后在包括下栅极电极110的基板100的整个表面上形成栅极绝缘层120。
根据本发明的一个实施方式，在栅极绝缘层120中形成第一接触孔（H1），第一接触孔（H1）暴露下栅极电极110的预定部分，以便形成接触部180。
在栅极绝缘层120上形成有源层130，在有源层130上形成蚀刻阻挡层135。根据本发明的一个实施方式，有源层130由氧化物半导体形成。
在蚀刻阻挡层135上形成源极电极152和漏极电极154。此外，源极电极152和漏极电极154形成在有源层130的预定区域上，其中所述预定区域表示没有被蚀刻阻挡层135覆盖的区域，由此所述源极电极152和漏极电极154保护有源层130。尽管未示出，但在有源层130与源极/漏极电极152/154之间另外插入欧姆接触层。
在包括源极/漏极电极152/154的基板100的整个表面上形成钝化层160。根据本发明的一个实施方式，在钝化层160中形成第二接触孔（H2）。通过第二接触孔（H2）暴露至少一部分接触部180，以便接触部180与上栅极电极175接触。
根据本发明的一个实施方式，第一接触孔（H1）和第二接触孔（H2）彼此完全重叠。在本发明的变形实施方式中，第一接触孔（H1）和第二接触孔（H2）彼此部分重叠，或者彼此不重叠。
在钝化层160上形成上栅极电极175。上栅极电极175至少覆盖沟道区域。此外，因为上栅极电极175填充在第二接触孔（H2）中，所以上栅极电极175与由第二接触孔（H2）暴露的接触部180接触，由此上栅极电极175与下栅极电极110电连接。
根据本发明的一个实施方式，上栅极电极175的材料不同于下栅极电极110的材料。例如，上栅极电极175由透明度高于下栅极电极110的材料形成。
接触部180填充在形成于栅极绝缘层120中的第一接触孔（H1）中。接触部180可形成在第一接触孔（H1）外围的栅极绝缘层120的预定部分上。根据本发明的一个实施方式，接触部180可由与源极/漏极电极152/154相同的材料形成。
接触部180与由第一接触孔（H1）暴露的下栅极电极110接触，同时通过第二接触孔（H2）与上栅极电极175接触，由此下栅极电极110和上栅极电极175彼此电连接。
在本发明前述的实施方式中，使用两个接触孔（H1和H2）将下栅极电极110和上栅极电极175彼此电连接的原因是，很难一次蚀刻多层。然而，如果多层中的每层都较薄，或者蚀刻技术高度发展，则可通过一次蚀刻多层来形成孔。在该情形中，下栅极电极110和上栅极电极175通过一个接触孔彼此电连接。
如上所述，根据本发明第一个实施方式的薄膜晶体管（T）以双栅极电极结构形成，其中在有源层130下方形成下栅极电极110，在有源层130上方形成上栅极电极175，由此电子利用有源层130的上下表面进行漂移。
如图3A和3B中的曲线所示，与具有单栅极电极结构的现有技术的薄膜晶体管相比，根据本发明的具有双栅极电极结构的薄膜晶体管（T）可获得改善的输出饱和特性。此外，在亚阈值区域内，可减小基于薄膜晶体管的源极与漏极之间的电压的传输曲线之间的间隙。
因外，根据本发明的具有双栅极电极结构的薄膜晶体管（T）有利于提高显示装置的亮度均匀性、薄膜晶体管的电流容量和补偿能力，并有利于减小功耗。
在本发明的情形中，可通过下栅极电极110和上栅极电极175防止外部光入射到薄膜晶体管（T）的底表面和顶表面，由此可提高薄膜晶体管（T）的偏压温度应力（bias temperature stress，BTS）特性。此外，可防止外部气体（O2）或湿气（H2O）渗透进入薄膜晶体管（T）的底表面和顶表面。
在根据本发明的薄膜晶体管（T）中，通过使用下栅极电极110和上栅极电极175屏蔽薄膜晶体管（T）的底表面和顶表面中的电场，可提高局部和整体亮度均匀性，并减少亮点和暗点缺陷。
用于制造薄膜晶体管基板的方法
图4A到4H是显示用于制造根据本发明第一个实施方式的薄膜晶体管基板的方法的剖面图，并且是沿图2A的A-A’的剖面图。
首先，如图4A中所示，在基板100上形成下栅极电极110，然后在包括下栅极电极110的基板100的整个表面上形成栅极绝缘层120。然后，在栅极绝缘层120上形成有源层130，在包括有源层130的基板100的整个表面上形成用于形成蚀刻阻挡层135的材料层135a。
如图4B中所示，将材料层135a构图，以在有源层130上形成蚀刻阻挡层135。
如图4C中所示，在栅极绝缘层120中形成暴露下栅极电极110的第一接触孔（H1）。
如图4D中所示，在包括蚀刻阻挡层135的基板100的整个表面上形成源极/漏极电极层150a。
如图4E中所示，将源极/漏极电极层150a构图，由此形成其间具有预定间隔的源极电极152和漏极电极154，同时在第一接触孔（H1）内形成接触部180。
如图4F中所示，在包括源极/漏极电极152/154的基板100的整个表面上形成钝化层160。
如图4G中所示，在钝化层160中形成暴露接触部180的第二接触孔（H2）。
如图4H中所示，在钝化层160上形成上栅极电极175。在该情形中，因为上栅极电极175填充在第二接触孔（H2）中，所以上栅极电极175与接触部180接触，由此上栅极电极175与下栅极电极110电连接。
第二个实施方式
在本发明第一个实施方式的上述描述中，蚀刻阻挡层135仅形成在有源层130上的沟道区域中，由此源极电极152和漏极电极154覆盖除沟道区域之外的有源层130的所有区域。
然而，在本发明的第二个实施方式中，蚀刻阻挡层135不仅形成在沟道区域中，而且还形成在有源层130上除沟道区域之外的其他区域中，由此蚀刻阻挡层135覆盖有源层130。
之后，将参照图5和6更详细地描述根据本发明第二个实施方式的薄膜晶体管基板。对于下面的描述，只要可能，在整个附图中使用相同的参考标记表示与本发明第一个实施方式相同或相似的部件。
薄膜晶体管基板
图5A是显示根据本发明第二个实施方式的薄膜晶体管基板的平面图。图5B是沿图5A的B-B’的剖面图。
首先，将参照图5A描述根据本发明第二个实施方式的薄膜晶体管基板。如图5A中所示，在薄膜晶体管基板100上形成有薄膜晶体管（T）和接触部180，其中薄膜晶体管（T）用作控制每个像素操作的开关元件或者用作驱动每个像素的驱动元件。
薄膜晶体管（T）包括下栅极电极110、蚀刻阻挡层135、源极电极152、漏极电极154和上栅极电极175。
下栅极电极110形成在薄膜晶体管基板100上。下栅极电极110通过接触部180与上栅极电极175电连接。下栅极电极110可从栅极线（未示出）分支。
蚀刻阻挡层135防止形成在其下方的有源层（未示出）被过蚀刻。根据本发明第二个实施方式的蚀刻阻挡层135形成在包括下栅极电极110的基板100的整个表面上。在本发明的变形实施方式中，蚀刻阻挡层135可形成在基板100的预定区域上。例如，蚀刻阻挡层135可形成在基板100的第一区域和第二区域中的至少一个上，其中所述第一区域包括薄膜晶体管区域和线区域，所述第二区域包括设置有存储电容的区域。
为了使源极电极152和漏极电极154与有源层130接触，如图5A中所示，在蚀刻阻挡层135中形成第三接触孔（H3）和第四接触孔（H4）。例如，源极电极152和有源层130通过第三接触孔（H3）彼此接触，漏极电极154和有源层130通过第四接触孔（H4）彼此接触。
源极电极152与数据线150连接，特别是，源极电极152可从数据线150分支。漏极电极154形成在有源层上，同时与源极电极152相对，其中与源极电极152隔开预定间隔地形成漏极电极154。通过源极电极152和漏极电极154界定出沟道区域。
根据本发明的一个实施方式，源极电极152或漏极电极154与至少一部分下栅极电极110重叠，或者与至少一部分上栅极电极175重叠。
上栅极电极175形成在蚀刻阻挡层135上方，由此覆盖由源极电极152和漏极电极154界定的沟道区域。
根据本发明的一个实施方式，如果薄膜晶体管基板100应用于有机发光装置（OLED），则上栅极电极175可由用于OLED的有机发光二极管的阳极电极形成。
接触部180将下栅极电极110与上栅极电极175电连接。按照与本发明第一个实施方式相同的方式，与漏极电极154隔开预定间隔地形成接触部180，其中接触部180可形成为岛形。在该情形中，接触部180可由与源极电极152或漏极电极154相同的材料形成。
之后，将参照图5B更详细地描述根据本发明第二个实施方式的薄膜晶体管基板。
如图5B中所示，在薄膜晶体管基板100上形成下栅极电极110，然后在包括下栅极电极110的基板100的整个表面上（例如，基板100的除形成存储电容的区域之外的薄膜晶体管区域和线区域）形成栅极绝缘层120。然后，在栅极绝缘层120上形成有源层130。根据本发明的一个实施方式，有源层130可由氧化物半导体形成。
如上文所述，在包括有源层130的基板100的整个表面上形成蚀刻阻挡层135。在该情形中，在蚀刻阻挡层135中形成第三接触孔（H3）和第四接触孔（H4）。例如，源极电极152和有源层130通过第三接触孔（H3）彼此接触，漏极电极154和有源层130通过第四接触孔（H4）彼此接触。
在根据本发明第一个实施方式的薄膜晶体管（T）的情形中，源极/漏极电极152/154覆盖除沟道区域之外的有源层130的所有区域，由此源极/漏极电极152/154与下栅极电极110之间的重叠区域的尺寸增加。然而，在根据本发明第二个实施方式的情形中，在基板100的整个表面上形成蚀刻阻挡层135，由此蚀刻阻挡层135覆盖除源极/漏极电极152/154与有源层130之间的接触区域之外的有源层130的所有区域。
因而，与本发明第一个实施方式相比，本发明第二个实施方式使得下栅极电极110与源极/漏极电极152/154之间的重叠区域减小。如下面的表1中所示，当薄膜晶体管（T）导通/关断时，与本发明第一个实施方式相比，根据本发明第二个实施方式的薄膜晶体管（T）的电容大大减小。
[表1]
此外，根据蚀刻阻挡层135的设计规则确定有源层130与源极/漏极电极152/154之间的接触区域，由此有源层130与源极/漏极电极152/154的覆盖规则对左方向（例如，在图5B中从漏极电极向着源极电极的方向）和右方向（例如，在图5B中从源极电极向着漏极电极的方向）没有影响。
此外，如果有源层130由氧化物半导体形成，则有源层130的钝化对薄膜晶体管（T）的可靠性具有较大影响。在本发明第二个实施方式的情形中，蚀刻阻挡层135不仅保护沟道区域，而且还保护除有源层130与源极/漏极电极152/154之间的接触区域之外的有源层130的所有区域，由此可提高薄膜晶体管（T）的可靠性。
如上所述，由于蚀刻阻挡层135的结构，薄膜晶体管（T）的寄生电容被最小化，由此减小了线电阻。
为了形成接触部180，在栅极绝缘层120和蚀刻阻挡层135中形成暴露下栅极电极110的预定部分的第一接触孔（H1）。
在蚀刻阻挡层135上形成源极/漏极电极152/154。如上所述，源极/漏极电极152/154通过第三和第四接触孔（H3，H4）与有源层130接触。尽管未示出，但在有源层130与源极/漏极电极152/154之间另外插入欧姆接触层。
在包括源极/漏极电极152/154的基板100的整个表面上形成钝化层160。然后，在钝化层160中形成暴露至少一部分接触部180的第二接触孔（H2），由此使接触部180与上栅极电极175接触。
第一接触孔（H1）和第二接触孔（H2）彼此完全重叠。根据在本发明的变形实施方式，第一接触孔（H1）和第二接触孔（H2）彼此部分重叠，或者彼此不重叠。
在钝化层160上形成上栅极电极175，其中上栅极电极175至少覆盖沟道区域。此外，因为上栅极电极175填充在第二接触孔（H2）中，所以上栅极电极175与由第二接触孔（H2）暴露的接触部180接触，由此上栅极电极175与下栅极电极110电连接。
根据本发明的一个实施方式，上栅极电极175的材料不同于下栅极电极110的材料。例如，上栅极电极175由透明度高于下栅极电极110的材料形成。
接触部180填充在形成于栅极绝缘层120和蚀刻阻挡层135中的第一接触孔（H1）内。接触部180不仅形成在第一接触孔（H1）内，而且还形成在第一接触孔（H1）外围的蚀刻阻挡层135的预定部分上。根据本发明的一个实施方式，接触部180可由与源极/漏极电极152/154相同的材料形成。接触部180与由第一接触孔（H1）暴露的下栅极电极110接触，同时与由第二接触孔（H2）暴露的上栅极电极175接触，由此下栅极电极110和上栅极电极175彼此电连接。
在本发明前述的实施方式中，使用两个接触孔（H1和H2）将下栅极电极110和上栅极电极175彼此电连接的原因是，很难一次蚀刻多层。然而，如果多层中的每层都较薄，或者蚀刻技术高度发展，则可通过一次蚀刻多层来形成孔。在该情形中，下栅极电极110和上栅极电极175通过一个接触孔彼此电连接。
如上所述，根据本发明第二个实施方式的薄膜晶体管（T）以双栅极电极结构形成，且蚀刻阻挡层135形成在基板110的整个表面上。因而，根据本发明第二个实施方式的薄膜晶体管（T）可以具有本发明第一个实施方式中公开的双栅极电极结构的薄膜晶体管（T）的功效，而且还可减小薄膜晶体管（T）的线电阻和电容。
用于制造薄膜晶体管基板的方法
图6A到6H是显示用于制造根据本发明第二个实施方式的薄膜晶体管基板的方法的剖面图，并且是沿图5A的B-B’的剖面图。
首先，如图6A中所示，在基板100上形成下栅极电极110，然后在包括下栅极电极110的基板100的整个表面上形成栅极绝缘层120。然后，在栅极绝缘层120上形成有源层130，在包括有源层130的基板100的整个表面上形成用于形成蚀刻阻挡层135的材料层135a。
如图6B中所示，将材料层135a构图，以形成蚀刻阻挡层135，蚀刻阻挡层135包括暴露有源层130的第三和第四接触孔（H3，H4）。
如图6C中所示，通过将栅极绝缘层120和蚀刻阻挡层135构图，形成暴露下栅极电极110的第一接触孔（H1）。
在图6B和6C中，分别地进行形成第三和第四接触孔（H3，H4）的工艺和形成第一接触孔（H1）的工艺。根据本发明的变形实施方式，可通过单个蚀刻工艺进行形成第三和第四接触孔（H3，H4）的工艺和形成第一接触孔（H1）的工艺。
然后，如图6D中所示，在包括蚀刻阻挡层135的基板100的整个表面上形成源极/漏极电极层150a。
如图6E中所示，将源极/漏极电极层150a构图，由此形成其间具有预定间隔的源极电极152和漏极电极154，同时在第一接触孔（H1）内形成接触部180。因此，源极电极152通过第三接触孔（H3）与有源层130接触，漏极电极154通过第四接触孔（H4）与有源层130接触。
如图6F中所示，在包括源极/漏极电极152/154的基板100的整个表面上形成钝化层160。
如图6G中所示，在钝化层160中形成暴露接触部180的第二接触孔（H2）。
如图6H中所示，在钝化层160上形成上栅极电极175。在该情形中，因为上栅极电极175填充在第二接触孔（H2）中，所以上栅极电极175与接触部180接触，由此上栅极电极175与下栅极电极110电连接。
第一个变形实施方式
在本发明的上述第一和第二个实施方式中，用于电连接薄膜晶体管（T1）的下栅极电极110和上栅极电极175的接触部180形成为岛形。然而，根据本发明的第一个变形实施方式，如图7A和7B中所示，接触部180可与薄膜晶体管（T2）的源极电极或漏极电极（S或D）形成为一体。
此外，在本发明的上述第一和第二个实施方式中，源极电极152与数据线150连接。然而，根据本发明的第一个变形实施方式，源极电极152可与电源线连接。
第二个变形实施方式
如果根据本发明前述实施方式的薄膜晶体管基板100应用于底发光型OLED，如图8中所示，在钝化层160上形成连接电极176，其中与上栅极电极175隔开预定间隔地设置连接电极176。在连接电极176上，依次形成有滤色器层800、平坦化层810和钝化层820。然后，在钝化层820上另外形成像素电极830，其中像素电极830用作发光装置的阳极电极。
在该情形中，连接电极176由与上栅极电极175相同的材料形成，且连接电极176与上栅极电极175一起形成。
通过连接电极176，像素电极830可与源极或漏极电极152或154电连接。更详细地说，如图8中所示，连接电极176通过形成在钝化层160中的第五接触孔（H5）与源极或漏极电极152或154接触，像素电极830通过形成在平坦化层810和钝化层820中的第六接触孔（H6）与连接电极176接触，由此，像素电极830与源极或漏极电极152或154电连接。
该结构可通过防止源极/漏极电极152/154氧化，减小接触电阻，而且因为通过在下栅极电极110与像素电极830之间另外形成连接电极176，提供了双或三电容，所以还增加了薄膜晶体管基板的电容，其中连接电极176由与上栅极电极175相同的材料形成。
为便于解释，图8显示了薄膜晶体管（T）具有本发明第二个实施方式中所示的结构。然而，图8的薄膜晶体管（T）可具有本发明第一个实施方式中所示的结构。
第三个变形实施方式
在本发明的上述实施方式中，为薄膜晶体管基板上的每个薄膜晶体管形成一个接触部。然而，在本发明的第三个变形实施方式的情形中，如图9A和9B中所示，薄膜晶体管的设置方式可以是，两个薄膜晶体管共同使用一个接触部。
更详细地说，如图9中所示，如果第一薄膜晶体管（T1）和第二薄膜晶体管（T2）共同使用一个下栅极电极110，则第一薄膜晶体管（T1）和第二薄膜晶体管（T2）的上栅极电极175形成为一体，可通过使用一个接触部180实现第一薄膜晶体管（T1）的下栅极电极110与上栅极电极175之间的电连接以及第二薄膜晶体管（T2）的下栅极电极110与上栅极电极175之间的电连接。
在该情形中，如上所述，接触部180可形成为岛形。
有机发光装置（OLED）
如果根据本发明上述实施方式的薄膜晶体管基板应用于OLED，则图2A/2B和3A/3B中所示的薄膜晶体管可用作构成OLED的一个或多个开关薄膜晶体管。此外，图7A和7B中所示的薄膜晶体管可用作构成OLED的驱动薄膜晶体管。
如果OLED包括两个或多个开关薄膜晶体管，则至少两个薄膜晶体管可通过使用图9A和9B中所示的公共接触部将下和上栅极电极彼此电连接。
此外，在用于OLED的存储电容的情形中，可以按照图10中所示的结构形成存储电容。
更详细地说，如图10中所示，在基板100上依次形成下栅极电极110、栅极绝缘层120、蚀刻阻挡层135。然后，在栅极绝缘层120和蚀刻阻挡层135中形成暴露下栅极电极110的第七接触孔（H7）。
在该情形中，接触部1080填充在第七接触孔（H7）中，其中接触部1080由与源极/漏极电极（未示出）相同的材料形成。
此外，在蚀刻阻挡层135上形成钝化层160，在钝化层160中形成暴露接触部1080的第八接触孔（H8）。
在钝化层160上具有上栅极电极175。因为上栅极电极175填充在第八接触孔（H8）中，所以上栅极电极175与接触部1080接触，由此上栅极电极175与下栅极电极110电连接。
此外，在上栅极电极175上形成像素电极1090。根据本发明的一个实施方式，像素电极1090可由与有机发光二极管的阳极电极相同的材料形成。
在本发明的上述实施方式中，必须包括蚀刻阻挡层。然而，在本发明的变形实施方式的情形中，可省略蚀刻阻挡层。在该情形中，源极和漏极电极直接形成在有源层上。
根据本发明，在有源层130下方形成下栅极电极110，在有源层130上方形成上栅极电极175，由此电子通过有源层130的上下表面进行漂移，由此可获得输出饱和特性，并且在亚阈值区域内，可减小基于薄膜晶体管的源极与漏极之间的电压的传输曲线之间的间隙。
根据本发明，由于薄膜晶体管的改善的输出和传输特性，可提高显示装置的亮度均匀性、薄膜晶体管的电流容量和补偿能力，并可减小功耗。
根据本发明，可通过下栅极电极110和上栅极电极175防止外部光入射到薄膜晶体管（T）的底表面和顶表面，由此可提高薄膜晶体管（T）的偏压温度应力（BTS）特性。此外，可防止外部气体（O2）或湿气（H2O）渗透进入薄膜晶体管（T）的底表面和顶表面。
根据本发明，通过使用下栅极电极110和上栅极电极175屏蔽薄膜晶体管（T）的底表面和顶表面中的电场，可提高局部和整体亮度均匀性，并减少亮点和暗点缺陷。
根据本发明，上栅极电极175位于像素电极830与源极/漏极电极152/154之间，由此可通过防止源极/漏极电极152/154氧化，减小接触电阻，
根据本发明，通过在下栅极电极110与像素电极830之间另外形成上栅极电极175，可提供双或三电容，由此增加了薄膜晶体管基板的电容。
根据本发明，蚀刻阻挡层135形成在除存储电容之外的薄膜晶体管区域和线区域上，然后根据有源层130与源极/漏极电极152/154之间接触的最小设计规则，将蚀刻阻挡层135构图，从而可减小栅极电极与源极/漏极电极152/154之间的重叠区域。因而，当薄膜晶体管导通/关断时，可减小根据本发明的薄膜晶体管的电容。
根据本发明，蚀刻阻挡层135形成在有源层130上的沟道区域的左侧和右侧，由此可通过蚀刻阻挡层135保护有源层130。
在不脱离本发明的精神或范围的情况下，在本发明中可进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求及其等价物范围内的本发明的修改和变化。

Claims (20)

1.一种薄膜晶体管基板，包括：
薄膜晶体管，所述薄膜晶体管包括位于基板上的下栅极电极、位于所述下栅极电极上的有源层、位于所述有源层上的源极和漏极电极、以及位于所述源极电极、漏极电极和有源层上的上栅极电极，所述上栅极电极覆盖由所述源极和漏极电极界定的沟道区域；和
将所述下栅极电极与所述上栅极电极电连接的接触部。
2.根据权利要求1所述薄膜晶体管基板，其中所述接触部由与所述源极和漏极电极相同的材料形成。
3.根据权利要求1所述薄膜晶体管基板，其中所述薄膜晶体管进一步包括位于所述有源层上的蚀刻阻挡层。
4.根据权利要求3所述薄膜晶体管基板，其中所述蚀刻阻挡层形成在包括所述有源层的所述基板的整个表面上。
5.根据权利要求4所述薄膜晶体管基板，其中所述薄膜晶体管进一步包括：
夹在所述下栅极电极与所述有源层之间的栅极绝缘层；和
夹在所述上栅极电极与所述源极/漏极电极之间的第一钝化层，
其中在所述栅极绝缘层和所述蚀刻阻挡层中形成第一接触孔，在所述第一钝化层中形成第二接触孔，
所述接触部至少填充所述第一接触孔，所述上栅极电极至少填充所述第二接触孔，和
所述下栅极电极和所述接触部通过所述第一接触孔彼此接触，所述上栅极电极和所述接触部通过所述第二接触孔彼此接触。
6.根据权利要求5所述薄膜晶体管基板，其中所述第一接触孔和所述第二接触孔彼此不重叠。
7.根据权利要求4所述薄膜晶体管基板，
其中在所述蚀刻阻挡层中形成暴露所述有源层的第一接触孔和第二接触孔，
其中所述源极电极通过所述第一接触孔与所述有源层接触，所述漏极电极通过所述第二接触孔与所述有源层接触。
8.根据权利要求1所述薄膜晶体管基板，其中所述接触部形成为岛形，或者所述接触部与另一薄膜晶体管的源极电极或漏极电极形成为一体。
9.根据权利要求1所述薄膜晶体管基板，其中所述下栅极电极和所述上栅极电极由不同的材料形成。
10.根据权利要求1所述薄膜晶体管基板，其中所述上栅极电极由透明度高于所述下栅极电极的材料形成。
11.根据权利要求1所述薄膜晶体管基板，进一步包括：
夹在所述上栅极电极与所述源极/漏极电极之间的第一钝化层；
在所述第一钝化层上与所述上栅极电极隔开预定间隔的连接电极，所述连接电极由与所述上栅极电极相同的材料形成；
位于所述连接电极上的平坦化层；
位于所述平坦化层上的第二钝化层；和
位于所述第二钝化层上的像素电极，
其中所述像素电极通过所述连接电极与所述源极电极或漏极电极电连接。
12.根据权利要求11所述薄膜晶体管基板，
其中在所述第一钝化层中形成暴露所述连接电极和所述源极电极或漏极电极的第一接触孔，
在所述平坦化层和所述第二钝化层中形成暴露所述连接电极的第二接触孔，
其中所述连接电极至少填充所述第一接触孔，所述像素电极至少填充所述第二接触孔，和
所述连接电极通过所述第一接触孔与所述源极电极或漏极电极接触，所述像素电极通过所述第二接触孔与所述连接电极接触。
13.根据权利要求1所述薄膜晶体管基板，其中所述上栅极电极用作有机发光二极管的阳极电极。
14.根据权利要求1所述薄膜晶体管基板，其中所述有源层由氧化物半导体形成。
15.一种制造薄膜晶体管基板的方法，包括：
在基板上依次形成下栅极电极、栅极绝缘层和有源层；
通过将所述栅极绝缘层构图，形成暴露所述下栅极电极的第一接触孔；
在所述有源层上形成源极/漏极电极层；
通过将所述源极/漏极电极层构图，形成源极电极、漏极电极和接触部，其中所述接触部通过所述第一接触孔与所述下栅极电极接触；
在包括所述源极电极、漏极电极和接触部的基板的整个表面上形成钝化层；
通过将所述钝化层构图，形成暴露所述接触部的第二接触孔；和
在所述钝化层上形成上栅极电极，其中所述上栅极电极覆盖由所述源极电极和漏极电极界定的沟道区域，且所述上栅极电极通过所述第二接触孔与所述接触部接触。
16.根据权利要求15所述的方法，进一步包括在形成所述第一接触孔之前，在所述有源层上形成蚀刻阻挡层。
17.根据权利要求15所述的方法，其中所述接触部形成为岛形，或者所述接触部与另一薄膜晶体管的源极电极或漏极电极形成为一体。
18.一种有机发光装置（OLED），包括：
基板；
位于所述基板上的第一薄膜晶体管；
与所述第一薄膜晶体管连接的第二薄膜晶体管；
与所述第一薄膜晶体管和所述第二薄膜晶体管连接的第一接触部；和
与所述第一薄膜晶体管连接的有机发光二极管，
其中所述第一薄膜晶体管包括：
位于所述基板上的下栅极电极；
位于所述下栅极电极上的有源层；
位于所述有源层上的源极和漏极电极；以及
位于所述源极电极、漏极电极和有源层上的上栅极电极，所述上栅极电极覆盖由所述源极电极和漏极电极界定的沟道区域，
其中所述第一接触部与所述第二薄膜晶体管的源极电极或漏极电极形成为一体，从而将所述下栅极电极和所述上栅极电极彼此电连接。
19.根据权利要求18所述的OLED，进一步包括与所述第二薄膜晶体管连接的第二接触部，
其中所述第二薄膜晶体管包括下栅极电极、源极电极、漏极电极和上栅极电极，且
所述第二接触部形成为岛形，且所述第二接触部将所述第二薄膜晶体管的所述下栅极电极和所述上栅极电极彼此电连接。
20.根据权利要求19所述的OLED，进一步包括与所述第二薄膜晶体管连接的第三薄膜晶体管，
其中所述第三薄膜晶体管包括下栅极电极、源极电极、漏极电极和上栅极电极，
其中所述第三薄膜晶体管的所述下栅极电极与所述第二薄膜晶体管的所述下栅极电极形成为一体，所述第三薄膜晶体管的所述上栅极电极与所述第二薄膜晶体管的所述上栅极电极形成为一体，且
其中所述第二接触部将所述第三薄膜晶体管的所述下栅极电极和所述上栅极电极彼此电连接。
CN201210545227.5A 2012-08-13 2012-12-14 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置 Active CN103594476B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0088565 2012-08-13
KR1020120088565A KR101614398B1 (ko) 2012-08-13 2012-08-13 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치

Publications (2)

Publication Number Publication Date
CN103594476A true CN103594476A (zh) 2014-02-19
CN103594476B CN103594476B (zh) 2016-03-16

Family

ID=47429511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210545227.5A Active CN103594476B (zh) 2012-08-13 2012-12-14 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置

Country Status (5)

Country Link
US (2) US8916915B2 (zh)
EP (1) EP2698824B1 (zh)
KR (1) KR101614398B1 (zh)
CN (1) CN103594476B (zh)
TW (1) TWI544644B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167447A (zh) * 2014-07-22 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN105097941A (zh) * 2015-05-28 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106783953A (zh) * 2016-12-26 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
CN116544151A (zh) * 2023-07-05 2023-08-04 砺铸智能设备(天津)有限公司 一种用于芯片的检测、封装设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
KR102238756B1 (ko) 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102305495B1 (ko) 2015-01-07 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR20190032681A (ko) * 2017-09-18 2019-03-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255131B1 (en) * 1998-04-07 2001-07-03 Hitachi, Ltd. Liquid crystal display device
CN102062981A (zh) * 2009-11-11 2011-05-18 乐金显示有限公司 用于显示设备的阵列基板
KR20110069908A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
KR20110127861A (ko) * 2010-05-20 2011-11-28 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
TW200511589A (en) 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
CN1890698B (zh) * 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
TWI336945B (en) 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US8748892B2 (en) 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201136435A (en) 2010-04-06 2011-10-16 Au Optronics Corp Pixel structure of electroluminescent display panel and method of making the same
KR101108176B1 (ko) 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255131B1 (en) * 1998-04-07 2001-07-03 Hitachi, Ltd. Liquid crystal display device
CN102062981A (zh) * 2009-11-11 2011-05-18 乐金显示有限公司 用于显示设备的阵列基板
KR20110069908A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
KR20110127861A (ko) * 2010-05-20 2011-11-28 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167447A (zh) * 2014-07-22 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
WO2016011755A1 (zh) * 2014-07-22 2016-01-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板和显示设备
CN104167447B (zh) * 2014-07-22 2016-09-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
US9478665B2 (en) 2014-07-22 2016-10-25 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing the same, display substrate and display apparatus
CN105097941A (zh) * 2015-05-28 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN105097941B (zh) * 2015-05-28 2019-02-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US10340389B2 (en) 2015-05-28 2019-07-02 Boe Technology Group Co., Ltd. Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices
CN106783953A (zh) * 2016-12-26 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
CN106783953B (zh) * 2016-12-26 2019-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
CN116544151A (zh) * 2023-07-05 2023-08-04 砺铸智能设备(天津)有限公司 一种用于芯片的检测、封装设备
CN116544151B (zh) * 2023-07-05 2023-09-19 砺铸智能设备(天津)有限公司 一种用于芯片的检测、封装设备

Also Published As

Publication number Publication date
US9178048B2 (en) 2015-11-03
TWI544644B (zh) 2016-08-01
KR20140022523A (ko) 2014-02-25
CN103594476B (zh) 2016-03-16
US20150072483A1 (en) 2015-03-12
EP2698824A1 (en) 2014-02-19
US8916915B2 (en) 2014-12-23
TW201407789A (zh) 2014-02-16
KR101614398B1 (ko) 2016-05-02
EP2698824B1 (en) 2023-02-01
US20140042395A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
CN103594476B (zh) 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置
US10978533B2 (en) Array substrate structure and display device
TWI618123B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN202601619U (zh) 一种薄膜晶体管、阵列基板和显示器
CN106992185B (zh) 薄膜晶体管基板、包括其的显示器及其制造方法
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
KR20180049780A (ko) 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
KR20100047457A (ko) 유기전계발광 표시 장치
CN108550553A (zh) 一种薄膜晶体管及制作方法、显示装置
US9425251B2 (en) Thin film transistor substrate and organic light-emitting diode (OLED) display having the same
CN108022937A (zh) 具有双层氧化物半导体的薄膜晶体管基板
CN103762223A (zh) 一种具有氧化物薄膜电晶体的发光装置及其制造方法
CN112289841A (zh) 显示面板及显示装置
TW201344920A (zh) 半導體裝置，顯示器，及製造半導體裝置之方法
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN104009043A (zh) 像素结构及其制作方法
JP2021108366A (ja) 薄膜デバイス
JP2015049949A (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
US9373683B2 (en) Thin film transistor
KR20140108791A (ko) 유기전계발광표시장치 및 그 제조방법
US7956534B2 (en) Light emitting device
KR20120043404A (ko) 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant