TWI544644B - 薄膜電晶體基板及製造該薄膜電晶體基板的方法以及使用該薄膜電晶體基板之有機發光裝置 - Google Patents

薄膜電晶體基板及製造該薄膜電晶體基板的方法以及使用該薄膜電晶體基板之有機發光裝置 Download PDF

Info

Publication number
TWI544644B
TWI544644B TW101144375A TW101144375A TWI544644B TW I544644 B TWI544644 B TW I544644B TW 101144375 A TW101144375 A TW 101144375A TW 101144375 A TW101144375 A TW 101144375A TW I544644 B TWI544644 B TW I544644B
Authority
TW
Taiwan
Prior art keywords
electrode
thin film
film transistor
gate electrode
layer
Prior art date
Application number
TW101144375A
Other languages
English (en)
Other versions
TW201407789A (zh
Inventor
沈鍾植
南宇鎮
慎弘縡
張旼揆
Original Assignee
Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ顯示器股份有限公司 filed Critical Ｌｇ顯示器股份有限公司
Publication of TW201407789A publication Critical patent/TW201407789A/zh
Application granted granted Critical
Publication of TWI544644B publication Critical patent/TWI544644B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

薄膜電晶體基板及製造該薄膜電晶體基板的方法以及使用該薄膜電晶體基 板之有機發光裝置
本發明涉及一種顯示裝置，尤其涉及一種應用於顯示裝置的薄膜電晶體。
薄膜電晶體(thin film transistor，TFT)在顯示裝置如液晶顯示器(liquid crystal display，LCD)或有機發光裝置(organic light emitting device，OLED)中被用作為一種用於控制每一個像素的操作的切換元件或者一種用於驅動每一個像素的驅動元件。
該薄膜電晶體包括閘電極、主動層、以及源/汲電極。根據該等電極的佈置，該薄膜電晶體可以分為錯列結構和共面結構。
在錯列結構的情況下，閘電極與源/汲電極與插入於其間的主動層垂直排列。與此同時，在共面結構的情況下，閘電極與源/汲電極排列於同一平面。
根據一種通道形成方法，該錯列結構的薄膜電晶體可以分為背通道蝕刻(back channel etch，BCE)型和蝕刻阻擋層(etch stopper layer，ESL)型。在該ESL型的情況下，蝕刻阻擋層形成於主動層上，以便於可以防止主動層被過度蝕刻。由於該優點，ESL型薄膜電晶體的使用增加。
第1A圖至第1E圖為說明一種用於製造ESL型薄膜電晶體基板的方法的剖面視圖。
首先，如第1A圖所示，閘電極20形成於基板10上，然後閘極絕緣層25形成於包括閘電極20的基板10的整個表面上。
如第1B圖所示，主動層30a和蝕刻阻擋層40a依序地形成於閘極絕緣層25上。此後，如第1C圖所示，蝕刻阻擋層40a被圖案化以形成預定蝕刻阻擋40。蝕刻阻擋40作用為下面將要描述之蝕刻工序的阻擋。
然後，如第1D圖所示，歐姆接觸層50a和源/汲電極層60a依序地形成於包括蝕刻阻擋40的基板10的整個表面上。
如第1E圖所示，源/汲電極層60a被圖案化以形成源電極62和汲電極64。在源電極62和汲電極64作為光罩的情況下，位於源電極62和汲電極64之下的歐姆接觸層50a和主動層30a被蝕刻以形成具有預定圖案的歐姆接觸層50和主動層30。
蝕刻阻擋40不是形成於源電極62和汲電極64的左側和右側，於該兩側歐姆接觸層50a和主動層30a一起被蝕刻。然而，由於蝕刻阻擋40形成於源電極62與汲電極64之間的區域中，於該區域中僅有歐姆接觸層50a被蝕刻。
然而，因為現有技術中的薄膜電晶體形成為具有一個閘電極20的單一閘電極結構，如第1A圖至第1E圖所示，很難實現輸出飽和特性。此外，根據次臨界區域內薄膜電晶體的源極與漏極之間的電壓，在傳輸曲線之間有一個不可忽略的間隔，因此在螢幕上可能出現串擾或非均勻亮度如斑點的問題。尤其是，如果具有單一閘電極結構的薄膜電晶體應用於有機發光裝置，可能惡化補償能力。
此外，在現有技術中具有蝕刻阻擋40的薄膜電晶體的情況下，由於每一層之間的覆蓋規則，薄膜電晶體的尺寸必然增加。由於薄膜電晶體的增加尺寸，閘電極20與源電極62和汲電極64之間的重疊區域的尺寸增加，從而增加薄膜電晶體的電容。
因此，本發明旨在提供一種薄膜電晶體基板及一種用於製造該薄膜電晶體基板的方法，其基本上可以避免由於現有技術的侷限和不足導致的一個或多個問題。
本發明的一方面是提供一種薄膜電晶體基板，其有利於改善薄膜電晶體的輸出和傳輸特性，以及提供一種用於製造該薄膜電晶體基板的方法。
本發明的另一方面是提供一種薄膜電晶體基板，其有利於限制由於覆蓋規則的增加而導致的薄膜電晶體的電容的增加。
本發明的另一方面是提供一種使用上述薄膜電晶體基板的有機發光裝置。
本發明的額外的特點和優點部分將在以下的說明書中闡述，且部分可以藉由熟悉本領域的技術人員在研讀本說明書後明確，或可藉由實踐本發明而瞭解。本發明的這些目的和其他優點可以藉由說明書及申請專利範圍以及所附說明書附圖中特定所指的結構獲得和瞭解。
為了獲得這些和其他優點並根據本發明的目的，如這裏具體而廣泛地描述，提供一種薄膜電晶體基板，包括：一薄膜電晶體，包含在一基板上的一下部閘電極、在該下部閘電極上的一主動層、在該主動層上的源電極和汲電極、以及在該源電極、汲電極和主動層上的一上部閘電極，該上部閘電極用於覆蓋由該源電極和該汲電極所定義的一通道區域；以及一接觸部，用於電性連接該下部閘電極與該上部閘電極。
在本發明的另一方面，提供一種製造薄膜電晶體基板的方法，包括：在一基板上依序地形成一下部閘電極、一閘極絕緣層以及一主動層；藉由圖案化該閘極絕緣層形成一第一接觸孔，以暴露該下部閘電極；在該主動層上形成一源/汲電極層；藉由圖案化該源/汲電極層形成一源電極、一汲電極以及一接觸部，其中該接觸部通過該第一接觸孔而與該下部閘電極接觸；在包含該源電極、汲電極、以及接觸部的該基板的整個表面上形成一鈍化層；藉由圖案化該鈍化層形成一第二接觸孔，以暴露該接觸部；以及在該鈍化層上形成一上部閘電極，其中該上部閘電極覆蓋由該源電極和該汲電極所定義的一通道區域，並且該上部閘電極通過該第二接觸孔而與該接觸部接觸。
在本發明的另一方面，提供一種製造薄膜電晶體基板的方法，包括：在一基板上依序地形成一下部閘電極、一閘極絕緣層以及一主動層；在包含該主動層的該基板的整個表面上形成一蝕刻阻擋層；藉由圖 案化該閘極絕緣層和該蝕刻阻擋層形成一第一接觸孔，以暴露該下部閘電極；在該蝕刻阻擋層上形成一源/汲電極層；藉由圖案化該源/汲電極層形成一源電極、一汲電極以及一接觸部，其中該接觸部通過該第一接觸孔而與該下部閘電極接觸；在包含該源電極、汲電極、以及接觸部的該基板的整個表面上形成一鈍化層；藉由圖案化該鈍化層形成一第二接觸孔，以暴露該接觸部；以及在該鈍化層上形成一上部閘電極，其中該上部閘電極覆蓋由該源電極和該汲電極所定義的一通道區域，並且該上部閘電極通過該第二接觸孔而與該接觸部接觸。
在本發明的再一方面，提供一種OLED，包括：一基板；在該基板上的一第一薄膜電晶體；與該第一薄膜電晶體連接的一第二薄膜電晶體；與該第一薄膜電晶體和該第二薄膜電晶體連接的一第一接觸部；以及與該第一薄膜電晶體連接的一有機發光二極體，其中該第一薄膜電晶體包含：在該基板上的一下部閘電極；在該下部閘電極上的一主動層；在該主動層上的源電極和汲電極；以及在該源電極、汲電極和主動層上的一上部閘電極，該上部閘電極用於覆蓋由該源電極和該汲電極所定義的一通道區域，其中該第一接觸部形成為具有該第二薄膜電晶體的源電極或汲電極的一單一體，以彼此電性連接該下部閘電極與該上部閘電極。
可以理解的是，本發明的前面的概述以及後面的詳細描述為示例性及解釋性，並意在為所要保護的本發明提供進一步解釋說明。
10‧‧‧基板
20‧‧‧閘電極
25、120‧‧‧閘極絕緣層
30、30a、130‧‧‧主動層
40、40a、135‧‧‧蝕刻阻擋層
50、50a‧‧‧歐姆接觸層
60a、150a‧‧‧源/汲電極層
62、152‧‧‧源電極
64、154‧‧‧汲電極
100‧‧‧薄膜電晶體基板
110‧‧‧下部閘電極
135a‧‧‧材料層
150‧‧‧資料線
160、820‧‧‧鈍化層
175‧‧‧上部閘電極
176‧‧‧連接電極
180、1080‧‧‧接觸部
800‧‧‧彩色濾光層
810‧‧‧平坦化層
830、1090‧‧‧像素電極
H1‧‧‧第一接觸孔
H2‧‧‧第二接觸孔
H3‧‧‧第三接觸孔
H4‧‧‧第四接觸孔
H5‧‧‧第五接觸孔
H6‧‧‧第六接觸孔
H7‧‧‧第七接觸孔
H8‧‧‧第八接觸孔
T‧‧‧薄膜電晶體
T1‧‧‧第一薄膜電晶體
T2‧‧‧第二薄膜電晶體
所附圖式，其中提供關於本發明的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且連同描述提供對於本發明的原則的解釋。圖式中：第1A圖至第1E圖為說明用於製造ESL型薄膜電晶體基板的方法的剖面視圖；第2A圖為說明根據本發明第一實施例之薄膜電晶體基板的平面圖；第2B圖為沿第2A圖的A-A’的剖面視圖； 第3A圖為說明現有技術之薄膜電晶體的特性的曲線圖；第3B圖為說明根據本發明之薄膜電晶體的特性的曲線圖；第4A圖至第4H圖為說明根據本發明第一實施例之用於製造薄膜電晶體基板的方法的剖面視圖；第5A圖為說明根據本發明第二實施例之薄膜電晶體基板的平面圖；第5B圖為沿第5A圖的B-B’的剖面視圖；第6A圖至第6H圖為說明根據本發明第二實施例之用於製造薄膜電晶體基板的方法的剖面視圖；第7A圖和第7B圖為根據本發明第一變型實施例之薄膜電晶體基板的剖面視圖；第8圖為根據本發明第二變型實施例之薄膜電晶體基板的剖面視圖；第9A圖和第9B圖為根據本發明第三變型實施例之薄膜電晶體基板的剖面視圖；以及第10圖為根據本發明一實施例之儲存電容器的剖面視圖。
現在參考所附圖式對本發明的示例性實施例進行詳細描述。無論如何，相同的附圖標記在所附圖式中用於表示相同或相似的部件。
在對本發明的實施例進行解釋說明時，如果提到第一結構位於第二結構的「上或之上」或者「下或之下」，應該理解地是，該第一結構和該第二結構相互接觸，或者第三結構插入於該第一結構與該第二結構之間。然而，如果提到第一結構「直接位於第二結構上」或者「直接位於第二結構下」，應該理解地是，該第一結構與該第二結構相互接觸。
第一實施例
下面將參考第2圖和第3圖描述根據本發明第一實施例之薄膜電晶體基板及製造該薄膜電晶體基板的方法。
薄膜電晶體基板
第2A圖為說明根據本發明第一實施例之薄膜電晶體基板的平面圖。第2B圖為沿第2A圖的A-A’的剖面視圖。
首先，將參考第2A圖描述根據本發明第一實施例之薄膜電晶體基板。
如第2A圖所示，薄膜電晶體(T)以及接觸部180形成於薄膜電晶體基板100上，其中薄膜電晶體(T)作用為切換元件，用於控制每一個像素的操作，或者作用為驅動元件，用於驅動每一個像素。
薄膜電晶體(T)包括：下部閘電極110、蝕刻阻擋層135、源電極152、汲電極154、以及上部閘電極175。
下部閘電極110形成於薄膜電晶體基板100上。下部閘電極110通過接觸部180電性連接上部閘電極175。下部閘電極110可以由閘極線分出(圖中未顯示)。
蝕刻阻擋層135形成於源電極152與汲電極154之間。蝕刻阻擋層135防止在其下形成的主動層(圖中未顯示)被過度蝕刻。
源電極152連接至資料線150，尤其是，源電極152可以由資料線150分出。汲電極154形成於主動層上而與源電極152相對。汲電極154形成於距源電極152一預定間隔處。由源電極152和汲電極154定義一通道區域。
根據本發明的一實施例，源電極152或汲電極154可以與下部閘電極110的至少一部分重疊，或者可以與上部閘電極175的至少一部分重疊。
上部閘電極175形成於蝕刻阻擋層135之上，從而覆蓋由源電極152和汲電極154定義的通道區域。
根據本發明的一實施例，如果薄膜電晶體基板100應用於有機發光裝置(OLED)，對於OLED而言，上部閘電極175可以由有機發光二極體的陽極電極構成。
接觸部180電性連接下部閘電極110和上部閘電極175。根據本發明的一實施例，接觸部180形成於距汲電極154一預定間隔處，其中接觸部180可以形成為一島嶼形狀。在此情況下，接觸部180可以由與源電極152或汲電極154相同的材料構成。
如上所述，根據本發明的薄膜電晶體(T)形成為一雙閘電極結構，其中下部閘電極110形成於主動層之下，並且上部閘電極175形 成於主動層之上。薄膜電晶體(T)的下部閘電極110和上部閘電極175通過接觸部180彼此電性連接。
下面將參考第2B圖更加詳細地描述根據本發明第一實施例之薄膜電晶體基板。
如第2B圖所示，下部閘電極110形成於薄膜電晶體基板100上，然後閘極絕緣層120形成於包含下部閘電極110的基板100的整個表面上。
根據本發明的一實施例，第一接觸孔(H1)形成於閘極絕緣層120中，其中第一接觸孔(H1)用於暴露下部閘電極110的一預定部分，以形成接觸部180。
主動層130形成於閘極絕緣層120上，並且蝕刻阻擋層135形成於主動層130上。根據本發明的一實施例，主動層130可以由氧化物半導體構成。
源電極152和汲電極154形成於蝕刻阻擋層135上。此外，源電極152和汲電極154形成於主動層130的預定區域上，其中該預定區域表示不與蝕刻阻擋層135重疊的區域，從而保護主動層130。雖然圖中未顯示，歐姆接觸層可以額外地插入於主動層130與源電極152和汲電極154之間。
鈍化層160形成於包含源電極152和汲電極154的基板100的整個表面上。根據本發明的一實施例，第二接觸孔(H2)形成於鈍化層160中。通過第二接觸孔(H2)，接觸部180的至少一部分被暴露以使接觸部180與上層閘電極175接觸。
根據本發明的一實施例，第一接觸孔(H1)和第二接觸孔(H2)可以彼此完全地重疊。在本發明的一變型實施例中，第一接觸孔(H1)與第二接觸孔(H2)可以彼此部分地重疊，或者可以不相互重疊。
上部閘電極175形成於鈍化層160上。上部閘電極175至少覆蓋該通道區域。此外，由於上部閘電極175填充於第二接觸孔(H2)，上部閘電極175通過第二接觸孔(H2)與暴露的接觸部180接觸，從而上部閘電極175與下部閘電極110電性連接。
根據本發明的一實施例，上部閘電極175的材料可以不同於下部閘電極110的材料。例如，上部閘電極175可以由透明度高於下部閘電極110的材料構成。
接觸部180填充於形成在閘極絕緣層120中的第一接觸孔(H1)。接觸部180可以形成於第一接觸孔(H1)的邊緣處的閘極絕緣層120的預定部分上。根據本發明的一實施例，接觸部180可以由與源電極152和汲電極154相同的材料構成。
接觸部180通過第一接觸孔(H1)與暴露的下部閘電極110接觸，並且同時通過第二接觸孔(H2)與上部閘電極175接觸，從而使下部閘電極110與上部閘電極175彼此電性連接。
在本發明的上述實施例中，使用兩個接觸孔(H1與H2)以便於使下部閘電極110與上部閘電極175彼此電性連接的原因是很難一次蝕刻多個層。然而，如果該多個層的每一個很薄，或者蝕刻技術高度地發展，可以藉由一次蝕刻多個層而形成孔。在此情況下，下部閘電極110與上部閘電極175可以通過一個接觸孔而彼此電性連接。
如上所述，根據本發明第一實施例的薄膜電晶體(T)形成為雙閘電極結構，其中下部閘電極110形成於主動層130之下，並且上部閘電極175形成於主動層130之上，從而使用主動層130的下表面和上表面使電子漂移。
如第3A圖和第3B圖的曲線圖所示，與現有技術中具有單一閘電極結構的薄膜電晶體相比較，根據本發明之具有雙閘電極結構的薄膜電晶體(T)可以獲得改善的輸出飽和特性。此外，可以根據次臨界區域內薄膜電晶體的源電極與汲電極之間的電壓來降低傳輸曲線之間的間隔。
因此，根據本發明中具有雙閘電極結構的薄膜電晶體(T)有利於改善顯示裝置的亮度均勻性以及薄膜電晶體的電流容量和補償容量，從而降低功耗。
在本發明中，可以藉由下部閘電極110和上部閘電極175來防止外部光入射於薄膜電晶體(T)的下表面和上表面，從而改善薄膜電晶體(T)的偏壓溫度應力(bias temperature stress，BTS)特性。此外， 可以防止外部氣體(O2)或水分(H2O)穿入薄膜電晶體(T)的下表面和上表面。
在根據本發明的薄膜電晶體(T)中，可以改善局部和全部亮度均勻性，並且可以藉由使用下部閘電極110和上部閘電極175來遮蔽薄膜電晶體(T)的下表面和上表面中的電場來降低亮點和黑點缺陷。
薄膜電晶體基板的製造方法
第4A圖至第4H圖為說明根據本發明第一實施例之用於製造薄膜電晶體基板的方法的剖面視圖，其等為沿第2A圖的A-A’的剖面視圖。
首先，如第4A圖所示，下部閘電極110形成於基板100上，閘極絕緣層120形成於包含下部閘電極110的基板100的整個表面上。然後，主動層130形成於閘極絕緣層120上，並且用於形成蝕刻阻擋層135的材料層135a形成於包含主動層130的基板100的整個表面上。
如第4B圖所示，材料層135a被圖案化以在主動層130上形成蝕刻阻擋層135。
如第4C圖所示，用於暴露下部閘電極110的第一接觸孔(H1)形成於閘極絕緣層120中。
如第4D圖所示，源/汲電極層150a形成於包含蝕刻阻擋層135的基板100的整個表面上。
如第4E圖所示，源/汲電極層150a被圖案化，從而形成具有一預定間隔的源電極152和汲電極154，並且同時在第一接觸孔(H1)內部形成接觸部180。
如第4F圖所示，鈍化層160形成於包含源電極152和汲電極154的基板100的整個表面上。
如第4G圖所示，用於暴露接觸部180的第二接觸孔(H2)形成於鈍化層160中。
如第4H圖所示，上部閘電極175形成於鈍化層160上。在此情況下，由於上部閘電極175填充於第二接觸孔(H2)，上部閘電極175與接觸部180接觸，從而使上部閘電極175與下部閘電極110電性連接。
第二實施例
在上述本發明第一實施例的描述中，蝕刻阻擋層135僅形成於主動層130上的通道區域內，從而使源電極152和汲電極154覆蓋主動層130除通道區域之外的所有區域。
然而，在本發明第二實施例的情況下，蝕刻阻擋層135不僅形成於該通道區域而且形成於主動層130除該通道區域之外的區域，從而使蝕刻阻擋層135覆蓋主動層130。
下面將參考第5圖和第6圖更加詳細地描述根據本發明第二實施例之薄膜電晶體基板。在下面的描述中，無論如何，在所附圖式中使用的相同附圖標記用於表示與本發明的第一實施例中相同或相似的部件。
薄膜電晶體基板
第5A圖為說明根據本發明第二實施例之薄膜電晶體基板的平面圖。第5B圖為沿第5A圖的B-B’的剖面視圖。
首先，將參考第5A圖描述根據本發明第二實施例之薄膜電晶體基板。如第5A圖所示，薄膜電晶體(T)以及接觸部180均形成於薄膜電晶體基板100上，其中薄膜電晶體(T)作用為切換元件，用於控制每一個像素的操作，或者作用為驅動元件，用於驅動每一個像素。
薄膜電晶體(T)包括：下部閘電極110、蝕刻阻擋層135、源電極152、汲電極154、以及上部閘電極175。
下部閘電極110形成於薄膜電晶體基板100上。下部閘電極110通過接觸部180與上部閘電極175電性連接。下部閘電極110可以由閘極線分出(圖中未顯示)。
蝕刻阻擋層135防止在其下形成的主動層(圖中未顯示)被過度蝕刻。根據本發明第二實施例的蝕刻阻擋層135形成於包含下部閘電極110的基板100的整個表面上。在本發明的一變型實施例中，蝕刻阻擋層135可以形成於基板100的預定區域上。例如，蝕刻阻擋層135可以形成於基板100的第一區域和第二區域的至少其中之一，其中該第一區域可以包括薄膜電晶體區域和線區域，該第二區域可以包括提供有儲存電容器的區域。
為了使源電極152和汲電極154與主動層130接觸，如第5A圖所示，第三接觸孔(H3)和第四接觸孔(H4)形成於蝕刻阻擋層135中。例如，源電極152和主動層130通過第三接觸孔(H3)彼此接觸，並且汲電極154和主動層130通過第四接觸孔(H4)彼此接觸。
源電極152與資料線150連接，尤其是，源電極152可以由資料線150分出。汲電極154形成於主動層上而與源電極152相對，其中汲電極154形成於距源電極152一預定間隔處。由源電極152和汲電極154定義一通道區域。
根據本發明的一實施例，源電極152或汲電極154可以與下部閘電極110的至少一部分重疊，或者可以與上部閘電極175的至少一部分重疊。
上部閘電極175形成於蝕刻阻擋層135之上，以覆蓋由源電極152和汲電極154所定義的通道區域。
根據本發明的一實施例，如果薄膜電晶體基板100應用於有機發光裝置(OLED)，對於OLED而言，上部閘電極175可以由有機發光二極體的陽極電極構成。
接觸部180與下部閘電極110和上部閘電極175電性連接。以與本發明第一實施例相同的方式，接觸部180形成於距汲電極154一預定間隔處，其中接觸部180可以形成為一島嶼形狀。在此情況下，接觸部180可以由與源電極152或汲電極154相同的材料構成。
下面將參考第5B圖更加詳細地描述根據本發明第二實施例之薄膜電晶體基板。
如第5B圖所示，下部閘電極110形成於薄膜電晶體基板100上，然後閘極絕緣層120形成於包含下部閘電極110的基板100的整個表面上(例如，基板100除形成儲存電容器的區域之外的薄膜電晶體區域和線區域)。然後，主動層130形成於閘極絕緣層120上。根據本發明的一實施例，主動層130可以由氧化物半導體構成。
如上所述，蝕刻阻擋層135形成於包含主動層130的基板100的整個表面上。在此情況下，第三接觸孔(H3)和第四接觸孔(H4)均形成於蝕刻阻擋層135中。例如，源電極152和主動層130通過第三接 觸孔(H3)彼此接觸，並且汲電極154和主動層130通過第四接觸孔(H4)彼此接觸。
在根據本發明第一實施例之薄膜電晶體(T)的情況下，源電極152和汲電極154覆蓋主動層130除通道區域之外的所有區域，從而使源電極152和汲電極154與下部閘電極110之間的重疊區域的尺寸增加。然而，在本發明第二實施例的情況下，蝕刻阻擋層135形成於基板100的整個表面上，從而使蝕刻阻擋層135覆蓋主動層130除源電極152和汲電極154與主動層130之間的接觸區域之外的所有區域。
因此，與本發明的第一實施例相比較，本發明的第二實施例提供有在下部閘電極110與源電極152/汲電極154之間減少的重疊區域。如下面的表1所示，與本發明的第一實施例相比較，當薄膜電晶體(T)開啟/關閉時，根據本發明第二實施例之薄膜電晶體(T)的電容顯著降低。
此外，根據蝕刻阻擋層135的設計規則來確定主動層130與源電極152和汲電極154之間的接觸區域，從而使主動層130與源電極152和汲電極154的覆蓋規則在左方向(例如，第5B圖中自汲電極面向源電極的方向)和右方向(例如，第5B圖中自源電極面向汲電極的方向)沒有影響。
此外，如果主動層130由氧化物半導體構成，主動層130的鈍化對薄膜電晶體(T)的可靠性具有較大影響。在本發明第二實施例的情況下，蝕刻阻擋層135不僅保護通道區域而且保護主動層130除主動層130與源電極152和汲電極154之間的接觸區域之外的所有區域，由此可以改善薄膜電晶體(T)的可靠性。
如上所述，薄膜電晶體(T)的寄生電容由於蝕刻阻擋層135的結構而最小化，從而降低線電阻。
為了形成接觸部180，用於暴露下部閘電極110的一預定部分的第一接觸孔(H1)形成於閘極絕緣層120和蝕刻阻擋層135中。
源電極152和汲電極154形成於蝕刻阻擋層135上。如上所述，源電極152和汲電極154通過第三接觸孔(H3)和第四接觸孔(H4)與主動層130接觸。雖然圖中未顯示，歐姆接觸層可以額外地插入於主動層130與源電極152和汲電極154之間。
鈍化層160形成於包含源電極152和汲電極154的基板100的整個表面上。然後，用於暴露接觸部180的至少一部分的第二接觸孔(H2)形成於鈍化層160中，從而使接觸部180與上部閘電極175接觸。
第一接觸孔(H1)與第二接觸孔(H2)可以彼此完全地重疊。根據本發明的一變型實施例，第一接觸孔(H1)與第二接觸孔(H2)可以彼此部分地重疊，或者可以不重疊。
上部閘電極175形成於鈍化層160上，其中上部閘電極175至少覆蓋通道區域。此外，由於上部閘電極175填充於第二接觸孔(H2)中，上部閘電極175通過第二接觸孔(H2)與暴露的接觸部180接觸，從而使上部閘電極175與下部閘電極110電性連接。
根據本發明的一實施例，上部閘電極175的材料可以不同於下部閘電極110的材料。例如，上部閘電極175可以由透明度高於下部閘電極110的材料構成。
接觸部180形成於形成在閘極絕緣層120與蝕刻阻擋層135中的第一接觸孔(H1)內部。接觸部180不僅可以形成於第一接觸孔(H1)內部，而且可以形成於第一接觸孔(H1)的邊緣處的蝕刻阻擋層135的預定部分上。根據本發明的一實施例，接觸部180可以由與源電極152和汲電極154相同的材料構成。接觸部180通過第一接觸孔(H1)與暴露的下部閘電極110接觸，並且同時通過第二接觸孔(H2)與暴露的上部閘電極175接觸，從而使下部閘電極110與上部閘電極175彼此電性連接。
在本發明的上述實施例中，使用兩個接觸孔(H1和H2)以使下部閘電極110與上部閘電極175彼此電性連接的原因是很難一次蝕刻多個層。然而，如果該多個層的每一個很薄，或者蝕刻技術高度地發展，可以藉由一次蝕刻多個層而形成孔。在此情況下，下部閘電極110與上部閘電極175可以通過一個接觸孔而彼此電性連接。
如上所述，根據本發明第二實施例的薄膜電晶體(T)形成為一雙閘電極結構，並且蝕刻阻擋層135形成於基板110的整個表面上。因此，根據本發明第二實施例的薄膜電晶體(T)能夠具有本發明第一實施例所揭露的雙閘電極結構的薄膜電晶體(T)的效率，也能夠降低薄膜電晶體(T)的線電阻和電容。
薄膜電晶體基板的製造方法
第6A圖至第6H圖為說明根據本發明第二實施例之用於製造薄膜電晶體基板的方法的剖面視圖，其為沿第5A圖的B-B’的剖面視圖。
首先，如第6A圖所示，下部閘電極110形成於基板100上，閘極絕緣層120形成於包含下部閘電極110的基板100的整個表面上。然後，主動層130形成於閘極絕緣層120上，並且用於形成蝕刻阻擋層135的材料層135a形成於包含主動層130的基板100的整個表面上。
如第6B圖所示，材料層135a被圖案化，以形成包含用於暴露主動層130的第三接觸孔(H3)和第四接觸孔(H4)的蝕刻阻擋層135。
如第6C圖所示，藉由圖案化閘極絕緣層120和蝕刻阻擋層135而形成用於暴露下部閘電極110的第一接觸孔(H1)。
在第6B圖和第6C圖中，分別進行用於形成第三接觸孔(H3)和第四接觸孔(H4)的工序以及形成第一接觸孔(H1)的工序。根據本發明的一變型實施例，形成第三接觸孔(H3)和第四接觸孔(H4)的工序以及形成第一接觸孔(H1)的工序可以藉由單一蝕刻工序來進行。
然後，如第6D圖所示，源/汲電極層150a形成於包含蝕刻阻擋層135的基板100的整個表面上。
如第6E圖所示，源/汲電極層150a被圖案化，以形成其間具有一預定間隔的源電極152和汲電極154，並且同時在第一接觸孔(H1)內部形成接觸部180。因此，源電極152通過第三接觸孔(H3)與主動層130接觸，汲電極154通過第四接觸孔(H4)與主動層130接觸。
如第6F圖所示，鈍化層160形成於包含源電極152和汲電極154的基板100的整個表面上。
如第6G圖所示，用於暴露接觸部180的第二接觸孔(H2)形成於鈍化層160中。
如第6H圖所示，上部閘電極175形成於鈍化層160上。在此情況下，由於上部閘電極175填充於第二接觸孔(H2)，上部閘電極175與接觸部180接觸，從而使上部閘電極175與下部閘電極110電性連接。
第一變型實施例
在上述本發明的第一實施例和第二實施例中，用於電性連接薄膜電晶體(T1)的下部閘電極110和上部閘電極175的接觸部180形成為島嶼形狀。然而，根據本發明的第一變型實施例，如第7A圖和第7B圖所示，接觸部180可以形成為具有薄膜電晶體(T2)的源電極(S)或汲電極(D)的單一體。
此外，在上述本發明的第一實施例和第二實施例中，源電極152與資料線150連接。然而，根據本發明的第一變型實施例，源電極152可以與電源線連接。
第二變型實施例
如果根據本發明上述實施例的薄膜電晶體基板100應用於底部發射型OLED，如第8圖所示，連接電極176形成於鈍化層160上，其中連接電極176被提供於距上部閘電極175一預定間隔處。在連接電極176上，依序地形成彩色濾光層800、平坦化層810、以及鈍化層820。然後，像素電極830額外地形成於鈍化層820上，其中像素電極830作用為發光裝置的陽極電極。
在此情況下，連接電極176由與上部閘電極175相同的材料構成，並且連接電極176與上部閘電極175一同形成。
藉由連接電極176，像素電極830可以與源電極152或汲電極154電性連接。更詳細地，如第8圖所示，連接電極176通過形成在鈍化層160中的第五接觸孔(H5)而與源電極152或汲電極154接觸；並且像素電極830通過形成在平坦化層810和鈍化層820中的第六接觸孔(H6)而與連接電極176接觸，從而使像素電極830與源電極152或汲電極154電性連接。
這種結構藉由防止源電極152和汲電極154的氧化而降低了接觸電阻，同時也因為在下部閘電極110與像素電極830之間額外地形成連接電極176而提供兩個或三個電容器而增加了薄膜電晶體基板的電容，其中連接電極176由與上部閘電極175相同的材料構成。
為便於說明，第8圖說明瞭薄膜電晶體(T)具有顯示於本發明第二實施例中的結構。然而，第8圖所示的薄膜電晶體(T)可以具有顯示於本發明的第一實施例中的結構。
第三變型實施例
在上述本發明的實施例中，在薄膜電晶體基板上的每一個薄膜電晶體中均形成接觸部。然而，在本發明第三變型實施例的情況下，如第9A圖和第9B圖所示，薄膜電晶體基板可以提供為兩個薄膜電晶體共同使用一個接觸部的方式。
更詳細地，如第9圖所示，如果第一薄膜電晶體(T1)和第二薄膜電晶體(T2)共同使用一個下部閘電極110，第一薄膜電晶體(T1)與第二薄膜電晶體(T2)的上部閘電極175則形成為單一體，第一薄膜電晶體(T1)的下部閘電極110與上部閘電極175之間的電連接以及第二薄膜電晶體(T2)的下部閘電極110與上部閘電極175之間的電連接可以藉由使用接觸部180而實現。
在此情況下，如上所述，接觸部180可以形成為一島嶼形狀。
有機發光裝置(OLED)
如果根據本發明上述實施例的薄膜電晶體基板應用於OLED，第2A圖/第2B圖以及第3A圖/第3B圖所示的薄膜電晶體可以用作為構成OLED的一個或多個切換薄膜電晶體。此外，顯示於第7A圖和第7B圖中的薄膜電晶體可以用作為構成OLED的驅動薄膜電晶體。
如果OLED包括兩個或更多個切換薄膜電晶體，至少兩個薄膜電晶體可以藉由使用顯示於第9A圖和第9B圖的公共接觸部而使下部閘電極和上部閘電極彼此電性連接。
此外，OLED的儲存電容器可以形成為顯示於第10圖中的結構。
更詳細地，如第10圖所示，下部閘電極110、閘極絕緣層120、蝕刻阻擋層135依序地形成於基板100上。然後，用於暴露下部閘電極110的第七接觸孔(H7)形成於閘極絕緣層120和蝕刻阻擋層135中。
在此情況下，接觸部1080填充於第七接觸孔(H7)中，其中接觸部1080由與源電極和汲電極(圖中未顯示)相同的材料構成。
此外鈍化層160形成於蝕刻阻擋層135上，並且用於暴露接觸部1080的第八接觸孔(H8)形成於鈍化層160中。
在鈍化層160上設置有上部閘電極175。由於上部閘電極175填充於第八接觸孔(H8)，上部閘電極175與接觸部1080接觸，從而使上部閘電極175與下部閘電極110電性連接。
此外，像素電極1090形成於上部閘電極175上。根據本發明的一實施例，像素電極1090可以由與有機發光二極體的陽極電極相同的材料構成。
在上述本發明的實施例中，必然包括蝕刻阻擋層。然而，在本發明的變型實施例中，可以省略蝕刻阻擋層。在此情況下，源電極和汲電極可以直接地形成於主動層上。
根據本發明，下部閘電極110形成於主動層130之下，並且上部閘電極175形成於主動層130之上，從而藉由主動層130的下表面和上表面進行電子漂移，藉以實現輸出飽和特性，並且根據次臨界區域內薄膜電晶體的源電極與汲電極之間的電壓來降低傳輸曲線之間的間隔。
根據本發明，由於改善的薄膜電晶體的輸出特性和傳輸特性，可以改善顯示裝置的亮度均勻性，薄膜電晶體的電流容量以及補償容量，以降低功耗。
根據本發明，可以藉由下部閘電極110和上部閘電極175防止外部光入射於薄膜電晶體(T)的下表面和上表面，從而改善薄膜電晶體(T)的偏壓溫度應力(BTS)特性。此外，可以防止外部氣體(O2)或水分(H2O)穿入薄膜電晶體(T)的下表面和上表面。
根據本發明，可以改善局部和全部亮度均勻性，並且可以藉由使用下部閘電極110和上部閘電極175來遮蔽薄膜電晶體(T)的下表面和上表面中的電場來降低亮點和黑點缺陷。
根據本發明，上部閘電極175位於像素電極830與源電極152/汲電極154之間，以藉由防止源電極152/汲電極154的氧化來降低接觸電阻。
根據本發明，藉由在下部閘電極110與像素電極830之間額外地形成上部閘電極175來提供兩個或三個電容器，從而增加薄膜電晶體基板的電容。
根據本發明，蝕刻阻擋層135形成於除儲存電容器之外的薄膜電晶體區域和線區域上，然後根據主動層130與源電極152/汲電極154之間的接觸的最小設計規則圖案化蝕刻阻擋層135，以降低電極與源電極 152/汲電極154之間的重疊區域。因此，當開啟/關閉薄膜電晶體時，根據本發明的薄膜電晶體的電容降低。
根據本發明，蝕刻阻擋層135形成於主動層130的通道區域的左側和右側，藉以藉由蝕刻阻擋層135來保護主動層130。
顯而易見的是，熟悉本領域的技術人員在不脫離本發明的精神或範圍的情況下，可以對本發明作出各種修改和變換。因此，本發明意欲涵蓋於所附申請專利範圍及其等同的範圍內所提供的本發明的修改及變換。
本申請案主張於2012年8月13日提交之韓國專利申請第10-2012-0088565號的優先權權益，該專利申請在此全部引用作為參考。
100‧‧‧薄膜電晶體基板
110‧‧‧下部閘電極
120‧‧‧閘極絕緣層
130‧‧‧主動層
135‧‧‧蝕刻阻擋層
152‧‧‧源電極
154‧‧‧汲電極
160‧‧‧鈍化層
175‧‧‧上部閘電極
180‧‧‧接觸部
H1‧‧‧第一接觸孔
H2‧‧‧第二接觸孔

Claims (20)

  1. 一種薄膜電晶體基板，包括：一像素之一有機發光二極體；該像素之一薄膜電晶體，該薄膜電晶體耦合至該有機發光二極體，該薄膜電晶體包含：在一基板上的一下部閘電極、在該下部閘電極上的一主動層、在該主動層上的源電極和汲電極、以及在該源電極、汲電極和主動層上的一上部閘電極，該上部閘電極用於覆蓋由該源電極和該汲電極所定義的一通道區域；以及一接觸部，用於電性連接該下部閘電極與該上部閘電極，其中，該接觸部係插入於該下部閘電極與該上部閘電極之間。
  2. 依據申請專利範圍第1項所述的薄膜電晶體基板，其中該接觸部由與該源電極和該汲電極相同的材料構成。
  3. 依據申請專利範圍第1項所述的薄膜電晶體基板，其中該薄膜電晶體進一步包含在該主動層上的一蝕刻阻擋層。
  4. 依據申請專利範圍第3項所述的薄膜電晶體基板，其中該蝕刻阻擋層形成於包含該主動層的該基板的整個表面上。
  5. 依據申請專利範圍第4項所述的薄膜電晶體基板，其中該薄膜電晶體進一步包含：一閘極絕緣層，插入於該下部閘電極與該主動層之間；以及一第一鈍化層，插入於該上部閘電極與該源電極和該汲電極之間，其中一第一接觸孔形成於該閘極絕緣層和該蝕刻阻擋層中，一第二接觸孔形成於該第一鈍化層中，該接觸部至少填充該第一接觸孔，該上部閘電極至少填充該第二接觸孔，以及該下部閘電極與該接觸部通過該第一接觸孔彼此接觸，該上部閘電極與該接觸部通過該第二接觸孔彼此接觸。
  6. 依據申請專利範圍第5項所述的薄膜電晶體基板，其中該第一接觸孔和該第二接觸孔彼此不重疊。
  7. 依據申請專利範圍第4項所述的薄膜電晶體基板，其中用於暴露該主動層的一第一接觸孔和一第二接觸孔形成於該蝕刻阻擋層中，其中該源電極通過該第一接觸孔與該主動層接觸，該汲電極通過該第二接觸孔與該主動層接觸。
  8. 依據申請專利範圍第1項所述的薄膜電晶體基板，其中該接觸部形成為一島嶼形狀或者形成為具有另一薄膜電晶體的源電極或汲電極的一單一體。
  9. 依據申請專利範圍第1項所述的薄膜電晶體基板，其中該下部閘電極和該上部閘電極由不同材料構成。
  10. 依據申請專利範圍第1項所述的薄膜電晶體基板，其中該上部閘電極由透明度高於該下部閘電極的材料構成。
  11. 依據申請專利範圍第1項所述的薄膜電晶體基板，進一步包括：一第一鈍化層，插入於該上部閘電極與該源電極和汲電極之間；一連接電極，位於距該第一鈍化層上的該上部閘電極一預定間隔處，並且該連接電極由與該上部閘電極相同的材料構成；位於該連接電極上的一平坦化層；位於該平坦化層上的一第二鈍化層；以及位於該第二鈍化層上的一像素電極，其中該像素電極藉由該連接電極電性連接該源電極或該汲電極。
  12. 依據申請專利範圍第11項所述的薄膜電晶體基板， 其中用於暴露該連接電極和該源電極或該汲電極的一第一接觸孔形成於該第一鈍化層中，以及用於暴露該連接電極的一第二接觸孔形成於該平坦化層和該第二鈍化層中，其中該連接電極至少填充該第一接觸孔，該像素電極至少填充該第二接觸孔，以及該連接電極通過該第一接觸孔與該源電極或該汲電極接觸，該像素電極通過該第二接觸孔與該連接電極接觸。
  13. 依據申請專利範圍第1項所述的薄膜電晶體基板，其中該上部閘電極作用為一有機發光二極體的一陽極電極。
  14. 依據申請專利範圍第1項所述的薄膜電晶體基板，其中該主動層由一氧化物半導體構成。
  15. 一種製造薄膜電晶體基板的方法，包括：在一基板上依序地形成一有機發光裝置(OLED)像素之一薄膜電晶體之一下部閘電極、一閘極絕緣層以及一主動層；藉由圖案化該閘極絕緣層形成一第一接觸孔，以暴露該下部閘電極；在該主動層上形成一源/汲電極層；藉由圖案化該源/汲電極層形成該有機發光裝置(OLED)像素之該薄膜電晶體之一源電極、該有機發光裝置(OLED)像素之該薄膜電晶體之一汲電極以及一接觸部，其中該接觸部通過該第一接觸孔與該下部閘電極接觸；在包含該源電極、該汲電極、以及該接觸部的該基板的整個表面上形成一鈍化層；藉由圖案化該鈍化層形成一第二接觸孔，以暴露該接觸部；以及在該鈍化層上形成一上部閘電極，其中該上部閘電極覆蓋由該源電極和該汲電極所定義的一通道區域，並且該上部閘電極通過該第二接觸孔與該接觸部接觸。
  16. 依據申請專利範圍第15項所述之製造薄膜電晶體基板的方法，進一步包括：在形成該第一接觸孔之前在該主動層上形成一蝕刻阻擋層。
  17. 依據申請專利範圍第15項所述之製造薄膜電晶體基板的方法，其中該接觸部形成為一島嶼形狀，或者形成為具有另一薄膜電晶體的源電極或汲電極的一單一體。
  18. 一種有機發光裝置(OLED)，包括：一基板；在該基板上的一第一薄膜電晶體；與該第一薄膜電晶體連接的一第二薄膜電晶體；與該第一薄膜電晶體和該第二薄膜電晶體連接的一第一接觸部；以及與該第一薄膜電晶體連接的一有機發光二極體，其中該第一薄膜電晶體包含：在該基板上的一下部閘電極；在該下部閘電極上的一主動層；在該主動層上的一源電極和一汲電極；以及在該源電極、汲電極和主動層上的一上部閘電極，該上部閘電極用於覆蓋由該源電極和該汲電極所定義的一通道區域，其中該第一接觸部形成為具有該第二薄膜電晶體的源電極或汲電極的一單一體，以使該下部閘電極與該上部閘電極彼此電性連接，以及其中該第一接觸部係插入於該下部閘電極與該上部閘電極之間。
  19. 依據申請專利範圍第18項所述的有機發光裝置(OLED)，進一步包括與該第二薄膜電晶體連接的一第二接觸部，其中該第二薄膜電晶體包括一下部閘電極、一源電極、一汲電極、以及一上部閘電極，以及該第二接觸部形成為一島嶼形狀，並且該第二接觸部與該第二薄膜電晶體的下部閘電極和該上部閘電極彼此電性連接。
  20. 依據申請專利範圍第19項所述的有機發光裝置(OLED)，進一步包括與該第二薄膜電晶體連接的一第三薄膜電晶體，其中該第三薄膜電晶體包括一下部閘電極、一源電極、一汲電極、以及一上部閘電極，以及其中該第三薄膜電晶體的該下部閘電極形成為具有該第二薄膜電晶體的該下部閘電極的一單一體，並且該第三薄膜電晶體的該上部閘電極形成為具有該第二薄膜電晶體的該上部閘電極的一單一體，以及其中該第二接觸部與該第三薄膜電晶體的該下部閘電極和該上部閘電極彼此電性連接。
TW101144375A 2012-08-13 2012-11-27 薄膜電晶體基板及製造該薄膜電晶體基板的方法以及使用該薄膜電晶體基板之有機發光裝置 TWI544644B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120088565A KR101614398B1 (ko) 2012-08-13 2012-08-13 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치

Publications (2)

Publication Number Publication Date
TW201407789A TW201407789A (zh) 2014-02-16
TWI544644B true TWI544644B (zh) 2016-08-01

Family

ID=47429511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144375A TWI544644B (zh) 2012-08-13 2012-11-27 薄膜電晶體基板及製造該薄膜電晶體基板的方法以及使用該薄膜電晶體基板之有機發光裝置

Country Status (5)

Country Link
US (2) US8916915B2 (zh)
EP (1) EP2698824B1 (zh)
KR (1) KR101614398B1 (zh)
CN (1) CN103594476B (zh)
TW (1) TWI544644B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
CN104167447B (zh) 2014-07-22 2016-09-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
KR102238756B1 (ko) 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102305495B1 (ko) 2015-01-07 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
CN105097941B (zh) 2015-05-28 2019-02-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106783953B (zh) * 2016-12-26 2019-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
KR20190032681A (ko) * 2017-09-18 2019-03-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 표시 장치
CN113725229B (zh) * 2020-05-26 2024-08-23 群创光电股份有限公司 显示装置
CN116544151B (zh) * 2023-07-05 2023-09-19 砺铸智能设备(天津)有限公司 一种用于芯片的检测、封装设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980167B2 (ja) 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
TW200511589A (en) 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US8742421B2 (en) * 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
TWI336945B (en) 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US8748892B2 (en) 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20110069908A (ko) 2009-12-18 2011-06-24 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
TW201136435A (en) 2010-04-06 2011-10-16 Au Optronics Corp Pixel structure of electroluminescent display panel and method of making the same
KR101732988B1 (ko) 2010-05-20 2017-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
KR101108176B1 (ko) 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP2698824A1 (en) 2014-02-19
US20140042395A1 (en) 2014-02-13
US8916915B2 (en) 2014-12-23
CN103594476A (zh) 2014-02-19
EP2698824B1 (en) 2023-02-01
TW201407789A (zh) 2014-02-16
KR20140022523A (ko) 2014-02-25
US9178048B2 (en) 2015-11-03
KR101614398B1 (ko) 2016-05-02
US20150072483A1 (en) 2015-03-12
CN103594476B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
TWI544644B (zh) 薄膜電晶體基板及製造該薄膜電晶體基板的方法以及使用該薄膜電晶體基板之有機發光裝置
TWI618123B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
US10269879B2 (en) Display device having an auxiliary electrode
US7740515B2 (en) Flat panel display and method of fabricating the same
TWI602306B (zh) 陣列基板結構與顯示裝置
TWI553850B (zh) 有機電致發光顯示器及其製造方法
EP2800142B1 (en) Thin film transistor substrate and organic light emitting device using the same
CN108039357B (zh) 一种有机发光显示面板和电子设备
JP2018205565A (ja) 表示装置
CN112331679B (zh) 显示装置
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US20190157606A1 (en) Display device and manufacturing method therefor
US9231041B2 (en) Organic light emitting diode display device and method of manufacturing the same
CN113745249B (zh) 显示面板及其制备方法、移动终端
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
CN109817816B (zh) 显示面板及制造方法
TWI579926B (zh) 主動元件陣列基板
US10396213B2 (en) Active device array substrate and manufacturing method thereof
US20190131319A1 (en) Electronic device and manufacturing method therefor
KR101593395B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
US20220149204A1 (en) Display device and manufacturing method therefor
JP2022080996A (ja) 表示装置
CN116709883A (zh) 显示装置的制造方法及显示装置
KR20210086274A (ko) 표시 장치