CN103872259B - 双栅型薄膜晶体管和包括其的有机发光二极管显示器 - Google Patents

双栅型薄膜晶体管和包括其的有机发光二极管显示器 Download PDF

Info

Publication number
CN103872259B
CN103872259B CN201310674628.5A CN201310674628A CN103872259B CN 103872259 B CN103872259 B CN 103872259B CN 201310674628 A CN201310674628 A CN 201310674628A CN 103872259 B CN103872259 B CN 103872259B
Authority
CN
China
Prior art keywords
grid
electrode
layer
semiconductor layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310674628.5A
Other languages
English (en)
Other versions
CN103872259A (zh
Inventor
郑宇喆
尹圣埈
孙珠僖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103872259A publication Critical patent/CN103872259A/zh
Application granted granted Critical
Publication of CN103872259B publication Critical patent/CN103872259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及双栅型薄膜晶体管和包括其的有机发光二极管显示器,该晶体管包括:在基板上的第一栅极;在所述第一栅极上的栅绝缘层;在所述栅绝缘层上的与所述第一栅极相对应的半导体层;在所述半导体层上的蚀刻停止层;源极和漏极,所述源极和所述漏极分别与所述半导体层的两侧接触,并在所述蚀刻停止层上相互隔开;在所述源极和所述漏极上的钝化层;以及第二栅极,所述第二栅极位于所述钝化层上并具有透明电极和不透明电极的双层结构。

Description

双栅型薄膜晶体管和包括其的有机发光二极管显示器
技术领域
本发明涉及双栅型薄膜晶体管,更具体地,涉及一种包括第二栅极的双栅型薄膜晶体管以及包括该双栅型薄膜晶体管的有机发光二极管显示装置,该第二栅极为半透明以防止光线进入晶体管。
背景技术
近年来,随着信息导向社会的来临,用于处理和显示大量信息的显示装置领域得到快速发展。特别地,液晶显示器(LCD)或有机发光二极管(OLED)显示器最近被开发为平板显示器(FDP),其具有优越的性能(例如厚度小、重量轻、功耗低等),并已取代了传统的阴极射线管(CRT)。
在FPD中,OLED显示器以其优点(例如重量轻、外形薄、功耗低等)而被广泛使用。OLED显示器用于各种装置,例如膝上型电脑、监控器、电视机等。
近年来,通常采用非晶硅薄膜晶体管(TFT)作为显示器的驱动或开关元件。然而,由于显示器的尺寸变大并且质量要求较高,因此需要提供高性能的元件。相应地,需要提供高性能(例如高迁移率)TFT及其制造方法。
由于多晶硅TFT具有高迁移率,因此可将其应用于高质量的显示器。然而,形成多晶硅TFT需要复杂的过程,并且生产成本增大。
因此,需要提供兼备非晶硅TFT和多晶硅TFT优点的新型TFT,从而提出了氧化物TFT。
氧化物TFT中存在基于ZnO的TFT。近年来,Zn氧化物材料、GaInZn氧化物材料等作为基于ZnO的材料提供。由于基于ZnO的TFT能够在低温下制造并处于非晶态,因此其有利于制造大尺寸显示器。此外,基于ZnO的TFT具有高迁移率,从而具有类似于多晶硅TFT的优异电气特性。
图1是示出根据相关技术的底栅型TFT的横截面图。
参照图1,TFT1包括基板10上的栅极20、栅极20上的栅绝缘层30、栅绝缘层30上的氧化物半导体层40、氧化物半导体层40上的源极60和漏极70。
TFT1是常见的底栅型TFT。为了防止光线进入TFT,采用能够防止栅极尺寸增大时光线从栅极20的底侧进入的方法。
然而,在该方法中,难以阻止光线从顶侧进入,孔径比减小,并且源漏极与栅极之间的寄生电容使得RC延迟增大。
发明内容
因此,本发明提出一种双栅型薄膜晶体管以及包括该双栅型薄膜晶体管的有机发光二极管显示器,其基本上解决了由于相关技术的局限或缺点而造成的一个或多个问题。
本发明的一个优点是提供一种双栅型薄膜晶体管以及包括该双栅型薄膜晶体管的有机发光二极管显示器,其能够防止光线进入薄膜晶体管。
本发明的其它特征和优点将在下文中描述,其中一部分是从描述可显而易见的,或可从本发明的实施中得知。本发明的这些和其它优点可由说明书、权利要求书和附图中具体指出的结构实现和获得。
为了实现这些和其它优点,并且根据本发明的用途,如本文中所实施和大量描述的那样,双栅型薄膜晶体管包括:在基板上的第一栅极;在所述第一栅极上的栅绝缘层;在所述栅绝缘层上的与所述第一栅极相对应的半导体层;在所述半导体层上的蚀刻停止层;源极和漏极,所述源极和所述漏极分别与所述半导体层的两侧接触,并在所述蚀刻停止层上相互隔开;在所述源极和所述漏极上的钝化层;以及第二栅极,所述第二栅极位于所述钝化层上并具有透明电极和不透明电极的双层结构。
另一方面,有机发光二极管显示器包括:在基板上的第一栅极;在所述第一栅极上的栅绝缘层;在所述栅绝缘层上的与所述第一栅极相对应的半导体层;在所述半导体层上的蚀刻停止层;源极和漏极,所述源极和所述漏极分别与所述半导体层的两侧接触,并在所述蚀刻停止层上相互隔开;在所述源极和所述漏极上的钝化层;第二栅极,所述第二栅极位于所述钝化层上并具有透明电极和不透明电极的双层结构;第一电极,所述第一电极位于所述钝化层上并连接到所述漏极;堤层,所述堤层位于所述第一电极上并具有暴露所述第一电极的一部分的开口;在所述堤层的所述开口中的发光层;以及在所述发光层上的第二电极。
又一方面,一种制造双栅型薄膜晶体管的方法包括以下步骤:在基板上形成第一栅极;在所述第一栅极上形成栅绝缘层;与所述第一栅极对应地在所述栅绝缘层上形成半导体层;在所述半导体层上形成蚀刻停止层;形成源极和漏极,所述源极和所述漏极分别与所述半导体层的两侧接触,并在所述蚀刻停止层上相互隔开;在所述源极和所述漏极上形成钝化层;以及在所述钝化层上形成第二栅极,所述第二栅极与所述第一栅极相对应并具有透明电极和不透明电极的双层结构。
应当理解,无论是上述一般性描述还是下面的具体描述都是示例性和解释性的,旨在对要求保护的发明提供进一步的说明。
附图说明
附图用于提供对本发明的进一步理解,并且并入说明书中而构成其一部分。附图示出了本发明的实施方式并与书面说明书一起解释了本发明的原理。其中:
图1是示出根据相关技术的底栅型TFT的横截面图;
图2是示出根据本发明第一实施方式的包括双栅型TFT的OLED显示器的平面图;
图3是沿图2的III-III线截取的横截面图;
图4是示出根据本发明第二实施方式的OLED显示器的横截面图;以及
图5和6是分别示出根据相关技术的单栅型TFT以及根据本发明实施方式的双栅型TFT的电气特性的图表。
具体实施方式
下面将对本发明的实施方式进行详细说明,其示例如附图所示。
图2是示出根据本发明第一实施方式的包括双栅型TFT的OLED显示器的平面图,图3是沿图2的III-III线截取的横截面图。
参照图2和图3,OLED显示器包括作为驱动元件的双栅型TFT,其包括第一栅极110、栅绝缘层112、半导体层114、蚀刻停止层116、源极118、漏极120、钝化层122、第二栅极150、第一电极124、堤层127、发光层128以及第二电极130。
更具体地,第一栅极110形成在基板100上,而栅绝缘层112形成在第一栅极110上。基板100可为玻璃基板、透明塑料基板等。第一栅极110例如可由ITO或ZnO形成。第一栅绝缘材料可为SiO2或SiNx。
半导体层114与第一栅极110对应地以预定厚度形成在栅绝缘层112上。半导体层114可由包括例如In、Ga、Zn中至少一种的氧化物半导体材料制成。
蚀刻停止层116形成在半导体层114上。蚀刻停止层116用于当形成源极118、漏极120时防止半导体层114在蚀刻过程中受到等离子、蚀刻溶液或蚀刻气体的损害。因此,蚀刻停止层116被构造成覆盖半导体层114,特别是半导体层114的沟道区。也即是说,为了保护半导体层114的沟道区,蚀刻停止层116的面积等于或大于沟道区的面积,从而完整地覆盖半导体层114的沟道区。蚀刻停止层116可由绝缘材料(例如SiO2)形成。在源极118和漏极120之间可暴露蚀刻停止层116的至少一部分。
源极118和漏极120形成在蚀刻停止层116上。源极118和漏极120分别与半导体层114的两侧接触,并且在蚀刻停止层116上相互隔开。
钝化层122形成在源极118和漏极120上。钝化层122可由与栅绝缘层112相同的材料制成,例如SiO2或SiNx。
第二栅极150与半导体层114对应地形成在钝化层122上,并连接到第一栅极110。第二栅极150可由不透明材料制成,例如金属(MoTi、Cu、Al、Mo、Ti)或其合金。
在OLED显示器中,双栅型TFT包括连接第一栅极110和第二栅极150的连接电极119。连接电极119通过形成在栅绝缘层112和蚀刻停止层116中的第一接触孔CT1、形成在钝化层122中的第二接触孔CT2而连接第一栅极110和第二栅极150。连接电极119可由透明导电材料制成。
第一电极124形成在钝化层122上并通过漏极接触孔CT3连接到漏极120。第一电极124可由不透明材料制成,例如金属(MoTi、Cu、Al、Mo、Ti)或其合金。
堤层127形成在第一电极124上,并且具有暴露第一电极124的一部分的开口。发光层128形成在堤层127的开口中。发光层可由低分子量或高分子量有机材料制成。
第二电极130形成在发光层128上。第二电极130覆盖堤层127的开口,并且可整体形成在基板100上。
图4是示出根据本发明第二实施方式的OLED显示器的横截面图。第二实施方式的平面图与第一实施方式的图2基本相似。与第一实施方式相似的部分在此不再赘述。
参照图4,OLED显示器包括作为驱动元件的双栅型TFT,其包括第一栅极110、栅绝缘层112、半导体层114、蚀刻停止层116、源极118、漏极120、钝化层122、第二栅极150、第一电极124、堤层127、发光层128以及第二电极130。
更具体地,第一栅极110形成在基板100上,而栅绝缘层112形成在第一栅极110上。基板100可为玻璃基板、透明塑料基板等。第一栅极110例如可由ITO或ZnO制成。第一栅绝缘材料可为SiO2或SiNx。
半导体层114与第一栅极110对应地以预定厚度形成在栅绝缘层112上。半导体层114可由包括例如In、Ga、Zn中至少一种的氧化物半导体材料制成。
蚀刻停止层116形成在半导体层114上。蚀刻停止层116用于当形成源极118和漏极120时防止半导体层114在蚀刻过程中受到等离子、蚀刻溶液或蚀刻气体的损害。因此,蚀刻停止层116被构造成覆盖半导体层114,特别是半导体层114的沟道区。也即是说,为了保护半导体层114的沟道区,蚀刻停止层116的面积等于或大于沟道区的面积,从而完整地覆盖半导体层114的沟道区。蚀刻停止层116可由绝缘材料(例如SiO2)制成。在源极118和漏极120之间可暴露蚀刻停止层116的至少一部分。
源极118和漏极120形成在蚀刻停止层116上。源极118和漏极120分别与半导体层114的两侧接触,并且在蚀刻停止层116上相互隔开。
钝化层122形成在源极118和漏极120上。钝化层122可由与栅绝缘层112相同的材料制成,例如SiO2或SiNx。
第二栅极150与半导体层114对应地形成在钝化层122上并连接到第一栅极110。第二栅极150可具有半透明双层结构,其包括由透明导电材料制成的透明电极125,以及由金属(MoTi、Cu、Al、Mo、Ti)或其合金制成的不透明电极126。也即是说,由于不透明电极126以极小的厚度(例如数微米)形成,因此双层结构的第二栅极150可具有半透明特性。
在OLED显示器中,双栅型TFT包括连接第一栅极110和第二栅极150的连接电极119。连接电极119通过形成在栅绝缘层112和蚀刻停止层116中的第一接触孔CT1、形成在钝化层122中的第二接触孔CT2而连接第一栅极110和第二栅极150。连接电极119可由透明导电材料制成。
第一电极124形成在钝化层122上并连接到漏极120。第一电极124可具有半透明双层结构,与第二栅极150类似,该双层结构包括由透明导电材料制成的透明电极125,以及由金属(MoTi、Cu、Al、Mo、Ti)或其合金制成的不透明电极126。
堤层127形成在第一电极124上,并且具有暴露第一电极124的一部分的开口。发光层128形成在堤层127的开口中。发光层可由低分子量或高分子量有机材料制成。
第二电极130形成在发光层128上。第二电极130覆盖堤层127的开口,并且可整体形成在基板100上。
图5和图6是分别示出根据相关技术的单栅型TFT以及根据本发明实施方式的双栅型TFT的电气特性的图表。换句话说,图5和图6示出了阈值电压的变化对比在TFT中的温度的增加。
参照图5和图6可知,该实施方式的阈值电压Vth的变化远小于相关技术。
如上所述,双栅型TFT包括半透明的第二栅极。因此,可防止光线进入TFT,并能提高TFT的电气特性和可靠性。
本实施方式的TFT可实现到其它显示器中,例如液晶显示器(LCD)。
对本领域技术人员而言,显而易见的是,在不偏离本发明精神和范围的前提下可对本发明进行各种修改和变化。因此,在权利要求书及其等同物限定的范围内对本发明作出的修改和变化都应被本发明所涵盖。
本发明要求2012年12月11日在韩国提交的韩国专利申请No.10-2012-0143606的优先权,其通过引用合并到本文中用于所有目的,如同在本文中得到完全的描述。

Claims (7)

1.一种双栅型薄膜晶体管,该晶体管包括:
在基板上的第一栅极;
在所述第一栅极上的栅绝缘层;
在所述栅绝缘层上的与所述第一栅极相对应的半导体层;
在所述半导体层上的蚀刻停止层;
源极和漏极,所述源极和所述漏极分别与所述半导体层的两侧接触,并在所述蚀刻停止层上相互隔开;
在所述源极和所述漏极上的钝化层;
第二栅极,所述第二栅极位于所述钝化层上并具有透明电极和不透明电极的双层结构;以及
连接所述第一栅极和所述第二栅极的连接电极,其中所述第二栅极通过接触孔连接到所述连接电极。
2.根据权利要求1所述的晶体管,其中,所述第二栅极由于包括由ITO或ZnO制成的所述透明电极和由MoTi、Cu、Al、Mo或Ti中的至少一种制成的所述不透明电极而是半透明的。
3.根据权利要求1所述的晶体管,其中,所述半导体层由包括In、Ga或Zn中的至少一种的氧化物半导体材料制成,并且所述第一栅极由ITO或ZnO制成。
4.一种有机发光二极管显示器,所述有机发光二极管显示器包括:
在基板上的第一栅极;
在所述第一栅极上的栅绝缘层;
在所述栅绝缘层上的与所述第一栅极相对应的半导体层;
在所述半导体层上的蚀刻停止层;
源极和漏极,所述源极和所述漏极分别与所述半导体层的两侧接触,并在所述蚀刻停止层上相互隔开;
在所述源极和所述漏极上的钝化层;
第二栅极,所述第二栅极位于所述钝化层上并具有透明电极和不透明电极的双层结构;
第一电极,所述第一电极位于所述钝化层上并连接到所述漏极;
堤层,所述堤层位于所述第一电极上并具有暴露所述第一电极的一部分的开口;
在所述堤层的所述开口中的发光层;以及
在所述发光层上的第二电极;
其中,所述第一栅极电连接至所述第二栅极。
5.一种制造双栅型薄膜晶体管的方法,该方法包括以下步骤:
在基板上形成第一栅极;
在所述第一栅极上形成栅绝缘层;
与所述第一栅极对应地在所述栅绝缘层上形成半导体层;
在所述半导体层上形成蚀刻停止层;
形成源极和漏极,所述源极和所述漏极分别与所述半导体层的两侧接触,并在所述蚀刻停止层上相互隔开;
在所述源极和所述漏极上形成钝化层;
在所述钝化层上形成第二栅极,所述第二栅极与所述第一栅极相对应并具有透明电极和不透明电极的双层结构;以及
形成连接所述第一栅极和所述第二栅极的连接电极,其中所述第二栅极通过接触孔连接到所述连接电极。
6.根据权利要求5所述的方法,其中,所述第二栅极由于包括由ITO或ZnO制成的所述透明电极和由MoTi、Cu、Al、Mo或Ti中的至少一种制成的所述不透明电极而是半透明的。
7.根据权利要求5所述的方法,其中,所述半导体层由包括In、Ga或Zn中的至少一种的氧化物半导体材料制成,并且所述第一栅极由ITO或ZnO制成。
CN201310674628.5A 2012-12-11 2013-12-11 双栅型薄膜晶体管和包括其的有机发光二极管显示器 Active CN103872259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0143606 2012-12-11
KR1020120143606A KR102089244B1 (ko) 2012-12-11 2012-12-11 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치

Publications (2)

Publication Number Publication Date
CN103872259A CN103872259A (zh) 2014-06-18
CN103872259B true CN103872259B (zh) 2016-09-14

Family

ID=50879971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310674628.5A Active CN103872259B (zh) 2012-12-11 2013-12-11 双栅型薄膜晶体管和包括其的有机发光二极管显示器

Country Status (3)

Country Link
US (1) US9312353B2 (zh)
KR (1) KR102089244B1 (zh)
CN (1) CN103872259B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141342B2 (en) * 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN104795496A (zh) * 2015-04-08 2015-07-22 深圳市华星光电技术有限公司 双栅极器件以及双栅极器件的制造方法
CN115274860A (zh) * 2015-11-20 2022-11-01 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN105785635A (zh) * 2016-01-29 2016-07-20 上海天马微电子有限公司 半反半透式阵列基板、制作方法、显示面板和显示装置
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN107564941B (zh) * 2017-07-25 2019-05-03 武汉华星光电半导体显示技术有限公司 柔性oled阵列基板及其制作方法
KR20210028790A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치
KR20210085218A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716632A (zh) * 2004-07-02 2006-01-04 中华映管股份有限公司 双栅极薄膜电晶体与像素结构及其制造方法
CN101063777A (zh) * 2001-01-29 2007-10-31 株式会社日立制作所 液晶显示装置
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101851403B1 (ko) * 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP5979627B2 (ja) 2011-12-12 2016-08-24 パナソニック液晶ディスプレイ株式会社 表示パネル、及び表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063777A (zh) * 2001-01-29 2007-10-31 株式会社日立制作所 液晶显示装置
CN1716632A (zh) * 2004-07-02 2006-01-04 中华映管股份有限公司 双栅极薄膜电晶体与像素结构及其制造方法
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置

Also Published As

Publication number Publication date
US20140159008A1 (en) 2014-06-12
US9312353B2 (en) 2016-04-12
KR20140075937A (ko) 2014-06-20
KR102089244B1 (ko) 2020-03-17
CN103872259A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN103872259B (zh) 双栅型薄膜晶体管和包括其的有机发光二极管显示器
US9960195B2 (en) Method for manufacturing TFT backplane and structure of TFT backplane
EP2939273B1 (en) Thin film transistor
US9543328B2 (en) Metal oxide TFT device and method for manufacturing the same
US9768202B2 (en) TFT backplate structure comprising transistors having gate isolation layers of different thicknesses and manufacture method thereof
CN112038358A (zh) 显示设备
KR20150140501A (ko) 플렉서블 디스플레이 장치
US8119465B1 (en) Thin film transistor and method for fabricating the same
US20120146029A1 (en) Thin film transistor array panel
US10340389B2 (en) Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices
US9142682B2 (en) Thin film transistor and manufacturing method thereof
US20120097955A1 (en) Thin film transistor and pixel structure having the thin film transistor
CN103972298A (zh) 薄膜晶体管及其制造方法
US20150053943A1 (en) Organic light emitting diode display and method for manufacturing the same
US20210366943A1 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
US9564536B2 (en) Self-aligned metal oxide thin-film transistor component and manufacturing method thereof
CN104064679A (zh) 像素结构
CN103579357B (zh) 半导体结构
TWI726348B (zh) 半導體基板
TW201605053A (zh) 薄膜電晶體
US10109659B2 (en) TFT backplate structure comprising transistors having gate isolation layers of different thicknesses and manufacture method thereof
US20170317113A1 (en) Tft backplate structure and manufacture method thereof
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
US20150325700A1 (en) Thin film transistor and pixel structure
CN204596792U (zh) 显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant