CN100552977C - 薄膜晶体管、平板显示装置及其制备方法 - Google Patents
薄膜晶体管、平板显示装置及其制备方法 Download PDFInfo
- Publication number
- CN100552977C CN100552977C CNB2006100738158A CN200610073815A CN100552977C CN 100552977 C CN100552977 C CN 100552977C CN B2006100738158 A CNB2006100738158 A CN B2006100738158A CN 200610073815 A CN200610073815 A CN 200610073815A CN 100552977 C CN100552977 C CN 100552977C
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- channel region
- layer pattern
- film transistor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims description 83
- 239000004065 semiconductor Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 9
- 239000012044 organic layer Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 229920005591 polysilicon Polymers 0.000 abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种薄膜晶体管、包括该薄膜晶体管的平板显示装置及其制备方法。非均匀结构形成在对应于沟道区域的多晶硅层图案的部分，使得沟道区域的边缘的沟道长度长于主沟道长度，从而沟道区域的边缘的电阻增加以导致流经沟道区域的边缘的电流减小，由此提高低压驱动时电路的可靠性。
Description
技术领域
本发明涉及薄膜晶体管、包括该薄膜晶体管的平板显示装置及其制备方法，更特别地，本发明涉及能够有效控制电流的薄膜晶体管、包括该薄膜晶体管的平板显示装置及其制备方法。
背景技术
在有源矩阵型平板显示装置中，例如在有源矩阵LCD(AMLCD)装置或有源矩阵有机发光显示(AMOLED)装置中，使用薄膜晶体管(TFT)作为开关元件。具体而言，在AMOLED中有两个TFT，两个TFT中的一个是进行开启和关闭功能的开关TFT，而另一个是驱动像素的驱动TFT。通常，N型金属氧化物半导体(NMOS)TFT用作开关TFT，而P型MOS(PMOS)用作驱动TFT。
图1是用于示意性图示典型的TFT的平面图。参考图1，栅电极200跨过(或垂直地跨过或交叉)多晶硅层图案100的中间部分，而源极区域120和漏极区域130形成在栅电极200各自的一侧。另外，沟道区域110形成在多晶硅层图案100和栅电极200相交叉的交叉处(或交叉点)。
在制备TFT时，使用干法蚀刻来在衬底上形成多晶硅层图案。多晶硅层图案的边缘在干法蚀刻期间暴露于等离子损伤，并且在沉积随后的栅极绝缘层时，被蚀刻的边缘表面相比于多晶硅层图案的平坦上表面而言是倾斜的，从而多晶硅层图案与栅极绝缘层的连接是不稳定和差的。边缘沟道区域和主沟道区域由于在干法蚀刻工艺期间的等离子损伤而具有不同的平带电压，这导致TFT特性的扭曲。图2是示出了传统TFT的电流-电压特性的图。图2的X曲线示出了TFT理想的电流-电压特性，而Y曲线则示出了驼峰现象，其中在低压驱动时沟道在低压被反向而导致漏极电流Id流动。这样的驼峰现象所导致的问题在于，由于集中的电场，TFT比所期望的要快地开启，这导致应用了该TFT的显示装置误操作，从而显示装置的图像质量下降了。
发明内容
本发明的实施例提供了一种薄膜晶体管、包括该薄膜晶体管的平板显示装置及其制备方法，该薄膜晶体管能够通过在多晶硅层图案中形成非均匀结构和通过增加沟道边缘的沟道长度来增强薄膜晶体管的驱动特性。
在本发明的示范性实施例中，一种薄膜晶体管包括：形成衬底上的半导体层图案；与半导体层图案的中间部分相交叉(例如，垂直交叉)的栅电极；连接到半导体层图案的源电极和漏电极；以及由半导体层图案和栅电极的重叠所界定的沟道区域，其中，沟道区域的边缘的沟道长度与沟道区域中间部分的沟道长度不同。
在本发明的另一个实施例中，一种薄膜晶体管包括：半导体层图案，形成在衬底上并且在半导体层图案的中间部分的边缘具有非均匀结构；与半导体层图案的中间部分相交叉的栅电极；以及连接到半导体层图案的源电极和漏电极。
在本发明的另一个实施例中，平板显示装置包括：薄膜晶体管，包括：半导体层图案、与半导体层图案相交的栅电极、由半导体层图案和栅电极的交叉之处所界定的沟道区域、以及连接到衬底上的半导体层图案的源电极和漏电极；连接到源电极和漏电极之一的像素电极；至少包括发射层和连接到像素电极的有机层；以及连接到有机层的公共电极(或上电极)；其中，沟道区域的边缘的沟道长度与沟道区域中间部分的沟道长度不同。
在本发明的另一个实施例中，一种制备平板显示装置的方法包括：在衬底上形成半导体层；使用光刻工艺来蚀刻半导体层来形成半导体层图案，半导体层图案在半导体层图案的边缘具有非均匀结构；在衬底的整个表面上形成栅极绝缘层；在栅极绝缘层上形成与半导体层图案相交叉的栅电极；将杂质离子注入在栅电极两侧的半导体层图案中以形成源极区域和漏极区域；形成分别连接到源极区域和漏极区域的源电极和漏电极；形成连接到源电极和漏电极之一的像素电极；在像素电极上形成至少包括发射层的有机层；以及在有机层上形成公共电极。
附图说明
附图结合说明书示出了本发明的示例性实施例，并且结合说明书来解释本发明的原则。
图1是用于示意性图示典型的TFT的平面图。
图2是示出了传统TFT的电流-电压特性的图。
图3A到3C是示意性图示根据本发明示范性实施例的TFT的平面图。
图4是示出了根据本发明示例性实施例的TFT的电流-电压特性的图。
具体实施方式
在下面的详细说明中，以举例图示的方式对本发明的某些示例性实施例进行了显示和说明。如本领域普通技术人员将意识到的，所说明的示范性实施例可以多种方式修改，所有都没有脱离本发明的精神或范围。因此，这些附图和说明被视为说明性的而非限制性的。这里，当第一元件连接到第二元件或与第二元件连接时，第一元件可以不但直接连接到第二元件或与第二元件连接，而且还可以通过第三元件连接到第二元件或与第二元件连接。同样，当第一元件在第二元件上/上方时，第一元件不但可以直接在第二元件上/上方，而且可以经第三元件间接地在第二元件上/上方。
图3A到3C是示意性图示根据本发明示范性实施例的TFT的平面图。这些实施例对应于其中非均匀结构形成在多晶硅层图案的情形。
在一个实施例中，参考图3A，TFT包括多晶硅层图案500和栅电极600，多晶硅层图案500具有源极区域520和漏极区域530，栅电极600跨过(或垂直地跨过或交叉)多晶硅层图案500，沟道区域510形成在多晶硅层图案500和栅电极600之间的交叉处(或交叉点)(或由多晶硅层图案500和栅电极600的重叠所界定)。另外，该TFT还包括分别连接到源极区域520和漏极区域530的源电极和漏电极。在该情形中，TFT可以是PMOS TFT或NMOSTFT。
在多晶硅层图案500的边缘形成非均匀结构，从而沟道区域510的边缘的沟道长度LC1长于主沟道区域(或沟道区域510的中间部分)的沟道长度LC2。就直线距离而言，主沟道区域的沟道长度LC2和边缘的沟道长度LC1是相同的；然而，在图3A中可以看出，实际上边缘的沟道长度LC1基本上要长于主沟道区域的沟道长度LC2。即，非均匀结构的沟道(参数)长度LC1基本上要长于直线的沟道长度LC2。在图3A中，多晶硅层图案500的非均匀结构形成来具有一个或多个尖锐部分。
在一个实施例中，参考图3B，构成TFT的多晶硅层图案500的非均匀结构形成为正弦波形形状。
而且，在一个实施例中，参考图3C，构成TFT的多晶硅层图案500的非均匀结构形成来具有一个或多个矩形部分。
另外，本发明不限于上述形状，形成在根据本发明实施例的多晶硅层图案中的非均匀结构可以形成来具有任何适当的形状(例如，用于增加实际沟道长度的任何形状)。
而且，具有至少一个上述结构的TFT可以应用到例如OLED装置的平板显示装置中，以控制在沟道区域边缘的电流，从而可以获得如图4所示的理想电流-电压特性，这允许平板显示装置的图像质量得到提高。
下面，将说明根据本发明实施例的平板显示装置的一种示例性制备方法。为了说明的简便，该示例性方法限于制造有机发光显示装置，但是本发明并不由此受到限制。
第一，使用等离子增强化学气相沉积(PECVD)方法，在衬底的整个表面上形成氧化硅的预定厚度的缓冲层。在该情形，该缓冲层在将非晶硅层结晶时防止杂质扩散到衬底中，该非晶硅层将在随后的工艺中形成。
之后，在缓冲层上沉积预定厚度的半导体层。该半导体层是非晶硅层，使用准分子激光退火(ELA)法、顺序横向固结(SLS)法、金属诱导结晶(MIC)法和/或金属诱导横向结晶(MILC)法将其结晶来形成多晶硅层。
然后通过光刻工艺将该多晶硅层构图来形成多晶硅层图案。在一个实施例中，通过干法蚀刻方法来进行多晶硅层的蚀刻，干法蚀刻具有好的蚀刻均匀性和小的由于蚀刻所导致的线宽损失。
或者，根据本发明的其它实施例，构图蚀刻掩模，进行蚀刻使得在多晶硅层的光刻时将非均匀结构形成在用作沟道区域的部分，这允许多晶硅层图案的边缘的长度增加。
之后，在衬底的整个表面上形成栅极绝缘层。在该情形，栅极绝缘层可以由氧化硅层(SiO2)、氮化硅层(SiNX)或它们的叠层形成。
然后在栅极绝缘层的表面上形成用于形成栅电极的导电层。
然后通过光刻工艺来蚀刻该导电层来形成栅电极。
然后将杂质注入到在栅电极两侧的多晶硅层图案中来形成源极区域和漏极区域。
在衬底的整个表面上形成具有预定厚度的层间绝缘层。在该情形，层间绝缘层可以由氧化硅层、氮化硅层或它们的叠层形成。
该层间绝缘层和栅极氧化层然后通过光刻工艺来形成暴露源极区域和漏极区域以及栅电极的接触孔。
然后形成通过接触孔与源极区域和漏极区域以及栅电极相连接的源电极和栅电极。
然后形成像素电极，该像素电极连接到源电极和漏电极中的一个电极，例如为漏电极。
在像素电极中界定发射区域，并形成至少包括发射层和公共(或上)电极的有机层。然后，将所得到的结构通过封装衬底封装来完成平板显示装置的制造。
根据如上所述的本发明的实施例，非均匀结构形成在多晶硅层图案的沟道区域的边缘，使得沟道区域边缘的沟道长度长于沟道区域中间的主沟道长度，从而可以有效地控制电流，这防止了驱动元件的退化从而可以增强平板显示装置的操作特性。
尽管已经结合某些示例性实施例对本发明进行了说明，但是本发明的普通技术人员应该理解，本发明不限于这些实施例，相反意于覆盖在权利要求及其等同方案的范围和精神内的各种变化。
本申请要求于2005年3月30日在韩国知识产权局提交的韩国专利申请No.10-2005-0026688的优先权和权益，其全部内容引入于此作为参考。
Claims (12)
1、一种薄膜晶体管，包括：
形成衬底上的半导体层图案；
与所述半导体层图案的中间部分相交叉的栅电极；
连接到所述半导体层图案的源电极和漏电极；以及
由所述半导体层图案和所述栅电极的重叠所界定的沟道区域，
其中，所述沟道区域的边缘的沟道长度与所述沟道区域中间部分的沟道长度不同，并且
其中所述沟道区域中间部分的沟道长度与所述栅电极的宽度相同，且
其中所述半导体层图案包括在所述半导体层图案的中间部分的边缘的非均匀结构，且所述非均匀结构形成来对应于所述沟道区域的边缘，使得所述沟道区域的边缘的沟道长度长于所述沟道区域中间部分的沟道长度。
2、根据权利要求1的薄膜晶体管，其中所述非均匀结构包括尖锐的部分。
3、根据权利要求1的薄膜晶体管，其中所述非均匀结构形成为正弦曲线形状。
4、根据权利要求1的薄膜晶体管，其中所述非均匀结构包括矩形部分。
5、一种薄膜晶体管，包括：
半导体层图案，形成在衬底上并且具有在所述半导体层图案的中间部分的边缘的非均匀结构；
栅电极，与所述半导体层图案的中间部分相交叉来界定沟道区域；以及
连接到所述半导体层图案的源电极和漏电极，
其中沟道区域中间部分的沟道长度与所述栅电极的宽度相同，且
其中所述非均匀结构形成来对应于所述沟道区域的边缘，使得所述沟道区域的边缘的沟道长度长于所述沟道区域中间部分的沟道长度。
6、根据权利要求5的薄膜晶体管，其中所述非均匀结构包括尖锐部分。
7、根据权利要求5的薄膜晶体管，其中所述非均匀结构形成为正弦曲线形状。
8、根据权利要求5的薄膜晶体管，其中所述非均匀结构包括矩形部分。
9、根据权利要求5的薄膜晶体管，其中所述薄膜晶体管是P型金属氧化物半导体薄膜晶体管或N型金属氧化物半导体薄膜晶体管。
10、一种平板显示装置，包括：
薄膜晶体管，包括：半导体层图案、与所述半导体层图案相交的栅电极、由所述半导体层图案和所述栅电极的交叉之处所界定的沟道区域、以及连接到衬底上的半导体层图案的源电极和漏电极；
连接到所述源电极和漏电极之一的像素电极；
至少包括发射层和连接到所述像素电极的有机层；以及
连接到所述有机层的公共电极；
其中，所述沟道区域的边缘的沟道长度与所述沟道区域中间部分的沟道长度不同，并且
其中所述沟道区域中间部分的沟道长度与所述栅电极的宽度相同，且
其中非均匀结构形成在所述半导体层图案中间部分的边缘来对应于所述沟道区域的边缘，使得所述沟道区域的边缘的沟道长度长于所述沟道区域的中间部分的沟道长度。
11、根据权利要求10的平板显示装置，其中所述薄膜晶体管是P型金属氧化物半导体薄膜晶体管或N型金属氧化物半导体薄膜晶体管。
12、一种制备平板显示装置的方法，所述方法包括：
在衬底上形成半导体层；
使用光刻工艺来蚀刻所述半导体层来形成半导体层图案，所述半导体层图案在半导体层图案的边缘具有非均匀结构；
在所述衬底的整个表面上形成栅极绝缘层；
在所述栅极绝缘层上形成与所述半导体层图案相交叉从而界定沟道区域的栅电极；
将离子注入在所述栅电极两侧的半导体层图案中以形成源极区域和漏极区域；
形成分别连接到所述源极区域和漏极区域的源电极和漏电极；
形成连接到所述源电极和漏电极之一的像素电极；
在像素电极上形成至少包括发射层的有机层；以及
在所述有机层上形成公共电极，
其中所述非均匀结构形成来对应于所述沟道区域的边缘，使得所述沟道区域的边缘的沟道长度长于所述沟道区域中间部分的沟道长度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050026688A KR100731738B1 (ko) | 2005-03-30 | 2005-03-30 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| KR26688/05 | 2005-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1841781A CN1841781A (zh) | 2006-10-04 |
| CN100552977C true CN100552977C (zh) | 2009-10-21 |
Family
ID=37030693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100738158A Active CN100552977C (zh) | 2005-03-30 | 2006-03-30 | 薄膜晶体管、平板显示装置及其制备方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7521717B2 (zh) |
| JP (1) | JP2006287220A (zh) |
| KR (1) | KR100731738B1 (zh) |
| CN (1) | CN100552977C (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731738B1 (ko) * | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| US7463399B2 (en) * | 2005-09-28 | 2008-12-09 | Samsung Sdi Co., Ltd. | Flat panel display and a method of driving the same |
| JP4961819B2 (ja) * | 2006-04-26 | 2012-06-27 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
| KR101172140B1 (ko) | 2009-12-16 | 2012-08-07 | 주식회사 니프코코리아 | 차량용 암레스트 힌지 |
| KR101701212B1 (ko) * | 2010-08-11 | 2017-02-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP6061536B2 (ja) * | 2012-07-30 | 2017-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN104022157A (zh) * | 2014-05-26 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| TWI637504B (zh) * | 2017-01-25 | 2018-10-01 | 友達光電股份有限公司 | 畫素結構 |
| CN109256418A (zh) * | 2017-07-14 | 2019-01-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN107895726A (zh) * | 2017-11-30 | 2018-04-10 | 武汉天马微电子有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN108054172B (zh) * | 2017-11-30 | 2020-09-25 | 武汉天马微电子有限公司 | 阵列基板及其制作方法和显示装置 |
| CN109870860B (zh) * | 2017-12-05 | 2021-10-26 | 瀚宇彩晶股份有限公司 | 像素结构 |
| WO2019187070A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | トランジスタおよび表示装置 |
| CN111048524A (zh) * | 2019-11-26 | 2020-04-21 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法、显示面板 |
| CN111540780B (zh) * | 2020-04-23 | 2022-10-18 | 昆山国显光电有限公司 | 薄膜晶体管、显示面板和显示装置 |
| CN112786707B (zh) * | 2021-01-28 | 2023-05-12 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、阵列基板、显示面板、显示设备 |
| CN115274703A (zh) * | 2022-07-29 | 2022-11-01 | 广州华星光电半导体显示技术有限公司 | 一种阵列基板及显示面板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3456177A (en) * | 1967-05-29 | 1969-07-15 | Web Press Eng Inc | Operational amplifier and regenerative motor control incorporating an operational amplifier |
| JPH0799322A (ja) * | 1993-06-24 | 1995-04-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
| JP3403807B2 (ja) * | 1994-06-02 | 2003-05-06 | 松下電器産業株式会社 | 薄膜トランジスタおよび液晶表示装置 |
| JPH11177102A (ja) * | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TWI246755B (en) * | 2001-01-29 | 2006-01-01 | Seiko Epson Corp | Semiconductor device, circuit board, electro-optical device, and electronic apparatus |
| KR100491141B1 (ko) * | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| JP2004320006A (ja) * | 2003-03-31 | 2004-11-11 | Canon Inc | 有機薄膜トランジスタおよびその製造方法 |
| CN1768437A (zh) * | 2003-03-31 | 2006-05-03 | 佳能株式会社 | 有机薄膜晶体管及其制作方法 |
| JP4221314B2 (ja) * | 2004-02-10 | 2009-02-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| JP4299717B2 (ja) * | 2004-04-14 | 2009-07-22 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとその製造方法 |
| JP2005317851A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
| KR100731738B1 (ko) * | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| JP4961819B2 (ja) * | 2006-04-26 | 2012-06-27 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
-
2005
- 2005-03-30 KR KR1020050026688A patent/KR100731738B1/ko active IP Right Grant
-
2006
- 2006-03-28 JP JP2006088188A patent/JP2006287220A/ja active Pending
- 2006-03-29 US US11/394,063 patent/US7521717B2/en active Active
- 2006-03-30 CN CNB2006100738158A patent/CN100552977C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20060220020A1 (en) | 2006-10-05 |
| KR100731738B1 (ko) | 2007-06-22 |
| KR20060104477A (ko) | 2006-10-09 |
| CN1841781A (zh) | 2006-10-04 |
| US7521717B2 (en) | 2009-04-21 |
| JP2006287220A (ja) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100552977C (zh) | 薄膜晶体管、平板显示装置及其制备方法 | |
| KR101345378B1 (ko) | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 | |
| JP5532803B2 (ja) | 半導体デバイスおよび表示装置 | |
| KR101117739B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| JP2008258345A (ja) | 薄膜トランジスタおよびその製造方法ならびに表示装置 | |
| JP5150555B2 (ja) | キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法 | |
| JP2008091599A (ja) | 薄膜トランジスタおよびその製造方法ならびに表示装置 | |
| CN101546782A (zh) | 薄膜晶体管、其制造方法及有机发光二极管显示装置 | |
| US8461633B2 (en) | Thin film transistor and manufacturing method thereof | |
| US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| WO2018014385A1 (zh) | 薄膜晶体管及其制作方法 | |
| EP1473779A2 (en) | Thin film transistor and display device using the same | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| TW201125127A (en) | Thin film transistor and organic light emitting display device having the same | |
| KR101829805B1 (ko) | 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| KR20050039168A (ko) | 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법 | |
| JP3318439B2 (ja) | 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法 | |
| KR100543011B1 (ko) | 박막트랜지스터 및 그를 이용한 유기전계발광표시장치 | |
| JP2010098149A (ja) | 表示装置およびその製造方法 | |
| KR101334177B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2001036097A (ja) | 半導体装置 | |
| KR100635580B1 (ko) | 박막트랜지스터, 평판표시장치 및 그 제조방법 | |
| CN111162129A (zh) | 晶体管及其制备方法、显示基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Applicant after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Applicant before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121018 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121018 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |