KR101644321B1 - 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 - Google Patents
산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101644321B1 KR101644321B1 KR1020090127606A KR20090127606A KR101644321B1 KR 101644321 B1 KR101644321 B1 KR 101644321B1 KR 1020090127606 A KR1020090127606 A KR 1020090127606A KR 20090127606 A KR20090127606 A KR 20090127606A KR 101644321 B1 KR101644321 B1 KR 101644321B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- substrate
- source
- drain electrodes
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 30
- 238000000059 patterning Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 45
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 반도체층을 이용한 박막트랜지스터기판 및 그의 제조방법에 관한 것으로, 본 발명에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판은 기판과, 기판 상에 일정한 간격을 갖고 일방향으로 배치되는 게이트 라인 및 게이트라인에서 돌출되는 게이트 전극과, 게이트 라인과 수직으로 교차하여 화소영역을 정의하는 데이터 라인과, 게이트 전극과 대응되도록 데이터라인에서 돌출된 소스 및 드레인 전극과, 드레인 전극과 접촉하여 화소영역 내에 배치되는 화소전극과, 소스 및 드레인 전극 상에 배치되며, 소스 및 드레인 전극간의 채널영역이 되는 산화물 반도체층을 포함하고, 산화물 반도체층은 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃을 갖도록 배치된다. 이에, 본 발명은 산화물 반도체층 배치공정을 위한 식각 공정시 박막트랜지스터의 채널영역이 손상되는 것을 방지 할 수 있다.
산화물 반도체층
Description
본 발명은 박막트랜지스터 기판 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 산화물 반도체층을 이용한 박막트랜지스터기판 및 그의 제조방법에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 전계 발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.
평판표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
평판표시장치를 구동하기 위한 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
한편, 산화물로 반도체층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막 트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다.
그러나, 산화물을 포함하는 반도체층의 식각공정시 사용되는 에천트에 의해서도 쉽게 손상되기 때문에, 소자의 신뢰성 및 제조 수율이 낮은 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 산화물을 포함하는 반도체층을 박막 트랜지스터 기판에 사용할 경우, 산화물 반도체층의 손상을 방지할 수 있도록 하는 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판은 기판과, 상기 기판 상에 일정한 간격을 갖고 일방향으로 형성되는 게이트 라인 및 상기 게이트라인에서 돌출되는 게이트 전극과, 상기 게이트 라인과 수직으로 교차하여 화소영역을 정의하는 데이터 라인과, 상기 게이트 전극과 대응되도록 상기 데이터라인에서 돌출된 소스 및 드레인 전극과, 상기 드레인 전극과 접촉하여 화소영역 내에 형성되는 화소전극과, 상기 소스 및 드레인 전극 상에 형성되며, 상기 소스 및 드레인 전극간의 채널영역을 형성하는 산화물 반도체층을 포함하고, 상기 산화물 반도체층은 상기 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃을 갖도록 형성된다.
상기 산화물 반도체층은 ZnO, InZnO, InGaZnO4, CdO, GaO, InO, InO, SnO 중 어느 하나로 형성하고, 상기 소스 및 드레인 전극이 형성된 기판 상에 액상 상태의 반도체 물질을 도포한 후 경화하여 산화물 반도체막을 형성하고, 상기 산화물 반도체막을 사진식각공정을 통해 패터닝하여 형성한다.
상술한 목적을 달성하기 위한 본 발명에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법은 기판 상에 게이트 전극 및 게이트 라인을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막이 형성된 기판 상에 소스 및 드레인 전극과 데이터 라인을 형성하는 단계와, 상기 소스 및 드레인 전극 상에 산화물 반도체층을 형성하는 단계와, 상기 산화물 반도체층이 형성된 기판 상에 콘택홀이 형성된 보호막을 형성하는 단계와,상기 콘택홀이 형성된 기판 상에 화소전극을 형성하는 단계를 포함하고, 상기 산화물 반도체층은 상기 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃을 갖도록 형성된다.
이상에서와 같이, 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법은 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃(layout)을 갖는 산화물 반도체층을 형성함으로써, 산화물 반도체층 형성공정을 위한 식각공정시 낮은 밀도를 갖는 산화물 반도체막이 노출되는 것을 방지하여 이의 식각손상을 방지할 수 있게 되고, 박막트랜지스터의 채널영역이 손상되는 것을 방지할 수 있게 되는 효과가 있다.
이하는 첨부된 도면을 참조하여 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법에 대해 상세히 설명하기로 한다.
도 1a 및 도 1b는 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 기판의 구조를 도시한 평면도 및 단면도이다. 도 1a는 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 기판을 도시한 평면도이고, 도 1b는 도 1a의 Ｉ-Ｉ'선상의 단면도, Ⅱ-Ⅱ'선상의 단면도를 도시하고 있다.
도 1a 및 도 1b에 도시된 바와 같이, 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 기판은 기판(100)상에 서로 교차하여 화소영역을 정의하는 게이트 라인(102b)과 데이터라인(106c)이 형성되고, 상기 게이트라인(102b)과 데이터라인(106c)의 교차영역에는 산화물 반도체층을 갖는 박막트랜지스터가 형성되고, 상기 화소영역 내에는 액정(미도시)을 구동시키는 화소전극(114)이 배치되고 있다.
그리고, 상기 산화물 반도체층을 갖는 박막트랜지스터는 상기 게이트 라인(102b)과 일체형으로 형성된 게이트 전극(102a)과, 상기 게이트 전극(102a)이 형성된 기판(100) 전면에 형성된 게이트 절연막(104)과, 상기 데이터 라인(106c)에 연결되고, 상기 게이트 절연막(104) 상의 게이트 전극(102a)에 상응하도록 형성되는 소스 전극(106a) 및 상기 소스 전극(106a)과 대향하도록 형성된 드레인 전극(106b)과, 상기 게이트 전극(102b)에 공급되는 게이트 전압에 의해 상기 소스전극(106a)과 드레인 전극(106b)간의 채널영역을 형성하는 산화물 반도체층(108)과, 산화물 반도체층(108)이 형성된 기판(100)전면에 형성된 보호막(110)과, 상기 보호막(110)을 관통하여 상기 드레인 전극(106b)이 노출하도록 형성되는 콘택홀(112)을 포함한다. 그리고, 상기 콘택홀(112)를 통해 노출된 드레인 전극(106b)과 상기 화소전극(114)와 접촉한다.
한편, 상기 산화물 반도체층(108)은 1~10%의 산소농도를 가진 산화물을 포함 할 수 있으며, 예를 들어, ZnO, InZnO, InGaZnO4, CdO, GaO, InO, InO, SnO 중 어느 하나로 형성한다.
그리고, 산화물 반도체층(108)은 산화물이 포함된 액상 상태의 반도체물질을 도포한 후 경화하여 산화물 반도체막을 형성하고, 이를 사진식각공정을 통해 패터닝하여 형성된다.
이때, 산화물 반도체막은 소스 및 드레인 전극 상에 액상상태의 반도체물질을 증착하면, 소스 및 드레인 전극의 에지(edge) 영역에서 반도체물질의 두께가 증가하게 되고, 경화 공정시 다른 영역보다 낮은 밀도를 갖게 된다.
그리고, 소스 및 드레인 전극의 에지영역과 일치하도록 산화물 반도체막을 식각하여 산화물 반도체층을 형성하게 되면, 상기 산화물 반도체층 형성을 위한 식각공정시 낮은 밀도를 갖는 산화물 반도체막이 노출되어 식각되고, 이 영역은 다른 식각영역보다 빨리 식각되어 끊어질 수 있게 되고, 이는 박막 트랜지스터의 채널영역이 손상되는 경우가 발생한다.
따라서, 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃(layout)을 갖는 산화물 반도체층을 형성하게 되면, 산화물 반도체층 형성공정을 위한 식각공정시 낮은 밀도를 갖는 산화물 반도체막이 노출되는 것을 방지하여 이의 식각손상을 방지할 수 있게 되고, 박막트랜지스터의 채널영역이 손상되는 것을 방지할 수 있게 된다.
도 2a 및 도 2b 내지 도 5a 및 도 5b는 본 발명의 일실시예에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법을 설명하기 위한 공정별 평면 도 및 단면도들이다.
도 2a 및 도 2b에 도시된 바와 같이, 기판(100) 상에 게이트 라인(102b) 및 게이트 전극(102a)을 형성한다.
상기 게이트 라인(102b) 및 게이트 전극(102a)은 상기 기판(100)상에 게이트용 금속막을 증착한 후, 마스크를 이용하여 패터닝함으로써 형성된다.
이어, 상기 게이트 라인(102b) 및 게이트 전극(102a)이 형성된 기판(100) 전면에 게이트 절연막(104)을 형성한다.
그리고, 도 3a 및 도 3b에 도시된 바와 같이, 게이트 절연막(104)이 형성된 기판(100)상에 소스 및 드레인 전극(106a, 106b)과 데이터 라인(106c)을 형성한다.
상기 소스 및 드레인 전극(106a, 106b)과 데이터 라인(106c)은 게이트 절연막(104)이 형성된 기판(100) 전면에 데이터용 금속막을 형성한 후, 제2 마스크를 이용하여 패터닝함으로써 형성된다.
다음으로, 도 4a 및 도 4b에 도시된 바와 같이, 소스 및 드레인 전극(106a, 106b)이 형성된 기판(100) 상에 산화물 반도체층(108)을 형성한다.
그리고, 상기 산화물 반도체층(108)은 1~10%의 산소농도를 가진 산화물을 포함할 수 있으며, 예를 들어, ZnO, InZnO, InGaZnO4, CdO, GaO, InO, InO, SnO 중 어느 하나로 형성한다.
상기 산화물 반도체층(108)은 소스 및 드레인 전극(106a, 106b)이 형성된 기판(100)상에 산화물이 포함된 액상상태의 반도체 물질을 도포한 후 경화하여 산화물 반도체막을 형성한 후, 마스크공정을 이용하여 패터닝함으로써 형성된다.
이때, 산화물 반도체막은 소스 및 드레인 전극(106a, 106b) 상에 액상상태의 반도체물질을 증착하면, 소스 및 드레인 전극의 에지(edge) 영역에서 반도체물질의 두께가 증가하게 되고, 경화 공정시 다른 영역보다 낮은 밀도를 갖게 된다.
따라서, 소스 및 드레인 전극(106a, 106b)의 에지영역보다 넓은 레이아웃(layout)을 갖도록 산화물 반도체막을 패터닝함으로써, 산화물 반도체층 형성공정을 위한 식각공정시 낮은 밀도를 갖는 산화물 반도체막이 노출되는 것을 방지하여 이의 식각손상을 방지할 수 있게 되고, 박막트랜지스터의 채널영역이 손상되는 것을 방지할 수 있게 된다.
이어, 도 5a 및 도 5b에 도시된 바와 같이, 산화물 반도체층(108)이 형성된 기판(100)상에 보호막(110)을 형성하고, 상기 보호막(110)에 콘택홀(112)을 형성한다.
상기 콘택홀(112)은 상기 보호막(110) 상에 마스크를 이용하여 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 보호막을 패터닝하여 형성한다.
이어, 콘택홀(112)이 형성된 기판(100)상에 화소전극(114)을 형성함으로써, 본 공정을 완료한다.
상기 화소전극(114)은 콘택홀(112)이 형성된 기판(100) 전면에 투명 금속막을 형성한 후, 마스크를 이용하여 패터닝함으로써 형성된다.
이상에서와 같이, 본 발명에 따른 산화물 반도체층을 구비한 박막트랜지스터 기판 및 그의 제조방법은 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃(layout)을 갖는 산화물 반도체층을 형성함으로써, 산화물 반도체층 형성공정을 위한 식각공정시 낮은 밀도를 갖는 산화물 반도체막이 노출되는 것을 방지하여 이의 식각손상을 방지할 수 있게 되고, 박막트랜지스터의 채널영역이 손상되는 것을 방지할 수 있게 된다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
도 1a 및 도 1b는 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터기판의 구조를 도시한 평면도 및 단면도
도 2a 및 도 2b 내지 도 5a 및 도 5b는 본 발명에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법을 설명하기 위한 공정별 평면도 및 단면도들
Claims (8)
- 기판과,상기 기판 상에 일정한 간격을 갖고 일방향으로 배치되는 게이트 라인 및 상기 게이트라인에서 돌출되는 게이트 전극과,상기 게이트 라인과 수직으로 교차하여 화소영역을 정의하는 데이터 라인과,상기 게이트 전극과 대응되도록 상기 데이터라인에서 돌출된 소스 및 드레인 전극과,상기 드레인 전극과 접촉하여 화소영역 내에 배치되는 화소전극과,상기 소스 및 드레인 전극 상에 배치되며, 상기 소스 및 드레인 전극간의 채널영역이 되는 산화물 반도체층을 포함하고,상기 산화물 반도체층은 상기 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃을 갖도록 배치되는 산화물 반도체층을 이용한 박막 트랜지스터 기판.
- 제1 항에 있어서, 상기 산화물 반도체층은ZnO, InZnO, InGaZnO4, CdO, GaO, InO, InO, SnO 중 어느 하나를 포함하는 산화물 반도체층을 이용한 박막 트랜지스터 기판.
- 제1 항에 있어서, 상기 산화물 반도체층은상기 소스 및 드레인 전극이 배치된 기판 상에 액상 상태의 반도체 물질을 도포한 후 경화하여 산화물 반도체막을 배치하고, 상기 산화물 반도체막을 사진식각공정을 통해 패터닝하여 배치되는 산화물 반도체층을 이용한 박막 트랜지스터 기판.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.기판 상에 게이트 전극 및 게이트 라인을 배치하는 단계와,상기 게이트 전극이 배치된 기판 상에 게이트 절연막을 배치하는 단계와,상기 게이트 절연막이 배치된 기판 상에 소스 및 드레인 전극과 데이터 라인을 배치하는 단계와,상기 소스 및 드레인 전극 상에 산화물 반도체층을 배치하는 단계와,상기 산화물 반도체층이 배치된 기판 상에 콘택홀이 배치된 보호막을 배치하는 단계와,상기 콘택홀이 배치된 기판 상에 화소전극을 배치하는 단계를 포함하고,상기 산화물 반도체층은 상기 소스 및 드레인 전극의 에지영역보다 넓은 레이아웃을 갖도록 배치되는 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제4 항에 있어서, 상기 산화물 반도체층은ZnO, InZnO, InGaZnO4, CdO, GaO, InO, InO, SnO 중 어느 하나를 포함하는 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제4 항에 있어서, 상기 산화물 반도체층은상기 소스 및 드레인 전극이 배치된 기판 상에 액상 상태의 반도체 물질을 도포한 후 경화하여 산화물 반도체막을 배치하고, 상기 산화물 반도체막을 사진식각공정을 통해 패터닝하여 배치되는 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법.
- 제1 항에 있어서, 상기 산화물 반도체층은1~10%의 산소농도를 가진 산화물을 포함하는 산화물 반도체층을 이용한 박막 트랜지스터 기판.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제4 항에 있어서, 상기 산화물 반도체층은1~10%의 산소농도를 가진 산화물을 포함하는 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090127606A KR101644321B1 (ko) | 2009-12-20 | 2009-12-20 | 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090127606A KR101644321B1 (ko) | 2009-12-20 | 2009-12-20 | 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110071040A KR20110071040A (ko) | 2011-06-28 |
| KR101644321B1 true KR101644321B1 (ko) | 2016-08-01 |
Family
ID=44402306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090127606A KR101644321B1 (ko) | 2009-12-20 | 2009-12-20 | 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101644321B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130085859A (ko) | 2012-01-20 | 2013-07-30 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053474A (ja) * | 2004-08-16 | 2006-02-23 | Nikon Corp | レーザー機器およびレーザ機器システム |
| US20080286907A1 (en) * | 2007-05-16 | 2008-11-20 | Xerox Corporation | Semiconductor layer for thin film transistors |
| US8786793B2 (en) * | 2007-07-27 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| KR101501699B1 (ko) * | 2007-09-19 | 2015-03-16 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 이의 제조 방법 |
-
2009
- 2009-12-20 KR KR1020090127606A patent/KR101644321B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110071040A (ko) | 2011-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
| US9799677B2 (en) | Structure of dual gate oxide semiconductor TFT substrate | |
| KR100731738B1 (ko) | 박막트랜지스터, 평판표시장치 및 그 제조방법 | |
| CN104362125A (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| WO2018119879A1 (zh) | 薄膜晶体管及其制作方法 | |
| CN110534577B (zh) | 一种薄膜晶体管及制备方法 | |
| KR101922937B1 (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
| US9905588B2 (en) | Organic light emitting display panel and method of manufacturing the same | |
| WO2013170574A1 (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US20240032336A1 (en) | Array substrate, manufacturing method thereof, and organic light-emitting diode display panel | |
| US20160343864A1 (en) | Thin-Film Transistor and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Apparatus | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| KR101689886B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법 | |
| US20140125901A1 (en) | Array substrate, manufacturing method thereof and display device | |
| KR101604480B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| KR101257927B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20020071660A (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| US9502446B2 (en) | Poly-silicon TFT, poly-silicon array substrate and preparing method thereof, display device | |
| KR101644321B1 (ko) | 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| KR101257928B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR101653291B1 (ko) | 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 4 |