JP6469959B2 - 薄膜トランジスタ表示板およびその製造方法 - Google Patents

薄膜トランジスタ表示板およびその製造方法 Download PDF

Info

Publication number
JP6469959B2
JP6469959B2 JP2014061211A JP2014061211A JP6469959B2 JP 6469959 B2 JP6469959 B2 JP 6469959B2 JP 2014061211 A JP2014061211 A JP 2014061211A JP 2014061211 A JP2014061211 A JP 2014061211A JP 6469959 B2 JP6469959 B2 JP 6469959B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transistor array
array panel
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014061211A
Other languages
English (en)
Other versions
JP2014195074A (ja
Inventor
建 熙 金
建 熙 金
辰 ▲ヒュン▼ 朴
辰 ▲ヒュン▼ 朴
京 垣 李
京 垣 李
秉 斗 安
秉 斗 安
志 勳 林
志 勳 林
俊 亨 林
俊 亨 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2014195074A publication Critical patent/JP2014195074A/ja
Application granted granted Critical
Publication of JP6469959B2 publication Critical patent/JP6469959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

本発明は、薄膜トランジスタ表示板およびその製造方法に関する。
液晶表示装置は、現在最も汎用されているフラットパネル表示装置の一種であり、電極が形成されている二枚の表示板と、これらの間に挟持されている液晶層と、から構成されて、電極に電圧を印加して液晶層の液晶分子を再配列させることにより透過される光の量を調節する表示装置である。
液晶表示装置を構成する二枚の表示板のうちの一方である薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）表示板は、液晶表示装置や有機エレクトロルミネセンス（ＥＬ：Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などにおいて各画素をそれぞれ別々に駆動するための回路基板として用いられる。
薄膜トランジスタ表示板は、走査信号を伝達する走査信号配線またはゲート配線と、画像信号を伝達する画像信号線またはデータ配線が形成されており、ゲート配線およびデータ配線と接続されている薄膜トランジスタと、薄膜トランジスタと接続されている画素電極と、ゲート配線を覆って絶縁するゲート絶縁層および薄膜トランジスタとデータ配線を覆って絶縁する層間絶縁層などを備える。
薄膜トランジスタに含まれる半導体を酸化物半導体として用いる場合、ソース電極およびドレイン電極を構成する金属層が酸化物半導体層に拡散されて酸化物半導体層がなすチャネル層に劣化が発生することがある。
このようなチャネル層の劣化を防ぐために、ソース電極およびドレイン電極を構成する金属層の下に酸化物を含むバッファ層を形成する。
しかしながら、ソース電極およびドレイン電極を構成する金属層とその下のバッファ層を形成するとき、エッチング液に対して、エッチング速度差が発生する虞があり、バッファ層のエッチング速度が速い場合、ソース電極およびドレイン電極の下部のバッファ層がオーバエッチングされる虞がある。
ソース電極およびドレイン電極の下部のバッファ層がオーバエッチングされる場合、ソース電極およびドレイン電極などが浮き上がってしまい、これに伴い、薄膜トランジスタの性能が低下する虞がある。
したがって、本発明は、薄膜トランジスタに酸化物半導体を用いる場合にも、ソース電極およびドレイン電極を構成する金属層がチャネル層に拡散されることを防ぎながらも、ソース電極およびドレイン電極とその下のバッファ層のエッチング速度差を減らして、薄膜トランジスタの性能低下を防ぐことのできる薄膜トランジスタ表示板およびその製造方法を提供するところにその目的がある。
本発明の一実施形態に係る薄膜トランジスタ表示板は、絶縁基板の上に配置されているゲート電極と、前記絶縁基板の上に配設され、前記ゲート電極と重なり合う酸化物半導体と、前記ゲート電極と前記酸化物半導体との間に配設されるゲート絶縁膜と、前記酸化物半導体と重なり合うソース電極およびドレイン電極と、前記酸化物半導体と前記ソース電極およびドレイン電極の間に配設されるバッファ層と、を備え、前記バッファ層は、錫を含むドーピング物質を含み、前記バッファ層内の前記ドーピング物質の質量百分率は約０％よりも大きく且つ約２０％以下である。
前記バッファ層の周縁部は、前記ソース電極およびドレイン電極の周縁部と比較してアンダーカットされていなくてもよい。
前記ソース電極およびドレイン電極は、前記酸化物半導体と隣り合う第１表面とその反対の第２表面を有し、前記バッファ層は、前記ソース電極およびドレイン電極の前記第１表面と前記酸化物半導体との間に配設される第１バッファ層と、前記ソース電極およびドレイン電極の前記第２表面の上に配設される第２バッファ層と、を備えていてもよい。
前記バッファ層は、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物であってもよい。
前記酸化物半導体層は、ＧＩＺＯを含んでいてもよい。
前記ソース電極およびドレイン電極は、銅を含んでいてもよい。
前記ソース電極およびドレイン電極は、下部膜と上部膜を備え、前記下部膜は、銅を含み、前記上部膜は、銅およびマンガンを含んでいてもよい。
本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法は、絶縁基板の上にゲート電極を形成するステップと、前記ゲート電極の上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の上に酸化物半導体と、バッファ層と、ソース電極およびドレイン電極を形成するステップと、を含み、前記酸化物半導体と、前記バッファ層と、前記ソース電極および前記ドレイン電極を形成するステップは、前記ゲート絶縁膜の上に酸化物半導体膜を積層するステップと、前記酸化物半導体膜の上に遮断膜を積層するステップと、前記遮断膜の上に金属層を積層するステップと、前記金属層の上に、位置に応じて異なる高さを有する第１感光膜パターンを形成するステップと、前記第１感光膜パターンをエッチングマスクとして、第１エッチング液を用いて、前記金属層と、前記遮断膜および前記半導体膜を１次エッチングするステップと、前記第１感光膜パターンの高さを低めて第２感光膜パターンを形成するステップと、前記第２感光膜パターンをエッチングマスクとして、第２エッチング液を用いて、前記１次エッチングされた前記金属層と前記遮断膜を２次エッチングして、前記ソース電極および前記ドレイン電極および前記バッファ層を形成し、前記酸化物半導体のチャネル領域を露出させるステップと、を含み、前記バッファ層は、錫を含むドーピング物質を含み、前記バッファ層内の前記ドーピング物質の質量百分率（ｗｅｉｇｈｔ ｐｅｒｃｅｎｔ）は約０％よりも大きく且つ約２０％以下である。
前記第１エッチング液は、フッ酸化水素（ｈｙｄｒｏｆｌｕｏｒｉｄｅ）とフッ化アンモニウム（ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ）を含み、前記第２エッチング液は、５−アミノテトラゾール（５−Ａｍｉｎｏｔｅｔｒａｚｏｌｅ）を含んでいてもよい。
前記２次エッチングステップにおいて、前記金属の周縁部と比較して、前記遮断膜の周縁部はアンダーカットされていなくてもよい。
前記薄膜トランジスタ表示板の製造方法は、前記金属層の上に第１遮断膜を積層するステップをさらに含み、前記１次エッチングするステップと前記２次エッチングするステップは、前記第１遮断膜を一緒にエッチングして、前記ソース電極および前記ドレイン電極の上に配設される第１バッファ層を形成し、前記第１バッファ層は、錫を含むドーピング物質を含み、前記バッファ層内の前記ドーピング物質の質量百分率は約０％よりも大きく且つ約２０％以下であってもよい。
本発明の実施形態によれば、薄膜トランジスタに酸化物半導体を用い、ソース電極およびドレイン電極を構成する金属層がチャネル層に拡散されることを防ぎ、ソース電極およびドレイン電極とその下のバッファ層のエッチング速度差を減らして、ソース電極およびドレイン電極が浮き上がることを防いで、薄膜トランジスタの性能低下を防ぐことができる。
本発明の一実施形態に係る薄膜トランジスタ表示板の１画素を示す配置図である。 図１におけるＩＩ−ＩＩ線に沿って切り取った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す配置図である。 図３の薄膜トランジスタ表示板をＩＶ−ＩＶ線に沿って切り取った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す配置図である。 図５の薄膜トランジスタ表示板をＶＩ−ＶＩ線に沿って切り取った断面図である。 ＡからＦは、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す配置図である。 図８の薄膜トランジスタ表示板をＩＸ−ＩＸ線に沿って切り取った断面図である。 本発明の他の一実施形態に係る薄膜トランジスタ表示板の１画素を示す配置図である。 図１０のＸＩ−ＸＩ線に沿って切り取った断面図である。 本発明の１実験例によるエッチング量を示すグラフである。 本発明の１実験例によるエッチング速度結果を示すグラフである。 本発明の他の実験例によるエッチング速度結果を示すグラフである。
以下、添付図面に基づき、本発明の一実施形態について本発明が属する技術分野において通常の知識を有する者が容易に実施できる程度に詳細に説明する。しかしながら、本発明は種々の異なる形態に実現可能であり、ここで説明する実施形態に限定されるものではない。
図中、明確に表現するために、層、膜、板、領域等の厚さを拡大して示す。明細書全般に亘って同じ参照番号が付されている部分は、同じ構成要素であることを意味する。層、膜、領域、基板などの要素が他の要素の「上に」あるとしたとき、これは、他の部分の「直上に」ある場合だけではなく、これらの間に他の要素がある場合も含む。反対に、ある部分が他の部分の「真上に」あるとしたときには、これらの間に他の要素がないことを意味する。
図１は、本発明の一実施形態に係る薄膜トランジスタ表示板の１画素を示す配置図であり、図２は、図１におけるＩＩ−ＩＩ線に沿って切り取った断面図である。
図１および図２を参照すれば、透明ガラス製またはプラスチック製の絶縁基板１１０の上に複数のゲート線１２１が形成されている。
ゲート線１２１はゲート信号を伝達し、図１において主として横方向に伸びている。各ゲート線１２１は、ゲート線１２１から突出した複数のゲート電極１２４と、他の層または外部駆動回路との接続のための大面積のゲートパッド部（図示せず）と、を備える。
ゲート線１２１の上には、窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯｘ）のうちの少なくとも一方を含む絶縁物からなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０の上には、複数の半導体１５４が形成されている。
半導体１５４は、酸化物半導体であってもよい。半導体層１５０は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を主体とする酸化物、またはこれらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏｘｉｄｅ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏｘｉｄｅ）を含む。酸化物半導体１５４は、インクジェットなどの溶液工程によって形成されてもよい。具体的に、半導体１５４は、ＧＩＺＯ、ＺＴＯ（ＺｎＳｎＯ）、ＩＺＯ、ＩｎＺＴＯなどの酸化物半導体であってもよい。
図示はしないが、本発明の他の実施形態に係る薄膜トランジスタ表示板において、もし、半導体１５４がインジウム（Ｉｎ）を含むＧＩＺＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）である場合、半導体１５４は、相対的にインジウム（Ｉｎ）含有量が高いＧＩＺＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）からなる下部膜と、相対的にインジウム含有量が低いＧＩＺＯからなる上部膜を有する二重膜構造であってもよい。このように、インジウム含有量が相対的に低いＧＩＺＯ膜を上部膜として配置することにより、製造工程から発生し得るインジウム表面突起の生成を低減することができる。
また、図示はしないが、本発明の他の実施形態に係る薄膜トランジスタ表示板において、半導体１５４の上部表面はフッ素化（ｆｌｕｏｒｉｎａｔｉｏｎ）処理されていてもよい。このように、半導体１５４の上部表面をフッ素化処理することにより、製造工程から発生し得るインジウム表面突起の生成を低減することができる。
半導体１５４の上には、バッファ層１６３、１６５が形成されている。
バッファ層１６３、１６５は、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を含む。このとき、バッファ層１６３、１６５内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率（ｗｅｉｇｈｔ ｐｅｒｃｅｎｔ）は、約０％より大きく且つ約２０％以下であってもよい。
バッファ層１６３、１６５の上には、データ線（ｄａｔａ ｌｉｎｅ）１７１と、ソース電極１７３およびドレイン電極１７５が形成されている。
バッファ層１６３、１６５の周縁部は、データ線１７１と、ソース電極１７３およびドレイン電極１７５の周縁部と平面形状がほとんど同じであり、バッファ層１６３、１６５の周縁部は、データ線１７１と、ソース電極１７３およびドレイン電極１７５の周縁部と比較して、アンダーカット（ｕｎｄｅｒｃｕｔ）が発生しない。
データ線１７１はデータ信号を伝達し、主として縦方向に伸びてゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かって伸びた複数のソース電極１７３と、他の層または外部駆動回路との接続のための大面積のデータパッド部（図示せず）と、を備える。
ドレイン電極１７５はデータ線１７１と分離されており、ゲート電極１２４を中心としてソース電極１７３と向かい合う。
データ線１７１と、ソース電極１７３およびドレイン電極１７５は、銅（Ｃｕ）などの低抵抗金属を含む。
バッファ層１６３、１６５は、酸化物半導体からなる半導体１５４とデータ線１７１、ソース電極１７３およびドレイン電極１７５間の接触特性を高め、データ線１７１と、ソース電極１７３およびドレイン電極１７５を構成する金属成分が半導体１５４に拡散されることを防ぐ役割を果たす。
本発明の実施形態に係る薄膜トランジスタ表示板によれば、バッファ層１６３、１６５は、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物、ＧＺＯを含み、バッファ層１６３、１６５内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％よりも大きく且つ約２０％以下である。このため、バッファ層１６３、１６５のオーバエッチングを防ぐことができて、バッファ層１６３、１６５のオーバエッチングによってデータ線１７１、ソース電極１７３およびドレイン電極１７５が浮き上がることを防ぐことができる。
図示はしないが、データ線１７１と、ソース電極１７３およびドレイン電極１７５は、銅（Ｃｕ）を含む下部膜と、銅（Ｃｕ）およびマンガン（Ｍｎ）を含む上部膜を備えていてもよい。しかしながら、本発明の実施形態に係る薄膜トランジスタ表示板のデータ線１７１と、ソース電極１７３およびドレイン電極１７５はこれに限定されるものではなく、データ線１７１と、ソース電極１７３およびドレイン電極１７５は他の種々の低い比抵抗を有する金属から作製されてもよい。
一つのゲート電極１２４と、一つのソース電極１７３および一つのドレイン電極１７５は、半導体１５４とともに一つの薄膜トランジスタ（ｔｈｉｎ−ｆｉｌｍ−ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の半導体１５４に形成される。
データ線１７１およびドレイン電極１７５の上には、保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などから成膜される。
保護膜１８０には、ドレイン電極１７５を露出させる複数の接触孔（ｃｏｎｔａｃｔ ｈｏｌｅ）１８５が形成されている。
保護膜１８０の上には、複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１が形成されている。画素電極１９１は、接触孔１８５を介してドレイン電極１７５と物理的・電気的に接続されており、ドレイン電極１７５からデータ電圧が印加される。データ電圧が印加された画素電極１９１は、共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）が印加される共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）（図示せず）と共に電場を生成することにより、両電極間の液晶層（図示せず）の液晶分子の方向を決定する。画素電極１９１と共通電極は蓄電器［以下、「液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）」と称する。］を構成して薄膜トランジスタがターンオフ（ｔｕｒｎ−ｏｆｆ）された後にも印加された電圧を維持する。
画素電極１９１は、維持電極線（図示せず）と重なり合ってストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を構成してもよく、これにより液晶蓄電器の電圧維持能力を強化させることができる。
画素電極１９１は、ＩＴＯまたはＩＺＯなどの透明導電体から作製されてもよい。
以下、図１および図２に示す薄膜トランジスタ表示板を本発明の一実施形態により製造する方法について、図３から図９と上述した図１および図２に基づいて詳述する。図３と、図５および図８は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す配置図であり、図４は、図３の薄膜トランジスタ表示板をＩＶ−ＩＶ線に沿って切り取った断面図であり、図６は、図５の薄膜トランジスタ表示板をＶＩ−ＶＩ線に沿って切り取った断面図である。また、図７Ａから図７Ｆは、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示す断面図であり、図９は、図８の薄膜トランジスタ表示板をＩＸ−ＩＸ線に沿って切り取った断面図である。
図３および図４に示すように、透明ガラス製またはプラスチック製の絶縁基板１１０の上に金属膜を形成した後にパターニングしてゲート電極１２４を有するゲート線１２１を形成する。
次いで、図５および図６に示すように、ゲート絶縁膜１４０と、半導体層１５４と、バッファ層１６３、１６５と、データ線１７１と、ソース電極１７３およびドレイン電極１７５を形成する。
以下、図７Ａから図７Ｆに基づき、ゲート絶縁膜１４０と、半導体層１５４と、バッファ層１６３、１６５と、データ線１７１と、ソース電極１７３およびドレイン電極１７５を形成する方法について詳しく説明する。
まず、図７Ａおよび図７Ｂに示すように、ゲート電極１２４の上にゲート絶縁膜１４０と、半導体膜１５０と、遮断膜１６０および金属膜１７０をこの順に積層する。このとき、ゲート絶縁膜１４０は窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を含んでいてもよく、半導体膜１５０は酸化物半導体を含み、例えば、ＧＩＺＯ、ＺＴＯ（ＺｎＳｎＯ）、ＩＺＯなどを含んでいてもよい。遮断膜１６０は、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたＧＺＯを含み、遮断膜１６０内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％よりも大きく、且つ、約２０％以下であってもよい。金属膜１７０は、銅（Ｃｕ）を含む下部膜と、銅（Ｃｕ）およびマンガン（Ｍｎ）を含む上部膜を備えていてもよい。しかしながら、本発明の実施形態に係る薄膜トランジスタ表示板の製造方法において、金属膜１７０は他の種々の低い比抵抗を有する金属を含んでいてもよい。
酸化物半導体は真空蒸着によって積層してもよく、溶液状の酸化物半導体を塗布して積層してもよい。
図示はしないが、半導体膜１５０は、相対的にインジウム（Ｉｎ）含有量が高いＧＩＺＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）からなる下部膜と、相対的にインジウム含有量が低いＧＩＺＯからなる上部膜を備える二重膜構造であってもよい。
また、図示はしないが、半導体膜１５０を積層した後、半導体膜１５０の上部表面をフッ素化（ｆｌｕｏｒｉｎａｔｉｏｎ）処理してもよい。
図７Ｄに示すように、金属膜１７０の上に感光膜を塗布した後に露光および現像して厚さが異なる第１感光膜パターン４００ａを形成する。このとき、第１感光膜パターン４００ａ中の、配線部分に配設された感光膜４００ａの第１厚さＴ１は、チャネル部分に配設された感光膜４００ａの第２厚さＴ２よりも厚く形成し、残りの部分の感光膜は全て除去する。このとき、配線部分に配設された感光膜４００ａの厚さと、チャネル部分に配設された感光膜４００ａの厚さとの比は、後述するエッチング工程における工程条件に応じて異ならせる必要があるが、チャネル部分の感光膜４００ａの厚さを、配線部分の感光膜４００ａの厚さの１／２以下にすることが好ましい。
このように、位置に応じて感光膜の厚さを異ならせて形成する方法は種々あるが、露光マスクに透明領域（ｔｒａｎｓｐａｒｅｎｔ ａｒｅａ）と遮光領域（ｌｉｇｈｔ ｂｌｏｃｋｉｎｇ ａｒｅａ）だけではなく、半透明領域（ｓｅｍｉ−ｔｒａｎｓｐａｒｅｎｔ ａｒｅａ）を設けることがその例である。半透光領域には、スリット（ｓｌｉｔ）パターン、格子パターン（ｌａｔｔｉｃｅ ｐａｔｔｅｒｎ）または透過率が中間であるか、または厚さが中間である薄膜が設けられる。スリットパターンを用いるときには、スリットの幅やスリット同士の間隔が写真工程に用いる露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）よりも小さいことが好ましい。他の例としては、リフロー（ｒｅｆｌｏｗ）可能な感光膜を用いることが挙げられる。すなわち、透明領域と遮光領域のみを有する通常のマスクを用いてリフロー可能な感光膜パターンを形成した後にリフローさせて感光膜が残留しない領域に流下させることにより薄肉部を形成する。
次いで、図７Ｅに示すように、第１感光膜パターン４００ａをマスクとして、金属膜１７０と、遮断膜１６０および半導体膜１５０をエッチングして、第１金属パターン１７４と、遮断パターン１６７および半導体層１５４を形成する。
このとき、銅または銅およびマンガンを含む金属膜１７０と、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたＧＺＯを含む遮断膜１６０と、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）などの酸化物半導体を同時にエッチング可能な第１エッチング液を用いる。第１エッチング液は、フッ酸化水素とフッ化アンモニウムを含む。
遮断膜１６０に含まれている錫（Ｓｎ）の成分の割合が非常に高い場合、例えば、約７０％以上である場合、第１エッチング液によって、遮断膜１６０はエッチングされないこともあるが、本発明の実施形態に係る薄膜トランジスタ表示板の製造方法によれば、遮断膜１６０内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％以上且つ約２０％以下である場合もあるために、遮断膜１６０は第１エッチング液によってエッチングされ得る。
その後、図７Ｆに示すように、エッチバック（ｅｔｃｈ ｂａｃｋ）によってチャネル部分の第１感光膜パターン４００ａを除去する。このとき、他の部分の第１感光膜パターン４００ａも一部除去されて感光膜パターンの幅が減った第２感光膜パターン４００ｂとなる。
次いで、第２感光膜パターン４００ｂをマスクとして、第１金属パターン１７４および遮断パターン１６７をエッチングして、バッファ層１６３、１６５と、ソース電極１７３およびドレイン電極１７５を完成する。このとき、銅または銅およびマンガンを含む第１金属パターン１７４と、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたＧＺＯを含む遮断パターン１６７を同時にエッチング可能な第２エッチング液を用いる。第２エッチング液は、５−アミノテトラゾールを含んでいてもよい。
一般に、５−アミノテトラゾールを含む第２エッチング液に対して、銅または銅およびマンガンを含む金属とガリウム亜鉛酸化物を含む酸化物のエッチング速度は互いに異なる場合がある。すなわち、第２エッチング液を用いてエッチングするとき、銅または銅およびマンガンを含む金属のエッチング速度よりもガリウム亜鉛酸化物を含む酸化物のエッチング速度の方がさらに大きい。この場合、ガリウム亜鉛酸化物を含む酸化物を含む遮断パターン１６７がオーバエッチングされて、遮断パターン１６７がオーバエッチングされる場合、その上に配設される金属パターン１７４が浮き上がる結果、データ線１７１と、ソース電極１７３およびドレイン電極１７５が浮き上がってしまう。
しかしながら、本発明の実施形態に係る薄膜トランジスタの製造方法によれば、バッファ層１６３、１６５は、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物（ＧＺＯ）からなる。錫（Ｓｎ）は、硝酸（ＮＨＯ３）によってエッチングされない。したがって、５−アミノテトラゾールを含む第２エッチング液を用いてエッチングするとき、遮断パターン１６７のエッチング速度を下げることができる。
したがって、遮断パターン１６７がオーバエッチングされて、その上に形成されるデータ線１７１と、ソース電極１７３およびドレイン電極１７５が浮き上がることを防ぐことができる。
すなわち、本発明の実施形態に係る薄膜トランジスタ表示板の製造方法によれば、バッファ層１６３、１６５を構成する遮断膜１６０を錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物、ＧＺＯを含めて形成し、遮断膜１６０内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％よりも大きく、且つ、約２０％以下となるように形成することにより、第１エッチング液を用いてソース電極１７３およびドレイン電極１７５を構成する金属膜１７０と、遮断膜１６０および酸化物半導体を含む半導体膜１５０を同時にエッチングすることができ、第２エッチング液を用いて金属パターン１７４と遮断パターン１６７を同時にエッチングするとき、遮断パターン１６７のオーバエッチングを防ぐことができる。
その後、第２感光膜パターン４００ｂを除去する。
次いで、図８および図９に示すように、データ線１７１およびドレイン電極１７５の上に保護膜１８０を積層し、ドレイン電極１７５を露出させる接触孔１８５を形成する。
次いで、図１および図２に示すように、金属層を積層した後に写真エッチングして、接触孔１８５を介してドレイン電極１７５と接続される画素電極１９１を完成する。
このように、本発明の実施形態に係る薄膜トランジスタ表示板の製造方法によれば、バッファ層１６３、１６５を構成する遮断膜１６０を錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物、ＧＺＯを含めて形成し、遮断膜１６０内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％よりも大きく、且つ、約２０％以下となるように形成することにより、第１エッチング液を用いてソース電極１７３およびドレイン電極１７５を構成する金属膜１７０と、遮断膜１６０および酸化物半導体を含む半導体膜１５０を同時にエッチングすることができ、第２エッチング液を用いて金属パターン１７４と遮断パターン１６７を同時にエッチングするとき、遮断パターン１６７のオーバエッチングを防ぐことができる。
上述した実施形態に係る薄膜トランジスタ表示板およびその製造方法によれば、ゲート電極１２４が半導体１５４の下に配設されているが、本発明はこれに限定されるものではなく、ゲート電極１２４が半導体１５４の上に配設される場合にも適用可能である。
以下、図１０および図１１に基づき、本発明の他の実施形態に係る薄膜トランジスタ表示板について説明する。図１０は、本発明の他の実施形態に係る薄膜トランジスタ表示板の１画素を示す配置図であり、図１１は、図１０のＸＩ−ＸＩ線に沿って切り取った断面図である。
図１０および図１１を参照すれば、この実施形態に係る薄膜トランジスタ表示板は、図１および図２に示す実施形態に係る薄膜トランジスタ表示板とほとんど同様である。同じ構成要素についての具体的な説明は省略する。
図１０および図１１を参照すれば、絶縁基板１１０の上にゲート電極１２４を有するゲート線１２１が形成されており、その上にゲート絶縁膜１４０が配設される。
ゲート絶縁膜１４０の上には半導体１５４が配設される。半導体１５４は酸化物半導体であってもよい。半導体層１５０は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を主体とする酸化物、またはこれらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏｘｉｄｅ）、または亜鉛−主席酸化物（Ｚｎ−Ｓｎ−Ｏｘｉｄｅ）を含む。酸化物半導体１５４は、インクジェットなどの溶液工程によって形成可能である。具体的に、半導体１５４は、ＧＩＺＯ、ＺＴＯ（ＺｎＳｎＯ）、ＩＺＯ、ＩｎＺＴＯなどの酸化物半導体であってもよい。
半導体１５４の上には、第１バッファ層１６３ａ、１６５ｂが形成されている。
バッファ層１６４は、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物、ＧＺＯを含む。このとき、バッファ層１６４内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％よりも大きく、且つ、約２０％以下であってもよい。
第１バッファ層１６３ａ、１６５ｂの上には、データ線１７１と、ソース電極１７３およびドレイン電極１７５が形成されている。
第１バッファ層１６３ａ、１６５ｂは、酸化物半導体からなる半導体１５４とデータ線１７１、ソース電極１７３およびドレイン電極１７５間の接触特性を高め、データ線１７１と、ソース電極１７３およびドレイン電極１７５を構成する金属成分が半導体１５４に拡散されることを防ぐ役割を果たす。
しかしながら、この実施形態に係る薄膜トランジスタ表示板は、図１および図２に示す実施形態に係る薄膜トランジスタ表示板とは異なり、データ線１７１と、ソース電極１７３およびドレイン電極１７５の上に配設される第２バッファ層１６３ｂ、１６５ｂをさらに備える。第１バッファ層１６３ａ、１６５ｂおよび第２バッファ層１６３ｂ、１６５ｂの周縁部は、データ線１７１、ソース電極１７３およびドレイン電極１７５の周縁部と平面状がほとんど同じであり、第１バッファ層１６３ａ、１６５ｂおよび第２バッファ層１６３ｂ、１６５ｂの周縁部は、データ線１７１と、ソース電極１７３およびドレイン電極１７５の周縁部と比較して、アンダーカットが発生しない。
第２バッファ層１６３ａ、１６５ｂは、データ線１７１と、ソース電極１７３およびドレイン電極１７５を保護する役割を果たす。
図１および図２、そして図３から図９に基づいて説明した実施形態に係る薄膜トランジスタ表示板およびその製造方法の多くの特徴は、この実施形態に係る薄膜トランジスタ表示板にいずれも適用可能である。
以下、図１２および図１３に基づき、本発明の１実験例について説明する。図１２は、本発明の他の実験例によるエッチング量（Ｅｔｃｈ ｔｈｉｃｋｎｅｓｓ）を示すグラフであり、図１３は、本発明の他の実験例によるエッチング速度結果（Ｅｔｃｈ ｒａｔｅ）を示すグラフである。
この実験例においては、フッ酸化水素とフッ化アンモニウムを含む第１エッチング液を用いて、酸化錫（ＳｎＯ２）がドーピングされたガリウム亜鉛酸化物をエッチングするとき、酸化錫（ＳｎＯ２）の割合を変化させながら、酸化錫（ＳｎＯ２）がドーピングされたガリウム亜鉛酸化物中のエッチングされた厚さを測定して、その結果を図１２に示す。また、第１エッチング液を用いて、銅、酸化錫（ＳｎＯ２）がドーピングされたガリウム亜鉛酸化物、ＩｎＺＴＯからなる酸化物半導体をエッチングするとき、酸化錫（ＳｎＯ２）の割合を変化させながらエッチング速度を測定して、その結果を図１３に示す。
図１２および図１３を参照すれば、酸化錫（ＳｎＯ２）がドーピングされたガリウム亜鉛酸化物内の酸化錫（ＳｎＯ２）の割合が高くなるにつれて、酸化錫（ＳｎＯ２）がドーピングされたガリウム亜鉛酸化物のエッチング量は減っていることが分かる。しかしながら、本発明の実施形態に係る薄膜トランジスタ表示板およびその製造方法によれば、バッファ層１６３、１６５は錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物からなり、バッファ層１６３、１６５内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％よりも大きく、且つ、約２０％以下であるため、第１エッチング液を用いてバッファ層１６３、１６５を構成する錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物をエッチングすることができるということが分かる。
次いで、図１４に基づき、本発明の他の実験例について説明する。図１４は、本発明の他の実験例によるエッチング速度結果を示すグラフである。
この実験例においては、５−アミノテトラゾールを含む第２エッチング液を用いて、酸化物半導体内の錫（Ｓｎ）の成分を変化させ、酸化物半導体、具体的に、錫（Ｓｎ）がドーピングされたＩｎＺＴＯをエッチングするとき、エッチング速度を測定し、これを図１４に示す。
図１４を参照すれば、第２エッチング液を用いて、酸化物半導体をエッチングするとき、錫（Ｓｎ）の量が増えるにつれてエッチング速度は下がり、錫（Ｓｎ）の量が減るにつれてエッチング速度は急激に上がることが分かる。
次いで、表１を参照して、本発明の他の実験例について説明する。この実験例においては、第１エッチング液と第２エッチング液を用いて錫（Ｓｎ）がドーピングされたガリウム亜鉛酸化物をエッチングし、ドーピングされた錫（Ｓｎ）の質量百分率を変化させながら、エッチング速度を測定し、その結果を表１に示す。
Figure 0006469959
表１を参照すれば、ドーピングされた錫（Ｓｎ）の量が約７０％以下の値を有する場合、ガリウム亜鉛酸化物を第１エッチング液を用いてエッチングするとき、エッチング速度の変化は激しくなく、エッチングが上手に行われることが分かる。
また、第２エッチング液を用いてガリウム亜鉛酸化物をエッチングするとき、錫（Ｓｎ）がドーピングされていない場合、ガリウム亜鉛酸化物のエッチング速度が非常に大きいことが分かる。なお、錫（Ｓｎ）の質量百分率が２０％よりも大きい場合、ガリウム亜鉛酸化物がエッチングされないことが分かる。しかしながら、本発明の実施形態に係る薄膜トランジスタ表示板の場合、バッファ層の錫（Ｓｎ）の質量百分率は約０％よりも大きく、且つ、約２０％以下であることから、第２エッチング液によってエッチングされ得ることが分かる。
このように、本発明の実施形態に係る薄膜トランジスタ表示板およびその製造方法によれば、バッファ層１６３、１６５は錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）がドーピングされたガリウム亜鉛酸化物からなり、バッファ層１６３、１６５内の錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１−２）の質量百分率は約０％よりも大きく、且つ、約２０％以下であるため、オーバエッチングを防ぎながらも、第１エッチング液および第２エッチング液によって、バッファ層１６３、１６５がエッチングされ得ることが分かる。
上述した実施形態に係る薄膜トランジスタ表示板およびその製造方法の場合、画素電極と接続されたドレイン電極を有すると説明したが、本発明の実施形態に係る薄膜トランジスタ表示板およびその製造方法は、液晶表示装置、有機発光表示装置、プラズマ表示装置のように、薄膜トランジスタが用いられるあらゆるフラットパネル表示装置に適用可能であるということはいうまでもない。
以上、本発明の好適な実施形態について詳述したが、本発明の権利範囲はこれに何ら限定されるものではなく、下記の請求範囲において定義している本発明の基本概念を用いた当業者の種々の変形および改良形態もまた本発明の権利範囲に属するものである。

Claims (8)

  1. 絶縁基板の上に配置されているゲート電極と、
    前記絶縁基板の上に配設され、前記ゲート電極と重なり合う酸化物半導体と、
    前記ゲート電極と前記酸化物半導体との間に配設されるゲート絶縁膜と、
    前記酸化物半導体と重なり合うソース電極およびドレイン電極と、
    少なくとも前記酸化物半導体と前記ソース電極およびドレイン電極との間に配設されるバッファ層と、
    を備え、
    前記バッファ層は、錫を含むドーピング物質を含み、
    前記バッファ層内の前記ドーピング物質の質量百分率は０％よりも大きく且つ２０％以下であり、
    前記バッファ層の周縁部は、前記ソース電極およびドレイン電極の周縁部と比較してアンダーカットされておらず、
    前記ソース電極およびドレイン電極は、銅を含み、
    前記バッファ層は、錫（Ｓｎ）または酸化錫（ＳｎＯｘ；Ｘ＝１〜２）がドーピングされたガリウム亜鉛酸化物である、薄膜トランジスタ表示板。
  2. 前記ソース電極およびドレイン電極は、前記酸化物半導体と隣り合う第１表面とその反対の第２表面を有し、
    前記バッファ層は、
    前記ソース電極およびドレイン電極の前記第１表面と前記酸化物半導体との間に配設される第１バッファ層と、
    前記ソース電極およびドレイン電極の前記第２表面の上に配設される第２バッファ層と、
    を備える、請求項１に記載の薄膜トランジスタ表示板。
  3. 前記酸化物半導体層は、ＧＩＺＯを含む、請求項１または２に記載の薄膜トランジスタ表示板。
  4. 前記ソース電極およびドレイン電極は、下部膜と上部膜を備え、
    前記下部膜は、銅を含み、前記上部膜は、銅およびマンガンを含む、請求項１〜３のいずれかに記載の薄膜トランジスタ表示板。
  5. 請求項１〜４のいずれかに記載の薄膜トランジスタ表示板を製造する方法であって、
    ゲート絶縁膜の上に、酸化物半導体膜を形成する段階と、
    この酸化物半導体の膜の上に、前記バッファ層のためのガリウム亜鉛酸化物膜を形成する段階と、
    前記バッファ層のための膜の上に、前記ソース電極およびドレイン電極のための金属膜を形成する段階と、
    この金属膜の上に、感光膜パターンを形成する段階と、
    この感光膜パターンをマスクとして、第１エッチング液を用いて、前記酸化物半導体膜、前記ガリウム亜鉛酸化物膜、及び前記金属膜をパターニングする第１パターニング段階と、
    前記感光膜パターンのうち、前記ソース電極と前記ドレイン電極との間のチャネル部分に相当する箇所を除去するエッチバック段階と、
    このエッチバック段階の後に、第２エッチング液を用いて、前記チャネル部分にて前記金属膜を除去する第２パターニング段階と
    を含む、薄膜トランジスタ表示板の製造方法。
  6. 前記第１エッチング液は、フッ酸化水素とフッ化アンモニウムを含む、請求項５に記載の薄膜トランジスタ表示板の製造方法。
  7. 前記第２エッチング液は、５−アミノテトラゾールを含む、請求項５または６に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記感光膜パターンを形成する段階は、半透明領域を有する露光マスクを用いて露光することを含む、請求項５〜７のいずれかに記載の薄膜トランジスタ表示板の製造方法。
JP2014061211A 2013-03-28 2014-03-25 薄膜トランジスタ表示板およびその製造方法 Active JP6469959B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0033871 2013-03-28
KR1020130033871A KR102123529B1 (ko) 2013-03-28 2013-03-28 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2014195074A JP2014195074A (ja) 2014-10-09
JP6469959B2 true JP6469959B2 (ja) 2019-02-13

Family

ID=51599639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014061211A Active JP6469959B2 (ja) 2013-03-28 2014-03-25 薄膜トランジスタ表示板およびその製造方法

Country Status (4)

Country Link
US (1) US9159839B2 (ja)
JP (1) JP6469959B2 (ja)
KR (1) KR102123529B1 (ja)
CN (1) CN104078468B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172972B1 (ko) * 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
US11293088B2 (en) * 2015-12-07 2022-04-05 Lg Chem, Ltd. Conductive structure, method for manufacturing same, and electrode comprising conductive structure
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023697A (ko) 2004-09-10 2006-03-15 삼성전자주식회사 박막트랜지스터 표시판 및 그 제조 방법
US20060088962A1 (en) 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
US7265063B2 (en) 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a component having dielectric sub-layers
JP2006195077A (ja) 2005-01-12 2006-07-27 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層基板及びその製造方法。
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
US7473606B2 (en) 2006-02-22 2009-01-06 United Microelectronics Corp. Method for fabricating metal-oxide semiconductor transistors
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR20080095956A (ko) 2007-04-26 2008-10-30 서대식 투명 channel 층을 이용한 고개구율 LCD 화소 구조
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5397369B2 (ja) 2008-03-06 2014-01-22 住友金属鉱山株式会社 半導体発光素子、該半導体発光素子の製造方法および該半導体発光素子を用いたランプ
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101238823B1 (ko) 2008-11-21 2013-03-04 한국전자통신연구원 박막 트랜지스터 및 그의 제조 방법
KR20100079310A (ko) 2008-12-31 2010-07-08 연세대학교 산학협력단 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법
CN102549758B (zh) * 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
KR101113370B1 (ko) 2009-11-11 2012-02-29 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치
US8273631B2 (en) 2009-12-14 2012-09-25 United Microelectronics Corp. Method of fabricating n-channel metal-oxide semiconductor transistor
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer

Also Published As

Publication number Publication date
CN104078468A (zh) 2014-10-01
CN104078468B (zh) 2019-03-12
US20140291665A1 (en) 2014-10-02
US9159839B2 (en) 2015-10-13
KR102123529B1 (ko) 2020-06-17
JP2014195074A (ja) 2014-10-09
KR20140118270A (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
KR101112547B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
CN108140675A (zh) 半导体装置及其制造方法
JP6469959B2 (ja) 薄膜トランジスタ表示板およびその製造方法
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
JP2005514671A (ja) 薄膜トランジスタ基板及びその製造方法
US9224869B2 (en) Semiconductor device and method for manufacturing same
KR20140031671A (ko) 박막 트랜지스터 및 그 제조 방법
KR20120053295A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치, 그리고 그 제조 방법
KR101843871B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
EP2983204B1 (en) Display device and method for manufacturing the same
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
KR101571124B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20120059855A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP6218923B2 (ja) 半導体装置およびその製造方法
KR101810575B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170124152A (ko) 트랜지스터 패널 및 그 제조 방법
KR101948750B1 (ko) 어레이 기판 및 이의 제조방법
KR20150061256A (ko) 화소 박막트랜지스터와 구동 박막트랜지스터를 포함하는 표시기판 및 그 제조방법
KR20150066134A (ko) 어레이 기판 및 그 제조방법
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190117

R150 Certificate of patent or registration of utility model

Ref document number: 6469959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250