JP3757840B2 - 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器 - Google Patents
半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器 Download PDFInfo
- Publication number
- JP3757840B2 JP3757840B2 JP2001317142A JP2001317142A JP3757840B2 JP 3757840 B2 JP3757840 B2 JP 3757840B2 JP 2001317142 A JP2001317142 A JP 2001317142A JP 2001317142 A JP2001317142 A JP 2001317142A JP 3757840 B2 JP3757840 B2 JP 3757840B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- power supply
- electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
- H10K59/1795—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に半導体チップを実装して成る半導体チップ実装基板に関する。また、本発明は、液晶やエレクトロルミネッセンス等といった電気光学物質を用いて表示を行う電気光学装置に関する。また、本発明は、液晶の配向を制御することによって光を変調して表示を行う液晶装置に関する。また、本発明は、有機エレクトロルミネッセンス素子を用いて像を表示するエレクトロルミネッセンス装置に関する。また、本発明は、電気光学装置を用いて構成される電子機器に関する。
【０００２】
【従来の技術】
近年、携帯型コンピュータ、携帯電話機、ビデオカメラ等といった電子機器の表示部に液晶装置やエレクトロルミネッセンス装置（以下、ＥＬ装置という）等といった電気光学装置が表示装置として広く用いられている。
【０００３】
液晶装置では、電気光学物質としての液晶を一対の電極で挟持し、それらの電極に印加する電圧を制御することにより液晶の配向を制御し、この液晶の配向制御により該液晶を通過する光を変調し、これにより、文字、数字、等といった像を外部へ表示する。
【０００４】
また、ＥＬ装置では、電気光学物質としてのＥＬ発光層を一対の電極で挟持し、それらの電極に印加する電圧を制御することにより上記ＥＬ発光層に供給する電流を制御してＥＬ発光層からの発光を制御することにより、文字、数字等といった像を外部に表示する。
【０００５】
液晶装置や、ＥＬ装置等においては、液晶やＥＬ発光層等を挟持する電極が１つ又は複数の基板上に形成される。例えば、液晶装置では、互いに対向して配置される一対の基板のそれぞれに電極が形成される。他方、ＥＬ装置では、１つの基板の表面に一対の電極がＥＬ発光層を挟んで積層される。これらの電気光学装置においては、基板上の有効表示領域の内部に複数の電極が形成され、その有効表示領域の外部には、前記複数の電極から延びる引出し配線や、それらの引出し配線とは別の金属配線が形成される。有効表示領域内に形成される電極は、ＩＴＯ等といった酸化物であることもあるし、ＡＰＣ合金、Ｃｒ等といった金属であることもある。電極が金属によって形成される場合には、それから延びる引出し配線も金属線になる。
【０００６】
有効表示領域の外部へ延び出る前記引出し配線とは別の金属配線としては、例えば、基板上に半導体チップを直接に実装する構造の配線基板、いわゆるＣＯＧ（Chip On Glass）方式の配線基板において、その半導体チップの入力端子、例えば入力側バンプに接続される金属配線であって、外部回路から延びるＦＰＣ（Flexible Printed Circuit）等に接続される金属配線が考えられる。
【０００７】
上記の液晶装置や、ＥＬ装置等において、従来、基板上に形成する電極の材料としてＩＴＯ（Indium Tin Oxide）等といった導電性酸化物が用いられることや、基板上に形成される金属配線の材料としてＡＰＣ、Ｃｒ等といった金属が用いられることは知られている。ここで、ＡＰＣというのは、Ａｇ（銀）、Ｐｄ（パラジウム）、Ｃｕ（銅）から成る合金である。
【０００８】
ＩＴＯは電極等の材料として従来から広く用いられているが、このＩＴＯは電気抵抗値が高いので、これを基板上で長く引き回すと電気抵抗値が高くなって駆動回路を正常に駆動できなくなるという問題があった。この問題点を解消するために有効であると考えられるのが、ＡＰＣ、Ｃｒ等といった電気抵抗値の低い金属である。例えば、ＩＴＯの単位面積当りの抵抗値が１５Ω程度であるのに対し、Ｃｒの単位面積当りの抵抗値は１．５Ω程度であり、ＡＰＣの単位面積当りの抵抗値は０．１Ω程度である。このような電気抵抗値の低い金属材料を用いて基板上に配線パターンを形成すれば、配線パターンの引き回し長さを長くしても電気抵抗値を低く抑えることができるので、非常に有利である。
【０００９】
【発明が解決しようとする課題】
以上のように、基板上に形成する配線パターンをＡＰＣ、Ｃｒ等といった金属によって形成すれば、電気抵抗値を下げることに関して非常に有利であるが、その一方で金属配線が腐食によって、換言すればマイグレーション、すなわち原子移動によって損傷して配線品質を維持できなくなるという別の問題が発生することがわかった。
【００１０】
本発明者は、この金属腐食又はマイグレーションの問題を解消するために種々の実験を行い、以下のことを知見した。すなわち、基板上の複数の金属配線が互いに隣り合って配設される場合であって、それらの金属配線のうちの隣り合うものの間に電位差が生じるとき、すなわち、金属配線間に陽極と陰極の関係が生じるときに、陽極側の金属成分、例えばＡｇが溶出するからであると考えられる。本発明は、従来の配線基板に関する上記の問題点に鑑みて成されたものであって、電気抵抗値の低い金属材料を用いて配線パターンを形成した場合でも、その金属配線に腐食又はマイグレーションが生じるのを防止することを目的とする。
【００１１】
【課題を解決するための手段】
（１）上記の目的を達成するため、本発明に係る半導体チップ実装基板は、基板上に半導体チップが搭載された半導体チップ実装基板において、前記半導体チップに電源電位を供給する電源配線と、前記半導体チップに接地電位を供給する接地配線と、前記半導体チップからの出力信号が供給される出力配線と、前記出力配線を覆う絶縁膜とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００１２】
一般に、基板上に形成される配線には、電極と駆動用素子との間を接続する引き回し配線と、外部の配線基板と駆動用素子との間を接続する引き回し配線とがある。これらのうち、マイグレーション等が起こるのは、主に、外部配線基板と駆動用素子とを接続する引き回し配線であった。ここで、外部配線基板と駆動用素子とを接続する引き回し配線には、電源配線や接地配線等といった電源電圧系の配線と、データ信号を伝送するデータ配線やドライバ等を制御するための制御信号を伝送する制御配線等といった信号系の配線とが考えられる。
【００１３】
本発明者が不良の発生状況を分析したところ、腐食又はマイグレーションはほとんど決まった個所で発生することがわかり、特に、上記の電源電圧系の配線に発生することがわかった。これに対し、上記信号系の配線には、ほとんど、マイグレーション等は発生しなかった。つまり、隣接する配線間の電位差が大きくなる場合がある電源電圧系の配線にマイグレーション等が起こることがわかった。本発明者の考察によれば、マイグレーション等の発生には、配線を覆う絶縁膜の存在が大きく影響していると考えられる。すなわち、配線の形成工程においては、金属膜を成膜した後、これをパターニングして配線とするが、パターニング時に金属膜上にフォトレジストを塗布して、さらにエッチングを行う関係から配線の表面が汚染されることが避けられない。配線の形成後、基板の洗浄が行われるが、汚染は完全に除去しきれない場合もある。
【００１４】
そこで、配線の表面が汚染されたまま配線上に絶縁膜を形成すると、その汚染が絶縁膜によって封じ込まれた状態となり、逃げ道がなくなる。このような状態で配線に電圧が印加されると、特に電源電圧系の配線では隣接する配線間の電位差、すなわち電界が大きいため、マイグレーション等が他の個所に比べて起り易いと考えた。すなわち、電源電圧系の配線の場合は、汚染の付着、その汚染が絶縁膜で封じ込まれること、高電界の印加、等といった、マイグレーションの発生し易い条件が揃っているといえる。
【００１５】
そこで、本発明では、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００１６】
なお、電源電圧系配線を構成する金属膜としては種々のものを用いることができるが、その１つとしてＡＰＣを用いることができる。さらに、このＡＰＣを反射層の構成材料とすることもできる。この構成によれば、アルミニウム等を用いた場合と比べて高反射率の反射層が得られると共に低抵抗の配線を得ることができる。
【００１７】
（２） 次に、本発明に係る他の半導体チップ実装基板は、基板上に半導体チップが搭載された半導体チップ実装基板において、前記基板に形成され前記半導体チップからの出力信号が供給される出力配線と、前記基板の一辺側に形成された第１領域と、前記基板の前記一辺と交差する辺側に形成された第２領域と、前記第１領域及び前記第２領域にわたって形成され、前記半導体チップに電源電位を供給する電源配線と、前記第１領域及び前記第２領域にわたって形成され、前記半導体チップに接地電位を供給する接地配線と、前記第２領域において前記接地配線及び前記電源配線に接続される外部回路基板と、前記出力配線を覆う絶縁膜とを有し、前記半導体チップは前記第１領域に実装され、前記絶縁膜は前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００１８】
この構成の半導体チップ実装基板においては、電源配線及び接地配線が第１領域と第２領域の２つの領域に跨って配置されので、結果的に、それらの配線の長さが長くなっている。このように配線の長さが長くなる場合には、配線の長さが短い場合に比べてマイグレーション等が発生し易い傾向にある。しかしながら、このような構造の半導体チップ実装基板に対して本発明を適用すれば、マイグレーション等の発生を確実に防止できる。
【００１９】
（３） 次に、本発明に係る半導体チップ実装基板においては、第１領域に実装する第１半導体チップに加えて、さらに、第２半導体チップを前記第２領域に実装することができる。基板上に設けられる半導体チップの数が増えれば、電位差が大きく異なる配線が隣り合う可能性も高くなり、それ故、マイグレーション等の発生の可能性も高くなる。しかしながら、このような構造の半導体チップ実装基板に対して本発明を適用すれば、マイグレーション等の発生を確実に防止できる。
【００２０】
（４） 次に、本発明に係る電気光学装置は、電気光学層を具備する電気光学装置において、前記電気光学層を支持する基板と、前記電気光学層を駆動する電極と、前記基板に搭載された駆動用素子と、前記駆動用素子に接続され、その駆動用素子から出力された出力信号を前記電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基板に形成され、前記駆動用素子に電源電位を供給する電源配線と、前記基板に形成され、前記駆動用素子に接地電位を供給する接地配線とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００２１】
この構成の電気光学装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、製造工程中に電源電圧系配線の表面が汚染されたとしてもその汚染が絶縁膜で封じ込まれることがなくなり、それ故、駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００２２】
（５） 本発明に係る電気光学装置において、前記電源配線は、金属を主成分とする層を含んで構成することができる。これにより、配線の電気抵抗値を低く抑えることができるので、電気回路を安定状態に維持でき、さらに配線を長く引き回すこともできる。
【００２３】
（６） 本発明に係る電気光学装置において、前記金属を主成分とする層は、銀、パラジウム及び銅からなる群より選ばれる金属を含むことができる。銀、パラジウム及び銅の全てを含む合金は、いわゆるＡＰＣと呼ばれる金属である。このＡＰＣは、良好な光反射特性を有するので、これを光反射要素として電気光学装置に用いれば、Ａｌ（アルミニウム）等を光反射要素として用いる場合に比べて、明るい表示を得ることができる。
【００２４】
（７） 本発明に係る電気光学装置において、前記電源配線及び前記接地配線の少なくともいずれか一方は、金属及び金属酸化物の積層構造を有することができる。電源配線及び接地配線を金属だけによって形成する場合には、これらの配線が腐食したり、剥離したりし易いが、この金属に金属酸化物を積層すれば、そのような腐食及び剥離を防止できる。また、電源配線及び接地配線を金属だけによって形成する場合には、その金属から不純物が溶出して液晶、ＥＬ等といった電気光学物質を汚染するおそれがあるが、この金属に金属酸化物を積層すれば、そのような汚染を防止できる。
【００２５】
（８） 本発明に係る電気光学装置において、前記電気光学層は、有機エレクトロルミネッセンス層及び液晶層から選ぶことができる。液晶層を選んだ場合には、液晶の配向を制御することによって該液晶を通過する光の変調を制御して、偏光板を通過する偏光と偏光板によって進行が阻止される偏光とによって、表示が行われる。一方、有機エレクトロルミネッセンスを選んだ場合には、該有機エレクトロルミネッセンスを画素毎に発光させることにより、表示が行われる。
【００２６】
（９） 本発明に係る電気光学装置において、前記電気光学層は前記電極と前記第２電極との間に挟むことができ、さらに、前記電極及び前記第２電極のうちのいずれか一方にはスイッチング素子を接続することができる。この構成によれば、表示領域を構成する複数の画素のＯＮ／ＯＦＦをスイッチング素子によるスイッチング機能によって制御できる。
【００２７】
（１０） 本発明に係る電気光学装置において、前記スイッチング素子は、薄膜トランジスタ及び薄膜ダイオードから選ぶことができる。薄膜トランジスタは３端子型のスイッチング素子である。また、薄膜ダイオードは２端子型のスイッチング素子である。
【００２８】
（１１） 本発明に係る電気光学装置においては、前記電気光学層を駆動する第２電極をさらに含み、前記電気光学層は前記電極及び前記第２電極間によって挟持することができる。そして、本電気光学装置は、前記基板に搭載された第２駆動用素子と、前記出力配線を覆う絶縁膜と、前記基板に形成され前記第２駆動用素子に電源電位を供給する第２電源配線と、前記基板に形成され前記第２駆動用素子に接地電位を供給する第２接地配線とを有し、前記絶縁膜は前記第２電源配線と前記第２接地配線との間の領域を避けて形成されることができる。
【００２９】
この構成の電気光学装置は、１つの基板上に２つの駆動用素子が実装される構造の電気光学装置を想定しており、絶縁膜は、両方の駆動用素子に関して電源配線と接地配線との間の領域を避けて形成することができる。
【００３０】
（１２） 次に、本発明に係る他の電気光学装置は、電気光学層を有する電気光学装置において、前記電気光学層を支持する基板と、前記電気光学層を駆動する電極と、前記基板に搭載された駆動用素子と、前記駆動用素子に接続されその駆動用素子から出力された出力信号を前記電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基板に形成され前記駆動用素子に電源電位を供給する電源配線と、前記基板に形成され前記駆動用素子に接地電位を供給する接地配線と、前記基板に形成され前記駆動用素子を制御する信号を供給する制御配線と、前記基板に形成され前記駆動用素子にデータ信号を供給するデータ配線とを有することができる。そして、前記絶縁膜は、▲１▼前記電源配線と前記制御配線との間の領域、▲２▼前記電源配線と前記データ配線との間の領域、▲３▼前記接地配線と前記制御配線との間の領域、又は▲４▼前記接地配線と前記データ配線との間の領域を避けて形成することができる。
【００３１】
この構成の電気光学装置では、電源配線と接地配線とに関連付けて絶縁膜のパターンを決定することに加えて、制御配線及びデータ配線も考慮に入れて絶縁膜のパターンを決定することにしている。この構成によれば、電源配線と接地配線との間に大きな電位差が発生するのと同様に、制御配線及びデータ配線を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００３２】
（１３） 次に、本発明に係る液晶装置は、第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板のうち前記第２基板から張り出した領域に実装された液晶駆動用ＩＣと、前記液晶駆動用ＩＣに接続され、その液晶駆動用ＩＣから出力された出力信号を前記第１電極又は前記第２電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣに電源電位を供給する電源配線と、前記第１基板又は前記第２基板に形成され前記液晶駆動用ＩＣに接地電位を供給する接地配線とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて設けられることを有する。
【００３３】
この構成の液晶装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、液晶装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、液晶装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００３４】
（１４） 本発明に係る液晶装置において、前記電源配線は複数の層を含む積層構造を有し、さらに、前記第１電極又は前記第２電極であって前記電源配線と同じ基板に形成された電極も複数の層を含む積層構造を有することができる。つまり、同一基板上の電極と電源配線とは、互いに、同一の層構造によって形成できる。こうすれば、電源配線と電極とを同一の工程で同時に形成することができ、工程が簡単になる。
【００３５】
（１５） 本発明に係る液晶装置においては、反射膜をさらに有することができ、前記積層構造は金属膜及びその金属膜上に形成された金属酸化物膜を含み、前記金属膜は前記反射膜と同一層とすることができる。こうすれば、液晶装置の製造工程を簡略化することができる。
【００３６】
（１６）次に、本発明に係る液晶装置は、第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板の第１辺において前記第２基板から張り出した領域に実装された第１液晶駆動用ＩＣと、前記第１基板の前記第１辺と交差する第２辺において前記第２辺から張り出した領域に実装された第２液晶駆動用ＩＣと、前記第１液晶駆動用ＩＣ又は前記第２液晶駆動用ＩＣに接続された複数の配線と、前記複数の配線のうちの一部を覆う絶縁膜を有し、前記複数の配線は電源電位を前記第１液晶駆動用ＩＣに供給する電源配線及び接地電位を前記第１液晶駆動用ＩＣに供給する接地配線を含み、前記絶縁膜は、前記電源配線と前記接地配線との間を避けて形成されることを特徴とする。
【００３７】
この構成の液晶装置は、１つの基板上に２つの駆動用素子が実装される構造の液晶装置を想定しており、絶縁膜は、両方の液晶駆動用ＩＣに関して電源配線と接地配線との間の領域を避けて形成することができる。
【００３８】
（１７） 次に、本発明に係る他の液晶装置は、第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板のうち前記第２基板から張り出した領域に実装された液晶駆動用ＩＣと、前記液晶駆動用ＩＣに接続されその液晶駆動用ＩＣから出力された出力信号を前記第１電極又は前記第２電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記第１基板又は前記第２基板に形成され前記液晶駆動用ＩＣに電源電位を供給する電源配線と、前記第１基板又は前記第２基板に形成され前記液晶駆動用ＩＣに接地電位を供給する接地配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣを制御する信号を供給する制御配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣにデータ信号を供給するデータ配線とを有し、前記絶縁膜は、▲１▼前記電源配線と前記制御配線との間の領域、▲２▼前記電源配線と前記データ配線との間の領域、▲３▼前記接地配線と前記制御配線との間の領域、又は▲４▼前記接地配線と前記データ配線との間の領域を避けて形成されることを特徴とする。
【００３９】
この構成の液晶装置では、電源配線と接地配線とに関連付けて絶縁膜のパターンを決定することに加えて、制御配線及びデータ配線も考慮に入れて絶縁膜のパターンを決定することにしている。この構成によれば、電源配線と接地配線との間に大きな電位差が発生するのと同様に、制御配線及びデータ配線を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００４０】
（１８） 次に、本発明に係るエレクトロルミネッセンス装置は、基材と、該基材に設けられた第１電極と、該第１電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられた第２電極と、前記基材の第１辺側に実装され前記第１電極に接続された第１駆動用ＩＣと、前記基材の前記第１辺と交差する第２辺側に実装され前記第２電極に接続された第２駆動用ＩＣと、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣに電源電位を供給する電源配線と、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣに接地電位を供給する接地配線と、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣからの出力信号が供給される出力配線と、前記出力配線を覆う絶縁膜とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００４１】
この構成のエレクトロルミネッセンス装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００４２】
（１９） 次に、本発明に係るエレクトロルミネッセンス装置は、基材と、該基材に設けられたアノード電極と、該アノード電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられたカソード電極と、前記アノード電極及び前記カソード電極の少なくとも一方に接続された第１駆動用素子と、該第１駆動用素子に接続された複数の第１入力配線と、該第１入力配線の一部を覆う絶縁膜を有し、前記第１入力配線は、電源電位を前記第１駆動用素子に供給する電源配線及び接地電位を前記第１駆動用素子に供給する接地配線を含み、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００４３】
この構成のエレクトロルミネッセンス装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００４４】
（２０） 本発明に係るエレクトロルミネッセンス装置においては、前記アノード電極及び前記カソード電極の他方に接続された第２駆動用素子と、該第２駆動用素子に接続されており該第２駆動用素子から出力された出力信号を前記他方の電極に供給する出力配線と、前記基板に形成されており前記第２駆動用素子に入力信号を供給する複数の第２入力配線とを設けることができる。そして、該第２入力配線は、電源電位を前記第２駆動用素子に供給する電源配線及び接地電位を前記第２駆動用素子に供給する接地配線を含み、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成することができる。
【００４５】
この構成のエレクトロルミネッセンス装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００４６】
（２１） 次に、本発明に係るエレクトロルミネッセンス装置は、基材と、該基材に設けられたアノード電極と、該アノード電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられたカソード電極と、前記アノード電極及び前記カソード電極の少なくとも一方に接続された駆動用素子と、前記駆動素子に接続され、その第１駆動用素子から出力された出力信号を前記アノード電極又は前記カソード電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基材に形成され前記駆動用素子に電源電位を供給する電源配線と、前記基材に形成され前記駆動用素子に接地電位を供給する接地配線と、前記基材に形成され前記駆動用素子を制御する信号を供給する制御配線と、前記基材に形成され前記駆動用素子にデータ信号を供給するデータ配線とを有し、前記絶縁膜は、▲１▼前記電源配線と前記制御配線との間の領域、▲２▼前記電源配線と前記データ配線との間の領域、▲３▼前記接地配線と前記制御配線との間の領域、又は▲４▼前記接地配線と前記データ配線との間の領域を避けて形成されることを特徴とする。
【００４７】
この構成のエレクトロルミネッセンス装置では、電源配線と接地配線とに関連付けて絶縁膜のパターンを決定することに加えて、制御配線及びデータ配線も考慮に入れて絶縁膜のパターンを決定することにしている。この構成によれば、電源配線と接地配線との間に大きな電位差が発生するのと同様に、制御配線及びデータ配線を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００４８】
（２２） 次に、本発明に係る電子機器は、電気光学装置を表示部として有する電子機器において、前記電気光学装置は、以上に記載した各種構成の電気光学装置のいずれかによって構成されることを特徴とする。この電子機器によれば、内蔵する電気光学装置において稼動中にマイグレーション等の発生の心配がないので、長期間にわたって高品質の表示を維持できる。このような電子機器としては、携帯電話機、携帯情報端末機等といった携帯機器や、ビデオカメラ等が考えられる。
【００４９】
【発明の実施の形態】
（第１実施形態）
図１は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係る液晶装置の一実施形態を示している。ここに示す液晶装置１は、反射型の表示方式でカラー表示を行う液晶パネル２に、外部配線基板、例えばＦＰＣ（Flexible Printed Circuit）３を接続したり、その他の付帯機器を付設することによって形成される。
【００５０】
ＦＰＣ３は、ポリイミド等によって形成された可撓性の基板上に銅等によって金属膜パターンを形成して電気回路を搭載した構造の配線基板であり、液晶パネル２を内蔵する電子機器に属する制御回路と液晶パネル２とを電気的に接続する。また、上記の付帯機器としては、ＦＰＣ３以外にバックライト、フロントライト等といった照明装置が考えられるが、本実施形態は反射型の液晶装置であるので、照明装置は用いられない。
【００５１】
図１において、液晶パネル２は、図面奥側の第１基板４ａと図面手前側の第２基板４ｂとを環状のシール材６を用いて貼り合わすことによって形成されている。シール材６の一部には液晶を注入するための開口６ａが形成される。第１基板４ａと第２基板４ｂとの間には、図２に示すように、シール材６によって貼り合わされた状態で間隙、いわゆるセルギャップが形成され、そのセルギャップ内に開口６ａ（図１参照）を通して液晶Ｌが封入される。液晶Ｌが封入された後、開口６ａは樹脂７等によって封止される。
【００５２】
図２において、第１基板４ａは、ガラス、プラスチック等によって形成された基材１３ａを有し、その基材１３ａの液晶側表面（図２の上側表面）に第１電極９ａが形成され、その上に絶縁膜１１が形成され、その上に配向膜１２ａが形成される。また、第１基材１３ａの外側表面（図２の下側表面）には、偏光板１４ａが例えば貼着によって装着されている。なお、絶縁膜１１は、例えばシリコン酸化膜によって形成される。また、配向膜１２ａは、例えばポリイミドによって形成される。
【００５３】
なお、第１基材１３ａの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第１基材１３ａと偏光板１４ａとの間に位相差板が設けられたり、第１基材１３ａと第１電極９ａとの間に下地膜が設けられたりする。
【００５４】
第１電極９ａは、例えばフォトリソグラフィー法によって形成され、図１に示すように、複数の直線状の電極を複数本互いに間隔を開けて平行に並べることにより、全体としてストライプ状に形成される。なお、図１では第１電極９ａは、１本の幅が実際よりも広い幅で、且つ隣り合う電極間の間隔が実際よりも広い間隔で、模式的に描かれているが、実際にはより狭い幅の電極が、より狭い間隔で形成される。
【００５５】
本実施形態では、第１電極９ａは、図２（ａ）に示すように、金属酸化物であるＩＴＯによって形成された第１層１６ａと、金属であるＡＰＣによって形成された第２層１６ｂと、金属酸化物であるＩＴＯによって形成された第３層１６ｃとを順に積層することによって、３層構造として形成されている。第２層１６ｂであるＡＰＣ層は電極として作用すると共に光反射層としても機能する。
【００５６】
第１電極９ａにおいて、第１層１６ａであるＩＴＯ層は、第２層１６ｂであるＡＰＣ層の基材１３ａに対する密着性を向上させる。また、第３層１６ｃであるＩＴＯ層は、ＡＰＣによって形成された第２層の腐食及び剥離を防止したり、第２層から不純物が溶出することを防止する。
【００５７】
図２において、第２基板４ｂはガラス、プラスチック等によって形成された基材１３ｂを有し、その基材１３ｂの液晶側表面（図２の下側表面）にカラーフィルタ１７が形成され、その上に平坦化膜１８が形成され、その上に第２電極９ｂが形成され、その上に配向膜１２ｂが形成される。また、第２基材１３ｂの外側表面（図２の上側表面）には、偏光板１４ｂが例えば貼着によって装着されている。
【００５８】
なお、カラーフィルタ１７は、例えば、赤、緑、青又はシアン、マゼンタ、イエローの３色の色要素をストライプ配列又はその他の周知の配列状態で平面的に配列し、それらの色要素間をブラックマスクで埋めることによって形成される。また、平坦化膜１８は、例えばアクリル樹脂によって形成される。また、配向膜１２ｂは、例えばポリイミドによって形成される。
【００５９】
なお、第２基材１３ｂの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第２基材１３ｂと偏光板１４ｂとの間に位相差板が設けられたりする。
【００６０】
第２電極９ｂは、例えば、透明な金属酸化物であるＩＴＯを材料としてフォトリソグラフィー法によって形成され、図１に示すように、複数の直線状の電極を複数本互いに間隔を開けて平行に並べることにより、全体としてストライプ状に形成される。なお、図１では第２電極９ｂは、１本の幅が実際よりも広い幅で、且つ隣り合う電極間の間隔が実際よりも広い間隔で、模式的に描かれているが、実際にはより狭い幅の電極が、より狭い間隔で形成される。
【００６１】
なお、第１電極９ａと第２電極９ｂは、第１基板４ａと第２基板４ｂとをシール材６によって貼り合せた状態で、互いにほぼ直角に交差するように形成される。そして、それらの第１電極９ａ及び第２電極９ｂのいずれか一方が走査電極として機能し、他方が信号電極として機能する。
【００６２】
文字、数字等といった像を表示するための最小単位であるドットは、ストライプ状の第１電極９ａとストライプ状の第２電極９ｂとの交差点によって形成される。そして、それらのドットが３個集まって１つの画素が形成され、その画素が複数個マトリクス状に配列されることによって表示領域が構成される。上記のカラーフィルタ１７に関しては、赤、緑、青の個々の色絵素が個々のドットに対応して配置され、赤、緑、青の３色が集まって１つの画素が形成される。
【００６３】
図１において、第１基板４ａは、第２基板４ｂよりも大きく形成されており、第２基板４ｂの右側に張り出す部分８ｂと第２基板４ｂの下側に張り出す部分８ａとを有する。これらの張り出し部分８ａ及び８ｂは、液晶装置１の表示領域の周縁の表示に寄与しない部分である、いわゆる額縁領域に含まれることになる。張り出し部８ａには、駆動用素子としての液晶駆動用ＩＣ１９ａがＡＣＦ（Anisotropic Conductive Film：異方性導電膜）によって接着、すなわち実装される。また、張り出し部８ｂには、駆動用素子としての液晶駆動用ＩＣ１９ｂがＡＣＦによって接着、すなわち実装される。液晶駆動用ＩＣ１９ａ及び１９ｂの一方はデータ信号を供給するための駆動用ＩＣとして用いられ、他方は走査信号を供給するための駆動用ＩＣとして用いられる。
【００６４】
図３に示すように、第１基板４ａの液晶側表面（すなわち、図３の手前側表面）には、シール材６の下に絶縁膜１１が設けられ、絶縁膜１１の下に第１電極９ａが設けられる。そして、第１電極９ａが設けられるのと同時に出力配線２１ａ及び２１ｂ並びに入力配線２８ａ及び２８ｂが設けられる。入力配線２８ａ及び２８ｂのそれぞれには、電源配線２２、接地配線２３、制御配線２４、そしてデータ配線２６といった各種配線が含まれる。
【００６５】
出力配線２１ａは第１電極９ａから延び出てシール材６を通過して張り出し部８ａへ至っている。また、出力配線２１ｂは、シール材６を通過してその一端がシール材６によって囲まれる領域、すなわち液晶封入領域の中へ入っており、他端が基板４ａの張り出し部８ｂへ張り出している。シール材６の内部には球形状又は円筒形状の導通材２７が分散状態で混入されている。
【００６６】
図４に示すように、第２基板４ｂの液晶側表面（すなわち、図４の奥側表面）には第２電極９ｂが形成され、それと同時に出力配線２１ｃが形成される。出力配線２１ｃはシール材６（図３参照）を通過できる程度の長さを有するように形成される。
【００６７】
図３の第１基板４ａと図４の第２基板４ｂとを図１に示すように貼り合せたとき、第１基板４ａ側の出力配線２１ｂはシール材６の中に分散された導通材２７を介して第２基板４ｂ側の出力配線２１ｃと導電接続する。これにより、張り出し部８ｂに液晶駆動用ＩＣ１９ｂを実装したとき、その液晶駆動用ＩＣ１９ｂの出力端子、すなわち出力バンプは、出力配線２１ｂ、導通材２７、そして出力配線２１ｃを介して第２電極９ｂに導電接続される。これにより、第１基板４ａと第２基板４ｂとの間で、いわゆる上下導通が達成される。一方、張り出し部８ａに液晶駆動用ＩＣ１９ａを実装すると、その液晶駆動用ＩＣ１９ａの出力端子、すなわち出力バンプは出力配線２１ａを介して第１電極９ａにつなげられる。
【００６８】
図１において、入力配線２８ａ及び２８ｂのそれぞれに含まれる電源配線２２は、第１基板４ａに接続されたＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けて電源電位ＶDDを供給する。また、接地配線２３は、ＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けて接地電位Ｖ0 を供給する。また、制御配線２４は、ＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けて制御信号を供給する。さらに、データ配線２６は、ＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けてデータ信号を供給する。各配線は図１(ａ)に示すように、その先端に端子部２９を有しており、この端子部２９が液晶駆動用ＩＣ１９ｂのバンプに接触する。
【００６９】
なお、上記の制御信号とは、液晶駆動用ＩＣ１９ａ及び１９ｂの動作を制御するための信号のことである。また、データ信号とは、表示する文字、数字等に対応するデータ信号のことである。これらの制御信号及びデータ信号は、上記の電源電位ＶDDと接地電位Ｖ0 との電位差に比べて著しく小さい値の電位である。
【００７０】
本実施形態において、図３に示す絶縁膜１１は、第１電極９ａ、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。但し、本実施形態では、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、図３(ａ)、図１（ａ）及び図５に示すように、電源配線２２と接地配線２３との間の領域を避けて形成される。
【００７１】
本実施形態に係る液晶装置１は以上のように構成されているので、図２において、第２基板４ｂの外側、すなわち観察側から入射した光は、液晶層Ｌを通過して、ＡＰＣ層を含む第１電極９ａすなわち反射層に到達し、その反射層で反射して、再び液晶層Ｌを通過して第１基板４ｂを通過して偏光板１４ｂへ到達する。図１において、液晶駆動用ＩＣ１９ａによって駆動される第１電極９ａ及び液晶駆動用ＩＣ１９ｂによって駆動される第２電極９ｂの交差点、すなわちドットは、走査信号及びデータ信号の組み合わせによってドットごとに印加電圧が制御され、これにより、それらのドットに存在する液晶Ｌの配向がドットごとに制御される。そして、このような液晶の配向制御により、液晶層Ｌを通過する光がドットごとに変調され、この結果、偏光板１４ｂを通過する偏光と通過を阻止される偏光とが特定され、これにより、第１基板４ｂの外側に文字等といった像が表示される。
【００７２】
ところで、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂの表面は、液晶装置の製造過程中において汚染されることがあり、この上に絶縁膜１１を形成すると、その汚染が絶縁膜１１によって封じ込まれるおそれがある。このような状態で配線に電圧が印加されると、特に隣接する配線間に大きな電位差が加わるとき、マイグレーションが発生して当該配線が損傷して、表示品質が低下するおそれがある。
【００７３】
これに対し、本実施形態では、大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、製造工程中に電源配線２２等の表面が汚染されたとしても、その汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、液晶装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【００７４】
なお、本実施形態では、第１電極９ａだけを反射層であるＡＰＣ層１６ｂを含んで構成するのではなくて、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂもＡＰＣ層１６ｂを含んで構成したので、光反射率の反射層が得られることになり、それ故、表示画面の輝度を高くして明るい表示を達成できる。また、ＡＰＣ層によって配線を形成することにより、配線抵抗を低く抑えることができ、それ故、動作の高速性を確保できる。
【００７５】
（改変例）
以上の実施形態では、第２基板４ｂにカラーフィルタ１７を設けたが、カラーフィルタ１７は第１基板４ａの反射電極９ａ上に設けることもできる。また、本発明はカラーフィルタを用いない構造の液晶装置にも適用できる。また、図１に示した液晶駆動用ＩＣ１９ａ，１９ｂの配置位置や配線２１ａ，２１ｂ，２８ａ，２８ｂ等のパターン形状は適宜に変更可能である。
【００７６】
また、図１に示した実施形態では、第１電極９ａや配線２８ａ，２８ｂ等をＩＴＯ／ＡＰＣ／ＩＴＯの３層構造としたが、これに代えて、Ｃｒ、Ａｌ等から成る単層としても良い。また、以上に説明した実施形態では単純マトリクス型の液晶装置を例示したが、これに代えて、アクティブマトリクス型の液晶装置に本発明を適用することもできる。
【００７７】
（第２実施形態）
図６は、図１に示した先の実施形態に改変を加えた実施形態を示している。図１に示した実施形態では、絶縁膜１１によって電源配線２２と接地配線２３との間の領域は覆わないものの、それ以外の入力配線２８ａ及び２８ｂの領域は絶縁膜１１によって覆うように設定した。
【００７８】
これに対し、図６に示す本実施形態では、入力配線２８ａ及び２８ｂの全ての領域を絶縁膜１１によって覆わないようにした。つまり、絶縁膜１１は、電源配線２２と接地配線２３との間の領域に限られず、電源配線２２と制御配線２４との間の領域、電源配線２２とデータ配線２６との間の領域、接地配線２３と制御配線２４との間の領域、そして接地配線２３とデータ配線２６との間の領域の各領域に関しても、それらの領域を覆わないように設定した。
【００７９】
この構成の液晶装置によれば、電源配線２２と接地配線２３との間に大きな電位差が発生するのと同様に、制御配線２４及びデータ配線２６を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００８０】
（第３実施形態）
図７は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係る液晶装置の他の実施形態を示している。なお、図７において、図１と同じ符号で示す要素は同じ要素を示しており、それらの要素についての説明は省略する。
【００８１】
ここに示す液晶装置３１は、反射型の表示方式でカラー表示を行うアクティブマトリクス方式の液晶パネル２に、外部配線基板、例えばＦＰＣ（Flexible Printed Circuit）３を接続したり、その他の付帯機器を付設することによって形成される。
【００８２】
図７において、液晶パネル２は、図面奥側の第１基板４ａと図面手前側の第２基板４ｂとを環状のシール材６を用いて貼り合わすことによって形成されている。シール材６の一部には液晶を注入するための開口６ａが形成される。第１基板４ａと第２基板４ｂとの間には、図８に示すように、シール材６によって貼り合わされた状態で間隙、いわゆるセルギャップが形成され、そのセルギャップ内に開口６ａ（図１参照）を通して液晶Ｌが封入される。液晶Ｌが封入された後、開口６ａは樹脂７等によって封止される。
【００８３】
図８において、第１基板４ａはガラス、プラスチック等によって形成された基材１３ａを有し、その基材１３ａの液晶側表面（図８の上側表面）に第１電極９ａが形成され、その上に絶縁膜１１が形成され、その上に配向膜１２ａが形成される。また、第１基材１３ａの外側表面（図８の下側表面）には、偏光板１４ａが例えば貼着によって装着されている。なお、絶縁膜１１は、例えばシリコン酸化膜によって形成される。また、配向膜１２ａは、例えばポリイミドによって形成される。
【００８４】
なお、第１基材１３ａの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第１基材１３ａと偏光板１４ａとの間に位相差板が設けられたり、第１基材１３ａと第１電極９ａとの間に下地膜が設けられたりする。
【００８５】
第１電極９ａは、例えばフォトリソグラフィー法によって形成され、図７に示すように、複数の直線状の電極を複数本互いに間隔を開けて平行に並べることにより、全体としてストライプ状に形成される。なお、図７では第１電極９ａは、１本の幅が実際よりも広い幅で、且つ隣り合う電極間の間隔が実際よりも広い間隔で、模式的に描かれているが、実際にはより狭い幅の電極が、より狭い間隔で形成されるものである。
【００８６】
本実施形態では、第１電極９ａは、図８(ａ)に示すように、金属酸化物であるＩＴＯによって形成された第１層１６ａと、金属であるＡＰＣによって形成された第２層１６ｂと、金属酸化物であるＩＴＯによって形成された第３層１６ｃとを順に積層することによって、３層構造として形成されている。第２層１６ｂであるＡＰＣ層は電極として作用すると共に光反射層としても機能する。
【００８７】
図８において、第２基板４ｂはガラス、プラスチック等によって形成された基材１３ｂを有し、その基材１３ｂの液晶側表面（図８の下側表面）にカラーフィルタ１７が形成され、その上に平坦化膜１８が形成され、その上に第２電極としての画素電極９ｂが形成され、その上に配向膜１２ｂが形成される。また、第２基材１３ｂの外側表面（図２の上側表面）には、偏光板１４ｂが例えば貼着によって装着されている。
【００８８】
なお、カラーフィルタ１７は、例えば、赤、緑、青又はシアン、マゼンタ、イエローの３色の色要素をストライプ配列又はその他の周知の配列状態で平面的に配列し、それらの色要素間をブラックマスクで埋めることによって形成される。また、平坦化膜１８は、例えばアクリル樹脂によって形成される。また、配向膜１２ｂは、例えばポリイミドによって形成される。
【００８９】
なお、第２基材１３ｂの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第２基材１３ｂと偏光板１４ｂとの間に位相差板が設けられたりする。
【００９０】
本実施形態で用いる第１基板４ａは、図３に示した先の実施形態に係る第１基板４ａと同じ構成とすることができる。つまり、本実施形態においても、図３に示す絶縁膜１１は、第１電極９ａ、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。また、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、図３(ａ)、図１（ａ）及び図５に示すように、電源配線２２と接地配線２３との間の領域を避けて形成される。
【００９１】
本実施形態で用いる第２基板４ｂに関しては、図９に示すようにその液晶側表面（図９の奥側表面）に、ストライプ状に形成された複数の直線状のライン配線３３と、それらのライン配線３３に一定間隔で接続されたアクティブ素子としてのＴＦＤ（Thin Film Diode）素子３２とが形成される。複数の画素電極９ｂはＴＦＤ素子３２を介してライン配線３３に接続されて、全体としてドットマトリクス状に配列されている。
【００９２】
なお、図７において、第１電極９ａと画素電極９ｂは、第１基板４ａと第２基板４ｂとをシール材６によって貼り合せた状態で、互いに重なり合うように形成される。そして、それらの第１電極９ａ及び画素電極９ｂのいずれか一方が走査電極として機能し、他方が信号電極として機能する。
【００９３】
文字、数字等といった像を表示するための最小単位であるドットは、ストライプ状の第１電極９ａとドット状の画素電極９ｂとが重なり合う領域によって形成される。そして、それらのドットが３個集まって１つの画素が形成され、その画素が複数個マトリクス状に配列されることによって表示領域が構成される。上記のカラーフィルタ１７に関しては、赤、緑、青の個々の色絵素が個々のドットに対応して配置され、赤、緑、青の３色が集まって１つの画素が形成される。
【００９４】
ＴＦＤ素子３２の近傍の構造を示すと、例えば図１０に示す通りである。図１０に示すものは、いわゆるBack-to-Back（バック・ツー・バック）構造のＴＦＤ素子を用いたものである。図１０において、ライン配線３３は、例えば、ＴａＷ（タンタル・タングステン）によって形成された第１層３３ａと、例えば陽極酸化膜であるＴａ２Ｏ５（酸化タンタル）によって形成された第２層３３ｂと、例えばＣｒによって形成された第３層３３ｃとから成る３層構造に形成されている。
【００９５】
また、ＴＦＤ素子３２を構成する第１ＴＦＤ要素３２ａ及び第２ＴＦＤ要素３２ｂは、それぞれ、ＴａＷによって形成された第１金属層３６と、陽極酸化によって形成されたＴａ２Ｏ５の絶縁層３７と、ライン配線３３の第３層３３ｃと同一層であるＣｒの第２金属層３８との３層積層構造によって構成されている。
【００９６】
第１ＴＦＤ要素３２ａは、ライン配線３３側からの電流が第２金属層３８→絶縁層３７→第１金属層３６の順で流れるような積層構造に構成される。他方、第２ＴＦＤ要素３２ｂは、ライン配線３３側からの電流が第１金属層３６→絶縁層３７→第２金属層３８の順で流れるような積層構造に構成される。このように一対のＴＦＤ要素３２ａ及び３２ｂを電気的に逆向きに直列接続してバック・ツー・バック構造のＴＦＤ素子を構成することにより、ＴＦＤ素子のスイッチング特性の安定化が達成されている。画素電極９ｂは、第２ＴＦＤ要素３２ｂの第２金属層３８に導通するように、例えば透明導電材であるＩＴＯによって形成される。
【００９７】
図３に示す第１基板４ａと図９に示す第２基板４ｂとを図７に示すように貼り合せたとき、第１基板４ａ側の出力配線２１ｂはシール材６の中に分散された導通材２７を介して第２基板４ｂ側のライン配線３３と導電接続する。これにより、張り出し部８ｂに液晶駆動用ＩＣ１９ｂを実装したとき、その液晶駆動用ＩＣ１９ｂの出力端子、すなわち出力バンプは、出力配線２１ｂ、導通材２７、ライン配線３３、そしてＴＦＤ素子３２を介して画素電極９ｂに導電接続される。これにより、第１基板４ａと第２基板４ｂとの間で、いわゆる上下導通が達成される。一方、張り出し部８ａに液晶駆動用ＩＣ１９ａを実装すると、その液晶駆動用ＩＣ１９ａの出力端子、すなわち出力バンプは出力配線２１ａを介して第１電極９ａにつなげられる。
【００９８】
本実施形態に係る液晶装置３１は上記のように構成されているので、図８において、第２基板４ｂの外側、すなわち観察側から入射した光は、液晶層Ｌを通過して、ＡＰＣ層を含む第１電極９ａすなわち反射層に到達し、その反射層で反射して、再び液晶層Ｌを通過して第１基板４ｂを通過して偏光板１４ｂへ到達する。
【００９９】
一方、図１０において、ライン配線３３に印加されている電圧に関わり無く、ＴＦＤ素子３２がオンする選択電圧を第１電極９ａに印加すると、当該第１電極９ａと当該ライン配線３３の交差部に対応するＴＦＤ素子３２がオンして、そのオンしたＴＦＤ素子３２に接続された液晶容量に、当該選択電圧と当該データ電圧との差に応じた電荷が蓄積される。その電荷蓄積後、第１電極９ａに非選択電圧を印加して、当該ＴＦＤ素子３２をオフさせても，液晶容量における電荷の蓄積は維持される。
【０１００】
ここで、液晶容量に蓄積される電荷量に応じて、液晶Ｌの配向状態が変化するので、偏光１４ｂ（図８参照）を通過する光量も、蓄積された電荷量に応じて変化する。従って、選択された印加されたときのデータ電圧によって液晶容量における電荷の蓄積量をドットごとに制御することで、所定の階調表示が可能になる。
【０１０１】
ところで、本実施形態においても、図７において、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂの表面は、液晶装置の製造過程中において汚染されることがあり、この上に絶縁膜１１を形成すると、その汚染が絶縁膜１１によって封じ込まれるおそれがある。このような状態で配線に電圧が印加されると、特に隣接する配線間に大きな電位差が加わるとき、マイグレーションが発生して当該配線が損傷して、表示品質が低下するおそれがある。
【０１０２】
これに対し、本実施形態では、大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち、電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、製造工程中に電源配線２２等の表面が汚染されたとしても、その汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、液晶装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【０１０３】
（第４実施形態）
図１１は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係る液晶装置のさらに他の実施形態を示している。なお、図１１において、図１と同じ符号で示す要素は同じ要素を示しており、それらの要素についての説明は省略する。
【０１０４】
ここに示す液晶装置４１は、半透過反射型の表示方式でカラー表示を行うアクティブマトリクス方式の液晶パネル２に、外部配線基板、例えばＦＰＣ（Flexible Printed Circuit）３を接続したり、図１２に示すように照明装置４２をバックライトとして付設したり、さらに必要に応じてその他の付帯機器を付設することによって形成される。
【０１０５】
図１１において、液晶パネル２は、図面奥側の第１基板４ａと図面手前側の第２基板４ｂとを環状のシール材６を用いて貼り合わすことによって形成されている。シール材６の一部には液晶を注入するための開口６ａが形成される。第１基板４ａと第２基板４ｂとの間には、図１２に示すように、シール材６によって貼り合わされた状態で間隙、いわゆるセルギャップが形成され、そのセルギャップ内に開口６ａ（図１参照）を通して液晶Ｌが封入される。液晶Ｌが封入された後、開口６ａは樹脂７等によって封止される。
【０１０６】
図１２において、第１基板４ａはガラス、プラスチック等によって形成された基材１３ａを有し、その基材１３ａの液晶側表面（図１２の上側表面）にライン配線３３、ＴＦＤ素子３２及び画素電極９ａが形成され、その上に絶縁膜１１が形成され、その上に配向膜１２ａが形成される。また、第１基材１３ａの外側表面（図１２の下側表面）には、偏光板１４ａが例えば貼着によって装着されている。なお、絶縁膜１１は、例えばシリコン酸化膜によって形成される。また、配向膜１２ａは、例えばポリイミドによって形成される。
【０１０７】
また、照明装置４２は、ＬＥＤや冷陰極線管等といった光源４３と、光源４３からの直線光を平面光に変換する導光体４４とによって構成される。この照明装置４２は、観察側と反対側の基板である第１基板４ａの外側に配設される。
【０１０８】
なお、第１基材１３ａの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第１基材１３ａと偏光板１４ａとの間に位相差板が設けられたり、第１基材１３ａと第１電極９ａとの間に下地膜が設けられたりする。
【０１０９】
ライン配線３３は、図１３に示すように、複数本が互いに間隔を開けて平行に並べられることによって全体的にストライプ状に形成され、ＴＦＤ素子３２はそれぞれのライン配線３３に間隔をおいて設けられ、そして、個々のＴＦＤ素子３２に画素電極９ａが接続される。これにより、複数の画素電極９ａはドットマトリクス状に配列される。
【０１１０】
図１３における矢印Ａ部分を拡大して示すと図１４の通りである。図示の通り、ライン配線３３と画素電極９ａとの間に介在するＴＦＤ素子３２は、第１ＴＦＤ要素３２ａと第２ＴＦＤ要素３２ｂとを直列に接続した構造の、いわゆるバック・ツー・バック構造のＴＦＤ素子として構成されている。図１４におけるＢ−Ｂ線に従った断面図である図１５に示すように、ライン配線３３は、例えば、ＴａＷ（タンタル・タングステン）によって形成された第１層３３ａと、例えば陽極酸化膜であるＴａ２Ｏ５（酸化タンタル）によって形成された第２層３３ｂと、例えば反射性金属であるＡＰＣによって形成された第３層３３ｃとから成る３層構造に形成されている。
【０１１１】
また、ＴＦＤ素子３２を構成する第１ＴＦＤ要素３２ａ及び第２ＴＦＤ要素３２ｂは、それぞれ、例えばＴａＷによって形成された第１金属層３６と、陽極酸化によって形成されたＴａ２Ｏ５の絶縁層３７と、ライン配線３３の第３層３３ｃと同一層であるＡＰＣによって形成された第２金属層３８との３層積層構造によって構成されている。
【０１１２】
第１ＴＦＤ要素３２ａは、ライン配線３３側からの電流が第２金属層３８→絶縁層３７→第１金属層３６の順で流れるような積層構造に構成される。他方、第２ＴＦＤ要素３２ｂは、ライン配線３３側からの電流が第１金属層３６→絶縁層３７→第２金属層３８の順で流れるような積層構造に構成される。このように一対のＴＦＤ要素３２ａ及び３２ｂを電気的に逆向きに直列接続してバック・ツー・バック構造のＴＦＤ素子を構成することにより、ＴＦＤ素子のスイッチング特性の安定化が達成されている。
【０１１３】
画素電極９ａは、第２ＴＦＤ要素３２ｂの第２金属層３８と同一層であるＡＰＣによって形成される。そして図１４に示すように、画素電極９ａの対角線上の２個所には光透過用の開口４６が形成されている。また、図１５において、ライン配線３３、ＴＦＤ素子３２及び画素電極９ａの表面に、例えば透明導電膜であるＩＴＯによって保護膜４７が形成される。そして、図１２を用いて説明した絶縁膜１１がその保護膜４７の上に積層され、さらに配向膜１２ａがその保護膜４７の上に積層される。
【０１１４】
図１３において、第１基板４ａの液晶側表面（すなわち、図１３の手前側表面）には、シール材６の下に絶縁膜１１が設けられ、絶縁膜１１の下にライン配線３３、ＴＦＤ素子３２及び画素電極９ａが設けられる。また、液晶駆動用ＩＣ１９ａのための出力配線２１ａ、液晶駆動用ＩＣ１９ｂのための出力配線２１ｂ、そして液晶駆動用ＩＣ１９ｂのための入力配線２８が設けられる。入力配線２８には、電源配線２２、接地配線２３、制御配線２４、そしてデータ配線２６といった各種配線が含まれる。液晶駆動用ＩＣ１９ａに関しては外部接続用の端子４９の直ぐ近くに設けられる関係上、液晶駆動用ＩＣ１９ａのために入力配線はほとんど無い状態となっている。
【０１１５】
本実施形態においても、絶縁膜１１は、画素電極９ａ、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。また、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、図３(ａ)、図１（ａ）及び図５に示すように、電源配線２２と接地配線２３との間の領域を避けて形成される。
【０１１６】
出力配線２１ａは、ライン配線３３から延び出てシール材６を通過して張り出し部８ａへ延び出るように形成される。また、出力配線２１ｂは、シール材６を通過してその一端がシール材６によって囲まれる領域、すなわち液晶封入領域の中へ入っており、他端が基板４ａの張り出し部８ｂへ張り出している。シール材６の内部には球形状又は円筒形状の導通材２７が分散状態で混入されている。
【０１１７】
出力配線２１ａ及び２１ｂ並びに入力配線２８は、いずれも、図１２（ａ）に示すように第１層４８ａ及び第２層４８ｂの２層構造によって形成される。第１層４８ａは、図１５に示したライン配線３３の第３層３３ｃ、ＴＦＤ素子３２の第２金属層３８及び画素電極９ａをそれぞれＡＰＣによって形成するときに、同時にＡＰＣによって形成される。また、図１２(ａ)の第２層４８ｂは、図１５において保護膜４７をＩＴＯによって形成するときに、同じＩＴＯによって形成される。このように配線をＡＰＣで形成することにより、配線の低抵抗化が達成され、また、その上にＩＴＯを被せることにより、ＡＰＣの保護が達成される。
【０１１８】
なお、液晶駆動用ＩＣ１９ｂは第１基板４ａの第１辺Ｈ１に実装されるように設定され、もう一方の液晶駆動用ＩＣ１９ａは第１辺Ｈ１と交差する方向、より具体的にはほぼ直角に交差する方向に延びる第２辺Ｈ２に実装されるように設定される。本実施形態では、外部接続端子４９を第２辺Ｈ２のほぼ中央部の辺端部に形成したので、第１辺Ｈ１側の液晶駆動用ＩＣ１９ｂのための入力配線２８は、第１辺Ｈ１から第２辺２にかけて長く形成されている。
【０１１９】
図１２において、第２基板４ｂは、図２に示した実施形態の場合の第２基板４ｂとほぼ同じに構成される。従って、重複を避けるために第２基板４ｂに関する説明については、図２に関連して説明した内容を参照することにして、その説明を省略する。
【０１２０】
本実施形態に係る液晶装置４１は光の供給方法として反射型及び透過型の２種類を選択して実行できる。まず、反射型の光供給方法を採用する場合には、図１２において、第２基板４ｂの外側、すなわち観察側から入射した光が、液晶層Ｌを通過して、ＡＰＣ層を含む画素電極９ａすなわち反射層に到達し、その反射層で反射して、再び液晶層Ｌへ供給される。
【０１２１】
また、透過型の光供給方法を採用する場合には、照明装置４２の光源４３が発光し、その光が導光体４４によって面状に変換されて液晶パネル２へ供給される。こうして供給された光は、第１基材１３ａ、画素電極９ａの開口４６（図１４参照）、絶縁膜２２、そして配向膜１２ａを透過して液晶層Ｌへ供給される。
【０１２２】
一方、図１１において、液晶駆動用ＩＣ１９ａ及び１９ｂによって各ドットに所属するＴＦＤ素子３２のオン／オフをドットごとに制御することにより、液晶容量に蓄積される電荷量を制御し、これにより、液晶Ｌの配向状態をドットごとに変化させる。この結果、反射型表示及び透過型表示の際に液晶層Ｌに供給される光を、画素毎に変調することにより、図１２の第２基板４ｂの外側に文字等といった像を表示する。
【０１２３】
ところで、本実施形態においても、図１１において、出力配線２１ａ，２１ｂ及び入力配線２８の表面は、液晶装置の製造過程中において汚染されることがあり、この上に絶縁膜１１を形成すると、その汚染が絶縁膜１１によって封じ込まれるおそれがある。このような状態で配線に電圧が印加されると、特に隣接する配線間に大きな電位差が加わるとき、マイグレーションが発生して当該配線が損傷して、表示品質が低下するおそれがある。
【０１２４】
これに対し、本実施形態では、大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち、電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、製造工程中に電源配線２２等の表面が汚染されたとしても、その汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、液晶装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【０１２５】
なお、本実施形態の場合は、図１３に示すように、電源配線２２及び接地配線２３が第１辺側領域Ｈ１と第２辺側領域Ｈ２の２つの領域に跨って配置されので、結果的に、それらの配線の長さが長くなっている。このように配線の長さが長くなる場合には、図１や図７の場合のように配線の長さが短い場合に比べてマイグレーション等が発生し易い傾向にある。しかしながら、このような場合であっても本発明を適用して、電源配線２２と接地配線２３との間の領域を避けて絶縁膜１１を設ければ、マイグレーション等の発生を確実に防止できる。
【０１２６】
（第５実施形態）
図１６は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係るエレクトロルミネッセンス装置の一実施形態を示している。ここに示すエレクトロルミネッセンス装置５１は、ＶＩＩ−ＶＩＩ線に従った断面図である図１７に示すように、基材５３の上に第１電極としての陽極、すなわちアノード５９ａを複数本、間隔を開けて互いに平行に形成し，さらにそれらのアノード５９ａの間に絶縁膜１１を形成し、その上に有機エレクトロルミネッセンス発光層５２を形成し、さらにその上に第２電極としての陰極すなわちカソード５９ｂを形成することによって作製されている。
【０１２７】
アノード５９ａは、図１６に示すように、複数本が間隔を開けて互いに平行に並べられて全体としてストライプ状に形成されている。また、カソード５９ｂは同じく複数本が間隔を開けて互いに平行に且つアノード５９ａとほぼ直交するように並べられて全体としてストライプ状に形成されている。また、有機エレクトロルミネッセンス発光層５２は、図１６におけるＶＩＩＩ−ＶＩＩＩ線に従った断面図である図１８からも分かるように、カソード５９ｂとほぼ同じ位置に形成されている。
【０１２８】
有機エレクトロルミネッセンス発光層５２は、周知の通り、それを挟む電極に所定の電圧を印加したときに固有の色で発光する物質であり、本実施形態では、例えば、赤で発色するもの、緑で発色するもの、青で発色するものの３種類を互いに隣り合わせに配列して１つのユニットとし、このユニットをアノード５９ａの延在方向，すなわち長手方向へ互いに平行に並べてある。赤、緑、青の３色の有機エレクトロルミネッセンス発光層５２とアノード５９ａとが交差する領域が１つの画素を構成し、この画素がドットマトリクス状に配列することにより、表示領域が形成される。
【０１２９】
図１６において、基材５３の右側の第１辺Ｈ１には駆動用ＩＣ１９ｂが実装され、第１辺Ｈ１に交差する第２辺Ｈ２には駆動用ＩＣ１９ａが実装される。また、外部回路との間の電気的な接続を果たすための配線基板、例えばＦＰＣ３が基材５３の隅部に接続される。そして、駆動用ＩＣ１９ａの出力バンプとカソード５９ｂとが出力配線２１ａによって接続され、駆動用ＩＣ１９ｂの出力バンプとアノード５９ａとが出力配線２１ｂによって接続されている。
【０１３０】
また、駆動用ＩＣ１９ａとＦＰＣ３との間が入力配線２８ａによって接続され、さらに、駆動用ＩＣ１９ｂとＦＰＣ３との間が入力配線２８ｂによって接続されている。入力配線２８ａ及び２８ｂは、それぞれ、電源配線２２、接地端子２３、制御配線２４、そしてデータ配線２６を含んでいる。出力配線２１ａ及び２１ｂ並びに入力配線２８ａ及び２８ｂは、いずれも、ＡＰＣを含んで構成されており、これにより、配線抵抗の低抵抗化が達成されていて、表示動作の安定性及確実性が確保されている。
【０１３１】
なお、本実施形態において、絶縁膜１１は、複数のアノード５９ａ間の絶縁を確保すると共に、出力配線２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。また、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、電源配線２２と接地配線２３との間の領域を避けて形成される。
【０１３２】
本実施形態に係るエレクトロルミネッセンス装置５１は以上のように構成されているので、有機エレクトロルミネッセンス層５２に印加される電圧をドットごとに制御することにより、希望する座標位置を希望する色で発光させることにより、加法混色の原理によって文字、図形等といった像を希望する色で表示することができる。
【０１３３】
また、本実施形態では、配線のうち大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち、電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源配線２２等の表面が汚染されたとしても、電源配線２２と接地配線２３との間においてその汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【０１３４】
（第６実施形態）
図１９は、本発明に係る電子機器の一例である携帯電話機の一実施形態を示している。この携帯電話機６０は、液晶装置や有機エレクトロルミネッセンス装置等といった電気光学装置によって構成された表示部６１と、アンテナ６２と、スピーカ６３と、キースイッチ群６４と、マイクロホン６５とを有する。表示部としての電気光学装置６１は、例えば、図１、図７、図１１に示したような各種の液晶装置や、図１６に示した有機エレクトロルミネッセンス装置等を用いて構成できる。
【０１３５】
（第７実施形態）
図２０は、本発明に係る電子機器の一例である腕時計の一実施形態を示している。この腕時計７０は表示部として電気光学装置６１を有しており、この電気光学装置６１は、例えば、図１、図７、図１１に示したような各種の液晶装置や、図１６に示した有機エレクトロルミネッセンス装置等を用いて構成できる。
【０１３６】
（第８実施形態）
図２１は、本発明に係る電子機器の一例である携帯型情報処理装置の一実施形態を示している。この携帯型情報処理装置８０は、例えば、ワードプロセッサ、パーソナルコンピュータ等として提供されるものである。ここに示す携帯型情報処理装置８０は、本体７８の表面に設けられたキーボード等といった入力装置７９と、表示部としての電気光学装置６１とを有する。
【０１３７】
本体７８の内部に配設されたプロセッサの処理により、キーボード７９を通して入力された情報や、その情報に基づく何等かの演算処理が表示部６１に表示される。
【０１３８】
【発明の効果】
本発明によれば、高電位が印加される電源配線と接地配線との間の領域を避けて絶縁膜を形成したので、換言すれば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用したので、半導体チップ実装基板や液晶装置等の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、半導体チップ実装基板等の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【図面の簡単な説明】
【図１】本発明に係る液晶装置の一実施形態を示す平面図である。
【図２】図１のＩＩ−ＩＩ線に従って液晶装置の断面構造を示す断面図である。
【図３】図１の液晶装置を構成する一方の基板の平面図である。
【図４】図１の液晶装置を構成する他方の基板の平面図である。
【図５】図３(ａ)におけるＶ−Ｖ線に従った断面図である。
【図６】図１の液晶装置の変形例を示す平面図である。
【図７】本発明に係る液晶装置の他の実施形態を示す平面図である。
【図８】図７におけるＶＩＩＩ−ＶＩＩＩ線に従って液晶装置の断面構造を示す断面図である。
【図９】図７の液晶装置を構成する一方の基板を示す平面図である。
【図１０】図７の液晶装置で用いられるアクティブ素子の一例を示す斜視図である。
【図１１】本発明に係る液晶装置のさらに他の実施形態を示す平面図である。
【図１２】図１１におけるＩＩ−ＩＩ線に従って液晶装置の断面構造を示す断面図である。
【図１３】図１１の液晶装置を構成する一方の基板を示す平面図である。
【図１４】図１３の矢印Ａで示す部分を拡大してしめす図である。
【図１５】図１４におけるＢ−Ｂ線に従った断面図である。
【図１６】本発明に係るエレクトロルミネッセンス装置の一実施形態を示す平面図である。
【図１７】図１６におけるＶＩＩ−ＶＩＩ線に従った断面図である。
【図１８】図１６におけるＶＩＩＩ−ＶＩＩＩ線に従った断面図である。
【図１９】本発明に係る電子機器の一例である携帯電話機の実施形態を示す図である
【図２０】本発明に係る電子機器の一例である腕時計の一実施形態を示す図である
【図２１】本発明に係る電子機器の一例である携帯型情報処理装置の一実施形態を示す図である。
【符号の説明】
１ 液晶装置
２ 液晶パネル
４ａ，４ｂ 基板
６ シール材
８ａ，８ｂ 張り出し部
９ａ，９ｂ 電極
１１ 絶縁膜
１３ａ，１３ｂ 基材
１４ａ，１４ｂ 偏光板
１９ａ，１９ｂ 液晶駆動用ＩＣ（半導体チップ）
２１ａ，２１ｂ，２１ｃ 出力配線
２３ 接地配線
２４ 制御配線
２６ データ配線
２７ 導通材
２８ 入力配線
３１ 液晶装置
３２ ＴＦＤ要素
３３ ライン配線
４１ 液晶装置
４６ 開口
４７ 保護膜
５１ エレクトロルミネッセンス装置
５２ 有機エレクトロルミネッセンス層
５３ 基材
５９ａ，５９ｂ 電極
６０ 携帯電話機
７０ 腕時計
Ｌ 液晶
Ｈ１ 第１辺
Ｈ２ 第２辺
【発明の属する技術分野】
本発明は、基板上に半導体チップを実装して成る半導体チップ実装基板に関する。また、本発明は、液晶やエレクトロルミネッセンス等といった電気光学物質を用いて表示を行う電気光学装置に関する。また、本発明は、液晶の配向を制御することによって光を変調して表示を行う液晶装置に関する。また、本発明は、有機エレクトロルミネッセンス素子を用いて像を表示するエレクトロルミネッセンス装置に関する。また、本発明は、電気光学装置を用いて構成される電子機器に関する。
【０００２】
【従来の技術】
近年、携帯型コンピュータ、携帯電話機、ビデオカメラ等といった電子機器の表示部に液晶装置やエレクトロルミネッセンス装置（以下、ＥＬ装置という）等といった電気光学装置が表示装置として広く用いられている。
【０００３】
液晶装置では、電気光学物質としての液晶を一対の電極で挟持し、それらの電極に印加する電圧を制御することにより液晶の配向を制御し、この液晶の配向制御により該液晶を通過する光を変調し、これにより、文字、数字、等といった像を外部へ表示する。
【０００４】
また、ＥＬ装置では、電気光学物質としてのＥＬ発光層を一対の電極で挟持し、それらの電極に印加する電圧を制御することにより上記ＥＬ発光層に供給する電流を制御してＥＬ発光層からの発光を制御することにより、文字、数字等といった像を外部に表示する。
【０００５】
液晶装置や、ＥＬ装置等においては、液晶やＥＬ発光層等を挟持する電極が１つ又は複数の基板上に形成される。例えば、液晶装置では、互いに対向して配置される一対の基板のそれぞれに電極が形成される。他方、ＥＬ装置では、１つの基板の表面に一対の電極がＥＬ発光層を挟んで積層される。これらの電気光学装置においては、基板上の有効表示領域の内部に複数の電極が形成され、その有効表示領域の外部には、前記複数の電極から延びる引出し配線や、それらの引出し配線とは別の金属配線が形成される。有効表示領域内に形成される電極は、ＩＴＯ等といった酸化物であることもあるし、ＡＰＣ合金、Ｃｒ等といった金属であることもある。電極が金属によって形成される場合には、それから延びる引出し配線も金属線になる。
【０００６】
有効表示領域の外部へ延び出る前記引出し配線とは別の金属配線としては、例えば、基板上に半導体チップを直接に実装する構造の配線基板、いわゆるＣＯＧ（Chip On Glass）方式の配線基板において、その半導体チップの入力端子、例えば入力側バンプに接続される金属配線であって、外部回路から延びるＦＰＣ（Flexible Printed Circuit）等に接続される金属配線が考えられる。
【０００７】
上記の液晶装置や、ＥＬ装置等において、従来、基板上に形成する電極の材料としてＩＴＯ（Indium Tin Oxide）等といった導電性酸化物が用いられることや、基板上に形成される金属配線の材料としてＡＰＣ、Ｃｒ等といった金属が用いられることは知られている。ここで、ＡＰＣというのは、Ａｇ（銀）、Ｐｄ（パラジウム）、Ｃｕ（銅）から成る合金である。
【０００８】
ＩＴＯは電極等の材料として従来から広く用いられているが、このＩＴＯは電気抵抗値が高いので、これを基板上で長く引き回すと電気抵抗値が高くなって駆動回路を正常に駆動できなくなるという問題があった。この問題点を解消するために有効であると考えられるのが、ＡＰＣ、Ｃｒ等といった電気抵抗値の低い金属である。例えば、ＩＴＯの単位面積当りの抵抗値が１５Ω程度であるのに対し、Ｃｒの単位面積当りの抵抗値は１．５Ω程度であり、ＡＰＣの単位面積当りの抵抗値は０．１Ω程度である。このような電気抵抗値の低い金属材料を用いて基板上に配線パターンを形成すれば、配線パターンの引き回し長さを長くしても電気抵抗値を低く抑えることができるので、非常に有利である。
【０００９】
【発明が解決しようとする課題】
以上のように、基板上に形成する配線パターンをＡＰＣ、Ｃｒ等といった金属によって形成すれば、電気抵抗値を下げることに関して非常に有利であるが、その一方で金属配線が腐食によって、換言すればマイグレーション、すなわち原子移動によって損傷して配線品質を維持できなくなるという別の問題が発生することがわかった。
【００１０】
本発明者は、この金属腐食又はマイグレーションの問題を解消するために種々の実験を行い、以下のことを知見した。すなわち、基板上の複数の金属配線が互いに隣り合って配設される場合であって、それらの金属配線のうちの隣り合うものの間に電位差が生じるとき、すなわち、金属配線間に陽極と陰極の関係が生じるときに、陽極側の金属成分、例えばＡｇが溶出するからであると考えられる。本発明は、従来の配線基板に関する上記の問題点に鑑みて成されたものであって、電気抵抗値の低い金属材料を用いて配線パターンを形成した場合でも、その金属配線に腐食又はマイグレーションが生じるのを防止することを目的とする。
【００１１】
【課題を解決するための手段】
（１）上記の目的を達成するため、本発明に係る半導体チップ実装基板は、基板上に半導体チップが搭載された半導体チップ実装基板において、前記半導体チップに電源電位を供給する電源配線と、前記半導体チップに接地電位を供給する接地配線と、前記半導体チップからの出力信号が供給される出力配線と、前記出力配線を覆う絶縁膜とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００１２】
一般に、基板上に形成される配線には、電極と駆動用素子との間を接続する引き回し配線と、外部の配線基板と駆動用素子との間を接続する引き回し配線とがある。これらのうち、マイグレーション等が起こるのは、主に、外部配線基板と駆動用素子とを接続する引き回し配線であった。ここで、外部配線基板と駆動用素子とを接続する引き回し配線には、電源配線や接地配線等といった電源電圧系の配線と、データ信号を伝送するデータ配線やドライバ等を制御するための制御信号を伝送する制御配線等といった信号系の配線とが考えられる。
【００１３】
本発明者が不良の発生状況を分析したところ、腐食又はマイグレーションはほとんど決まった個所で発生することがわかり、特に、上記の電源電圧系の配線に発生することがわかった。これに対し、上記信号系の配線には、ほとんど、マイグレーション等は発生しなかった。つまり、隣接する配線間の電位差が大きくなる場合がある電源電圧系の配線にマイグレーション等が起こることがわかった。本発明者の考察によれば、マイグレーション等の発生には、配線を覆う絶縁膜の存在が大きく影響していると考えられる。すなわち、配線の形成工程においては、金属膜を成膜した後、これをパターニングして配線とするが、パターニング時に金属膜上にフォトレジストを塗布して、さらにエッチングを行う関係から配線の表面が汚染されることが避けられない。配線の形成後、基板の洗浄が行われるが、汚染は完全に除去しきれない場合もある。
【００１４】
そこで、配線の表面が汚染されたまま配線上に絶縁膜を形成すると、その汚染が絶縁膜によって封じ込まれた状態となり、逃げ道がなくなる。このような状態で配線に電圧が印加されると、特に電源電圧系の配線では隣接する配線間の電位差、すなわち電界が大きいため、マイグレーション等が他の個所に比べて起り易いと考えた。すなわち、電源電圧系の配線の場合は、汚染の付着、その汚染が絶縁膜で封じ込まれること、高電界の印加、等といった、マイグレーションの発生し易い条件が揃っているといえる。
【００１５】
そこで、本発明では、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００１６】
なお、電源電圧系配線を構成する金属膜としては種々のものを用いることができるが、その１つとしてＡＰＣを用いることができる。さらに、このＡＰＣを反射層の構成材料とすることもできる。この構成によれば、アルミニウム等を用いた場合と比べて高反射率の反射層が得られると共に低抵抗の配線を得ることができる。
【００１７】
（２） 次に、本発明に係る他の半導体チップ実装基板は、基板上に半導体チップが搭載された半導体チップ実装基板において、前記基板に形成され前記半導体チップからの出力信号が供給される出力配線と、前記基板の一辺側に形成された第１領域と、前記基板の前記一辺と交差する辺側に形成された第２領域と、前記第１領域及び前記第２領域にわたって形成され、前記半導体チップに電源電位を供給する電源配線と、前記第１領域及び前記第２領域にわたって形成され、前記半導体チップに接地電位を供給する接地配線と、前記第２領域において前記接地配線及び前記電源配線に接続される外部回路基板と、前記出力配線を覆う絶縁膜とを有し、前記半導体チップは前記第１領域に実装され、前記絶縁膜は前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００１８】
この構成の半導体チップ実装基板においては、電源配線及び接地配線が第１領域と第２領域の２つの領域に跨って配置されので、結果的に、それらの配線の長さが長くなっている。このように配線の長さが長くなる場合には、配線の長さが短い場合に比べてマイグレーション等が発生し易い傾向にある。しかしながら、このような構造の半導体チップ実装基板に対して本発明を適用すれば、マイグレーション等の発生を確実に防止できる。
【００１９】
（３） 次に、本発明に係る半導体チップ実装基板においては、第１領域に実装する第１半導体チップに加えて、さらに、第２半導体チップを前記第２領域に実装することができる。基板上に設けられる半導体チップの数が増えれば、電位差が大きく異なる配線が隣り合う可能性も高くなり、それ故、マイグレーション等の発生の可能性も高くなる。しかしながら、このような構造の半導体チップ実装基板に対して本発明を適用すれば、マイグレーション等の発生を確実に防止できる。
【００２０】
（４） 次に、本発明に係る電気光学装置は、電気光学層を具備する電気光学装置において、前記電気光学層を支持する基板と、前記電気光学層を駆動する電極と、前記基板に搭載された駆動用素子と、前記駆動用素子に接続され、その駆動用素子から出力された出力信号を前記電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基板に形成され、前記駆動用素子に電源電位を供給する電源配線と、前記基板に形成され、前記駆動用素子に接地電位を供給する接地配線とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００２１】
この構成の電気光学装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、製造工程中に電源電圧系配線の表面が汚染されたとしてもその汚染が絶縁膜で封じ込まれることがなくなり、それ故、駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００２２】
（５） 本発明に係る電気光学装置において、前記電源配線は、金属を主成分とする層を含んで構成することができる。これにより、配線の電気抵抗値を低く抑えることができるので、電気回路を安定状態に維持でき、さらに配線を長く引き回すこともできる。
【００２３】
（６） 本発明に係る電気光学装置において、前記金属を主成分とする層は、銀、パラジウム及び銅からなる群より選ばれる金属を含むことができる。銀、パラジウム及び銅の全てを含む合金は、いわゆるＡＰＣと呼ばれる金属である。このＡＰＣは、良好な光反射特性を有するので、これを光反射要素として電気光学装置に用いれば、Ａｌ（アルミニウム）等を光反射要素として用いる場合に比べて、明るい表示を得ることができる。
【００２４】
（７） 本発明に係る電気光学装置において、前記電源配線及び前記接地配線の少なくともいずれか一方は、金属及び金属酸化物の積層構造を有することができる。電源配線及び接地配線を金属だけによって形成する場合には、これらの配線が腐食したり、剥離したりし易いが、この金属に金属酸化物を積層すれば、そのような腐食及び剥離を防止できる。また、電源配線及び接地配線を金属だけによって形成する場合には、その金属から不純物が溶出して液晶、ＥＬ等といった電気光学物質を汚染するおそれがあるが、この金属に金属酸化物を積層すれば、そのような汚染を防止できる。
【００２５】
（８） 本発明に係る電気光学装置において、前記電気光学層は、有機エレクトロルミネッセンス層及び液晶層から選ぶことができる。液晶層を選んだ場合には、液晶の配向を制御することによって該液晶を通過する光の変調を制御して、偏光板を通過する偏光と偏光板によって進行が阻止される偏光とによって、表示が行われる。一方、有機エレクトロルミネッセンスを選んだ場合には、該有機エレクトロルミネッセンスを画素毎に発光させることにより、表示が行われる。
【００２６】
（９） 本発明に係る電気光学装置において、前記電気光学層は前記電極と前記第２電極との間に挟むことができ、さらに、前記電極及び前記第２電極のうちのいずれか一方にはスイッチング素子を接続することができる。この構成によれば、表示領域を構成する複数の画素のＯＮ／ＯＦＦをスイッチング素子によるスイッチング機能によって制御できる。
【００２７】
（１０） 本発明に係る電気光学装置において、前記スイッチング素子は、薄膜トランジスタ及び薄膜ダイオードから選ぶことができる。薄膜トランジスタは３端子型のスイッチング素子である。また、薄膜ダイオードは２端子型のスイッチング素子である。
【００２８】
（１１） 本発明に係る電気光学装置においては、前記電気光学層を駆動する第２電極をさらに含み、前記電気光学層は前記電極及び前記第２電極間によって挟持することができる。そして、本電気光学装置は、前記基板に搭載された第２駆動用素子と、前記出力配線を覆う絶縁膜と、前記基板に形成され前記第２駆動用素子に電源電位を供給する第２電源配線と、前記基板に形成され前記第２駆動用素子に接地電位を供給する第２接地配線とを有し、前記絶縁膜は前記第２電源配線と前記第２接地配線との間の領域を避けて形成されることができる。
【００２９】
この構成の電気光学装置は、１つの基板上に２つの駆動用素子が実装される構造の電気光学装置を想定しており、絶縁膜は、両方の駆動用素子に関して電源配線と接地配線との間の領域を避けて形成することができる。
【００３０】
（１２） 次に、本発明に係る他の電気光学装置は、電気光学層を有する電気光学装置において、前記電気光学層を支持する基板と、前記電気光学層を駆動する電極と、前記基板に搭載された駆動用素子と、前記駆動用素子に接続されその駆動用素子から出力された出力信号を前記電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基板に形成され前記駆動用素子に電源電位を供給する電源配線と、前記基板に形成され前記駆動用素子に接地電位を供給する接地配線と、前記基板に形成され前記駆動用素子を制御する信号を供給する制御配線と、前記基板に形成され前記駆動用素子にデータ信号を供給するデータ配線とを有することができる。そして、前記絶縁膜は、▲１▼前記電源配線と前記制御配線との間の領域、▲２▼前記電源配線と前記データ配線との間の領域、▲３▼前記接地配線と前記制御配線との間の領域、又は▲４▼前記接地配線と前記データ配線との間の領域を避けて形成することができる。
【００３１】
この構成の電気光学装置では、電源配線と接地配線とに関連付けて絶縁膜のパターンを決定することに加えて、制御配線及びデータ配線も考慮に入れて絶縁膜のパターンを決定することにしている。この構成によれば、電源配線と接地配線との間に大きな電位差が発生するのと同様に、制御配線及びデータ配線を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００３２】
（１３） 次に、本発明に係る液晶装置は、第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板のうち前記第２基板から張り出した領域に実装された液晶駆動用ＩＣと、前記液晶駆動用ＩＣに接続され、その液晶駆動用ＩＣから出力された出力信号を前記第１電極又は前記第２電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣに電源電位を供給する電源配線と、前記第１基板又は前記第２基板に形成され前記液晶駆動用ＩＣに接地電位を供給する接地配線とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて設けられることを有する。
【００３３】
この構成の液晶装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、液晶装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、液晶装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００３４】
（１４） 本発明に係る液晶装置において、前記電源配線は複数の層を含む積層構造を有し、さらに、前記第１電極又は前記第２電極であって前記電源配線と同じ基板に形成された電極も複数の層を含む積層構造を有することができる。つまり、同一基板上の電極と電源配線とは、互いに、同一の層構造によって形成できる。こうすれば、電源配線と電極とを同一の工程で同時に形成することができ、工程が簡単になる。
【００３５】
（１５） 本発明に係る液晶装置においては、反射膜をさらに有することができ、前記積層構造は金属膜及びその金属膜上に形成された金属酸化物膜を含み、前記金属膜は前記反射膜と同一層とすることができる。こうすれば、液晶装置の製造工程を簡略化することができる。
【００３６】
（１６）次に、本発明に係る液晶装置は、第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板の第１辺において前記第２基板から張り出した領域に実装された第１液晶駆動用ＩＣと、前記第１基板の前記第１辺と交差する第２辺において前記第２辺から張り出した領域に実装された第２液晶駆動用ＩＣと、前記第１液晶駆動用ＩＣ又は前記第２液晶駆動用ＩＣに接続された複数の配線と、前記複数の配線のうちの一部を覆う絶縁膜を有し、前記複数の配線は電源電位を前記第１液晶駆動用ＩＣに供給する電源配線及び接地電位を前記第１液晶駆動用ＩＣに供給する接地配線を含み、前記絶縁膜は、前記電源配線と前記接地配線との間を避けて形成されることを特徴とする。
【００３７】
この構成の液晶装置は、１つの基板上に２つの駆動用素子が実装される構造の液晶装置を想定しており、絶縁膜は、両方の液晶駆動用ＩＣに関して電源配線と接地配線との間の領域を避けて形成することができる。
【００３８】
（１７） 次に、本発明に係る他の液晶装置は、第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板のうち前記第２基板から張り出した領域に実装された液晶駆動用ＩＣと、前記液晶駆動用ＩＣに接続されその液晶駆動用ＩＣから出力された出力信号を前記第１電極又は前記第２電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記第１基板又は前記第２基板に形成され前記液晶駆動用ＩＣに電源電位を供給する電源配線と、前記第１基板又は前記第２基板に形成され前記液晶駆動用ＩＣに接地電位を供給する接地配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣを制御する信号を供給する制御配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣにデータ信号を供給するデータ配線とを有し、前記絶縁膜は、▲１▼前記電源配線と前記制御配線との間の領域、▲２▼前記電源配線と前記データ配線との間の領域、▲３▼前記接地配線と前記制御配線との間の領域、又は▲４▼前記接地配線と前記データ配線との間の領域を避けて形成されることを特徴とする。
【００３９】
この構成の液晶装置では、電源配線と接地配線とに関連付けて絶縁膜のパターンを決定することに加えて、制御配線及びデータ配線も考慮に入れて絶縁膜のパターンを決定することにしている。この構成によれば、電源配線と接地配線との間に大きな電位差が発生するのと同様に、制御配線及びデータ配線を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００４０】
（１８） 次に、本発明に係るエレクトロルミネッセンス装置は、基材と、該基材に設けられた第１電極と、該第１電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられた第２電極と、前記基材の第１辺側に実装され前記第１電極に接続された第１駆動用ＩＣと、前記基材の前記第１辺と交差する第２辺側に実装され前記第２電極に接続された第２駆動用ＩＣと、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣに電源電位を供給する電源配線と、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣに接地電位を供給する接地配線と、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣからの出力信号が供給される出力配線と、前記出力配線を覆う絶縁膜とを有し、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００４１】
この構成のエレクトロルミネッセンス装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００４２】
（１９） 次に、本発明に係るエレクトロルミネッセンス装置は、基材と、該基材に設けられたアノード電極と、該アノード電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられたカソード電極と、前記アノード電極及び前記カソード電極の少なくとも一方に接続された第１駆動用素子と、該第１駆動用素子に接続された複数の第１入力配線と、該第１入力配線の一部を覆う絶縁膜を有し、前記第１入力配線は、電源電位を前記第１駆動用素子に供給する電源配線及び接地電位を前記第１駆動用素子に供給する接地配線を含み、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成されることを特徴とする。
【００４３】
この構成のエレクトロルミネッセンス装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００４４】
（２０） 本発明に係るエレクトロルミネッセンス装置においては、前記アノード電極及び前記カソード電極の他方に接続された第２駆動用素子と、該第２駆動用素子に接続されており該第２駆動用素子から出力された出力信号を前記他方の電極に供給する出力配線と、前記基板に形成されており前記第２駆動用素子に入力信号を供給する複数の第２入力配線とを設けることができる。そして、該第２入力配線は、電源電位を前記第２駆動用素子に供給する電源配線及び接地電位を前記第２駆動用素子に供給する接地配線を含み、前記絶縁膜は、前記電源配線と前記接地配線との間の領域を避けて形成することができる。
【００４５】
この構成のエレクトロルミネッセンス装置によれば、電源配線と接地配線との間の領域を避けて絶縁膜を形成した。逆に言えば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【００４６】
（２１） 次に、本発明に係るエレクトロルミネッセンス装置は、基材と、該基材に設けられたアノード電極と、該アノード電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられたカソード電極と、前記アノード電極及び前記カソード電極の少なくとも一方に接続された駆動用素子と、前記駆動素子に接続され、その第１駆動用素子から出力された出力信号を前記アノード電極又は前記カソード電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基材に形成され前記駆動用素子に電源電位を供給する電源配線と、前記基材に形成され前記駆動用素子に接地電位を供給する接地配線と、前記基材に形成され前記駆動用素子を制御する信号を供給する制御配線と、前記基材に形成され前記駆動用素子にデータ信号を供給するデータ配線とを有し、前記絶縁膜は、▲１▼前記電源配線と前記制御配線との間の領域、▲２▼前記電源配線と前記データ配線との間の領域、▲３▼前記接地配線と前記制御配線との間の領域、又は▲４▼前記接地配線と前記データ配線との間の領域を避けて形成されることを特徴とする。
【００４７】
この構成のエレクトロルミネッセンス装置では、電源配線と接地配線とに関連付けて絶縁膜のパターンを決定することに加えて、制御配線及びデータ配線も考慮に入れて絶縁膜のパターンを決定することにしている。この構成によれば、電源配線と接地配線との間に大きな電位差が発生するのと同様に、制御配線及びデータ配線を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００４８】
（２２） 次に、本発明に係る電子機器は、電気光学装置を表示部として有する電子機器において、前記電気光学装置は、以上に記載した各種構成の電気光学装置のいずれかによって構成されることを特徴とする。この電子機器によれば、内蔵する電気光学装置において稼動中にマイグレーション等の発生の心配がないので、長期間にわたって高品質の表示を維持できる。このような電子機器としては、携帯電話機、携帯情報端末機等といった携帯機器や、ビデオカメラ等が考えられる。
【００４９】
【発明の実施の形態】
（第１実施形態）
図１は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係る液晶装置の一実施形態を示している。ここに示す液晶装置１は、反射型の表示方式でカラー表示を行う液晶パネル２に、外部配線基板、例えばＦＰＣ（Flexible Printed Circuit）３を接続したり、その他の付帯機器を付設することによって形成される。
【００５０】
ＦＰＣ３は、ポリイミド等によって形成された可撓性の基板上に銅等によって金属膜パターンを形成して電気回路を搭載した構造の配線基板であり、液晶パネル２を内蔵する電子機器に属する制御回路と液晶パネル２とを電気的に接続する。また、上記の付帯機器としては、ＦＰＣ３以外にバックライト、フロントライト等といった照明装置が考えられるが、本実施形態は反射型の液晶装置であるので、照明装置は用いられない。
【００５１】
図１において、液晶パネル２は、図面奥側の第１基板４ａと図面手前側の第２基板４ｂとを環状のシール材６を用いて貼り合わすことによって形成されている。シール材６の一部には液晶を注入するための開口６ａが形成される。第１基板４ａと第２基板４ｂとの間には、図２に示すように、シール材６によって貼り合わされた状態で間隙、いわゆるセルギャップが形成され、そのセルギャップ内に開口６ａ（図１参照）を通して液晶Ｌが封入される。液晶Ｌが封入された後、開口６ａは樹脂７等によって封止される。
【００５２】
図２において、第１基板４ａは、ガラス、プラスチック等によって形成された基材１３ａを有し、その基材１３ａの液晶側表面（図２の上側表面）に第１電極９ａが形成され、その上に絶縁膜１１が形成され、その上に配向膜１２ａが形成される。また、第１基材１３ａの外側表面（図２の下側表面）には、偏光板１４ａが例えば貼着によって装着されている。なお、絶縁膜１１は、例えばシリコン酸化膜によって形成される。また、配向膜１２ａは、例えばポリイミドによって形成される。
【００５３】
なお、第１基材１３ａの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第１基材１３ａと偏光板１４ａとの間に位相差板が設けられたり、第１基材１３ａと第１電極９ａとの間に下地膜が設けられたりする。
【００５４】
第１電極９ａは、例えばフォトリソグラフィー法によって形成され、図１に示すように、複数の直線状の電極を複数本互いに間隔を開けて平行に並べることにより、全体としてストライプ状に形成される。なお、図１では第１電極９ａは、１本の幅が実際よりも広い幅で、且つ隣り合う電極間の間隔が実際よりも広い間隔で、模式的に描かれているが、実際にはより狭い幅の電極が、より狭い間隔で形成される。
【００５５】
本実施形態では、第１電極９ａは、図２（ａ）に示すように、金属酸化物であるＩＴＯによって形成された第１層１６ａと、金属であるＡＰＣによって形成された第２層１６ｂと、金属酸化物であるＩＴＯによって形成された第３層１６ｃとを順に積層することによって、３層構造として形成されている。第２層１６ｂであるＡＰＣ層は電極として作用すると共に光反射層としても機能する。
【００５６】
第１電極９ａにおいて、第１層１６ａであるＩＴＯ層は、第２層１６ｂであるＡＰＣ層の基材１３ａに対する密着性を向上させる。また、第３層１６ｃであるＩＴＯ層は、ＡＰＣによって形成された第２層の腐食及び剥離を防止したり、第２層から不純物が溶出することを防止する。
【００５７】
図２において、第２基板４ｂはガラス、プラスチック等によって形成された基材１３ｂを有し、その基材１３ｂの液晶側表面（図２の下側表面）にカラーフィルタ１７が形成され、その上に平坦化膜１８が形成され、その上に第２電極９ｂが形成され、その上に配向膜１２ｂが形成される。また、第２基材１３ｂの外側表面（図２の上側表面）には、偏光板１４ｂが例えば貼着によって装着されている。
【００５８】
なお、カラーフィルタ１７は、例えば、赤、緑、青又はシアン、マゼンタ、イエローの３色の色要素をストライプ配列又はその他の周知の配列状態で平面的に配列し、それらの色要素間をブラックマスクで埋めることによって形成される。また、平坦化膜１８は、例えばアクリル樹脂によって形成される。また、配向膜１２ｂは、例えばポリイミドによって形成される。
【００５９】
なお、第２基材１３ｂの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第２基材１３ｂと偏光板１４ｂとの間に位相差板が設けられたりする。
【００６０】
第２電極９ｂは、例えば、透明な金属酸化物であるＩＴＯを材料としてフォトリソグラフィー法によって形成され、図１に示すように、複数の直線状の電極を複数本互いに間隔を開けて平行に並べることにより、全体としてストライプ状に形成される。なお、図１では第２電極９ｂは、１本の幅が実際よりも広い幅で、且つ隣り合う電極間の間隔が実際よりも広い間隔で、模式的に描かれているが、実際にはより狭い幅の電極が、より狭い間隔で形成される。
【００６１】
なお、第１電極９ａと第２電極９ｂは、第１基板４ａと第２基板４ｂとをシール材６によって貼り合せた状態で、互いにほぼ直角に交差するように形成される。そして、それらの第１電極９ａ及び第２電極９ｂのいずれか一方が走査電極として機能し、他方が信号電極として機能する。
【００６２】
文字、数字等といった像を表示するための最小単位であるドットは、ストライプ状の第１電極９ａとストライプ状の第２電極９ｂとの交差点によって形成される。そして、それらのドットが３個集まって１つの画素が形成され、その画素が複数個マトリクス状に配列されることによって表示領域が構成される。上記のカラーフィルタ１７に関しては、赤、緑、青の個々の色絵素が個々のドットに対応して配置され、赤、緑、青の３色が集まって１つの画素が形成される。
【００６３】
図１において、第１基板４ａは、第２基板４ｂよりも大きく形成されており、第２基板４ｂの右側に張り出す部分８ｂと第２基板４ｂの下側に張り出す部分８ａとを有する。これらの張り出し部分８ａ及び８ｂは、液晶装置１の表示領域の周縁の表示に寄与しない部分である、いわゆる額縁領域に含まれることになる。張り出し部８ａには、駆動用素子としての液晶駆動用ＩＣ１９ａがＡＣＦ（Anisotropic Conductive Film：異方性導電膜）によって接着、すなわち実装される。また、張り出し部８ｂには、駆動用素子としての液晶駆動用ＩＣ１９ｂがＡＣＦによって接着、すなわち実装される。液晶駆動用ＩＣ１９ａ及び１９ｂの一方はデータ信号を供給するための駆動用ＩＣとして用いられ、他方は走査信号を供給するための駆動用ＩＣとして用いられる。
【００６４】
図３に示すように、第１基板４ａの液晶側表面（すなわち、図３の手前側表面）には、シール材６の下に絶縁膜１１が設けられ、絶縁膜１１の下に第１電極９ａが設けられる。そして、第１電極９ａが設けられるのと同時に出力配線２１ａ及び２１ｂ並びに入力配線２８ａ及び２８ｂが設けられる。入力配線２８ａ及び２８ｂのそれぞれには、電源配線２２、接地配線２３、制御配線２４、そしてデータ配線２６といった各種配線が含まれる。
【００６５】
出力配線２１ａは第１電極９ａから延び出てシール材６を通過して張り出し部８ａへ至っている。また、出力配線２１ｂは、シール材６を通過してその一端がシール材６によって囲まれる領域、すなわち液晶封入領域の中へ入っており、他端が基板４ａの張り出し部８ｂへ張り出している。シール材６の内部には球形状又は円筒形状の導通材２７が分散状態で混入されている。
【００６６】
図４に示すように、第２基板４ｂの液晶側表面（すなわち、図４の奥側表面）には第２電極９ｂが形成され、それと同時に出力配線２１ｃが形成される。出力配線２１ｃはシール材６（図３参照）を通過できる程度の長さを有するように形成される。
【００６７】
図３の第１基板４ａと図４の第２基板４ｂとを図１に示すように貼り合せたとき、第１基板４ａ側の出力配線２１ｂはシール材６の中に分散された導通材２７を介して第２基板４ｂ側の出力配線２１ｃと導電接続する。これにより、張り出し部８ｂに液晶駆動用ＩＣ１９ｂを実装したとき、その液晶駆動用ＩＣ１９ｂの出力端子、すなわち出力バンプは、出力配線２１ｂ、導通材２７、そして出力配線２１ｃを介して第２電極９ｂに導電接続される。これにより、第１基板４ａと第２基板４ｂとの間で、いわゆる上下導通が達成される。一方、張り出し部８ａに液晶駆動用ＩＣ１９ａを実装すると、その液晶駆動用ＩＣ１９ａの出力端子、すなわち出力バンプは出力配線２１ａを介して第１電極９ａにつなげられる。
【００６８】
図１において、入力配線２８ａ及び２８ｂのそれぞれに含まれる電源配線２２は、第１基板４ａに接続されたＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けて電源電位ＶDDを供給する。また、接地配線２３は、ＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けて接地電位Ｖ0 を供給する。また、制御配線２４は、ＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けて制御信号を供給する。さらに、データ配線２６は、ＦＰＣ３から液晶駆動用ＩＣ１９ａ及び１９ｂへ向けてデータ信号を供給する。各配線は図１(ａ)に示すように、その先端に端子部２９を有しており、この端子部２９が液晶駆動用ＩＣ１９ｂのバンプに接触する。
【００６９】
なお、上記の制御信号とは、液晶駆動用ＩＣ１９ａ及び１９ｂの動作を制御するための信号のことである。また、データ信号とは、表示する文字、数字等に対応するデータ信号のことである。これらの制御信号及びデータ信号は、上記の電源電位ＶDDと接地電位Ｖ0 との電位差に比べて著しく小さい値の電位である。
【００７０】
本実施形態において、図３に示す絶縁膜１１は、第１電極９ａ、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。但し、本実施形態では、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、図３(ａ)、図１（ａ）及び図５に示すように、電源配線２２と接地配線２３との間の領域を避けて形成される。
【００７１】
本実施形態に係る液晶装置１は以上のように構成されているので、図２において、第２基板４ｂの外側、すなわち観察側から入射した光は、液晶層Ｌを通過して、ＡＰＣ層を含む第１電極９ａすなわち反射層に到達し、その反射層で反射して、再び液晶層Ｌを通過して第１基板４ｂを通過して偏光板１４ｂへ到達する。図１において、液晶駆動用ＩＣ１９ａによって駆動される第１電極９ａ及び液晶駆動用ＩＣ１９ｂによって駆動される第２電極９ｂの交差点、すなわちドットは、走査信号及びデータ信号の組み合わせによってドットごとに印加電圧が制御され、これにより、それらのドットに存在する液晶Ｌの配向がドットごとに制御される。そして、このような液晶の配向制御により、液晶層Ｌを通過する光がドットごとに変調され、この結果、偏光板１４ｂを通過する偏光と通過を阻止される偏光とが特定され、これにより、第１基板４ｂの外側に文字等といった像が表示される。
【００７２】
ところで、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂの表面は、液晶装置の製造過程中において汚染されることがあり、この上に絶縁膜１１を形成すると、その汚染が絶縁膜１１によって封じ込まれるおそれがある。このような状態で配線に電圧が印加されると、特に隣接する配線間に大きな電位差が加わるとき、マイグレーションが発生して当該配線が損傷して、表示品質が低下するおそれがある。
【００７３】
これに対し、本実施形態では、大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、製造工程中に電源配線２２等の表面が汚染されたとしても、その汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、液晶装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【００７４】
なお、本実施形態では、第１電極９ａだけを反射層であるＡＰＣ層１６ｂを含んで構成するのではなくて、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂもＡＰＣ層１６ｂを含んで構成したので、光反射率の反射層が得られることになり、それ故、表示画面の輝度を高くして明るい表示を達成できる。また、ＡＰＣ層によって配線を形成することにより、配線抵抗を低く抑えることができ、それ故、動作の高速性を確保できる。
【００７５】
（改変例）
以上の実施形態では、第２基板４ｂにカラーフィルタ１７を設けたが、カラーフィルタ１７は第１基板４ａの反射電極９ａ上に設けることもできる。また、本発明はカラーフィルタを用いない構造の液晶装置にも適用できる。また、図１に示した液晶駆動用ＩＣ１９ａ，１９ｂの配置位置や配線２１ａ，２１ｂ，２８ａ，２８ｂ等のパターン形状は適宜に変更可能である。
【００７６】
また、図１に示した実施形態では、第１電極９ａや配線２８ａ，２８ｂ等をＩＴＯ／ＡＰＣ／ＩＴＯの３層構造としたが、これに代えて、Ｃｒ、Ａｌ等から成る単層としても良い。また、以上に説明した実施形態では単純マトリクス型の液晶装置を例示したが、これに代えて、アクティブマトリクス型の液晶装置に本発明を適用することもできる。
【００７７】
（第２実施形態）
図６は、図１に示した先の実施形態に改変を加えた実施形態を示している。図１に示した実施形態では、絶縁膜１１によって電源配線２２と接地配線２３との間の領域は覆わないものの、それ以外の入力配線２８ａ及び２８ｂの領域は絶縁膜１１によって覆うように設定した。
【００７８】
これに対し、図６に示す本実施形態では、入力配線２８ａ及び２８ｂの全ての領域を絶縁膜１１によって覆わないようにした。つまり、絶縁膜１１は、電源配線２２と接地配線２３との間の領域に限られず、電源配線２２と制御配線２４との間の領域、電源配線２２とデータ配線２６との間の領域、接地配線２３と制御配線２４との間の領域、そして接地配線２３とデータ配線２６との間の領域の各領域に関しても、それらの領域を覆わないように設定した。
【００７９】
この構成の液晶装置によれば、電源配線２２と接地配線２３との間に大きな電位差が発生するのと同様に、制御配線２４及びデータ配線２６を含んだ複数の配線間に大きな電位差が発生する場合にも、マイグレーション等の発生を確実に防止できる。
【００８０】
（第３実施形態）
図７は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係る液晶装置の他の実施形態を示している。なお、図７において、図１と同じ符号で示す要素は同じ要素を示しており、それらの要素についての説明は省略する。
【００８１】
ここに示す液晶装置３１は、反射型の表示方式でカラー表示を行うアクティブマトリクス方式の液晶パネル２に、外部配線基板、例えばＦＰＣ（Flexible Printed Circuit）３を接続したり、その他の付帯機器を付設することによって形成される。
【００８２】
図７において、液晶パネル２は、図面奥側の第１基板４ａと図面手前側の第２基板４ｂとを環状のシール材６を用いて貼り合わすことによって形成されている。シール材６の一部には液晶を注入するための開口６ａが形成される。第１基板４ａと第２基板４ｂとの間には、図８に示すように、シール材６によって貼り合わされた状態で間隙、いわゆるセルギャップが形成され、そのセルギャップ内に開口６ａ（図１参照）を通して液晶Ｌが封入される。液晶Ｌが封入された後、開口６ａは樹脂７等によって封止される。
【００８３】
図８において、第１基板４ａはガラス、プラスチック等によって形成された基材１３ａを有し、その基材１３ａの液晶側表面（図８の上側表面）に第１電極９ａが形成され、その上に絶縁膜１１が形成され、その上に配向膜１２ａが形成される。また、第１基材１３ａの外側表面（図８の下側表面）には、偏光板１４ａが例えば貼着によって装着されている。なお、絶縁膜１１は、例えばシリコン酸化膜によって形成される。また、配向膜１２ａは、例えばポリイミドによって形成される。
【００８４】
なお、第１基材１３ａの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第１基材１３ａと偏光板１４ａとの間に位相差板が設けられたり、第１基材１３ａと第１電極９ａとの間に下地膜が設けられたりする。
【００８５】
第１電極９ａは、例えばフォトリソグラフィー法によって形成され、図７に示すように、複数の直線状の電極を複数本互いに間隔を開けて平行に並べることにより、全体としてストライプ状に形成される。なお、図７では第１電極９ａは、１本の幅が実際よりも広い幅で、且つ隣り合う電極間の間隔が実際よりも広い間隔で、模式的に描かれているが、実際にはより狭い幅の電極が、より狭い間隔で形成されるものである。
【００８６】
本実施形態では、第１電極９ａは、図８(ａ)に示すように、金属酸化物であるＩＴＯによって形成された第１層１６ａと、金属であるＡＰＣによって形成された第２層１６ｂと、金属酸化物であるＩＴＯによって形成された第３層１６ｃとを順に積層することによって、３層構造として形成されている。第２層１６ｂであるＡＰＣ層は電極として作用すると共に光反射層としても機能する。
【００８７】
図８において、第２基板４ｂはガラス、プラスチック等によって形成された基材１３ｂを有し、その基材１３ｂの液晶側表面（図８の下側表面）にカラーフィルタ１７が形成され、その上に平坦化膜１８が形成され、その上に第２電極としての画素電極９ｂが形成され、その上に配向膜１２ｂが形成される。また、第２基材１３ｂの外側表面（図２の上側表面）には、偏光板１４ｂが例えば貼着によって装着されている。
【００８８】
なお、カラーフィルタ１７は、例えば、赤、緑、青又はシアン、マゼンタ、イエローの３色の色要素をストライプ配列又はその他の周知の配列状態で平面的に配列し、それらの色要素間をブラックマスクで埋めることによって形成される。また、平坦化膜１８は、例えばアクリル樹脂によって形成される。また、配向膜１２ｂは、例えばポリイミドによって形成される。
【００８９】
なお、第２基材１３ｂの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第２基材１３ｂと偏光板１４ｂとの間に位相差板が設けられたりする。
【００９０】
本実施形態で用いる第１基板４ａは、図３に示した先の実施形態に係る第１基板４ａと同じ構成とすることができる。つまり、本実施形態においても、図３に示す絶縁膜１１は、第１電極９ａ、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。また、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、図３(ａ)、図１（ａ）及び図５に示すように、電源配線２２と接地配線２３との間の領域を避けて形成される。
【００９１】
本実施形態で用いる第２基板４ｂに関しては、図９に示すようにその液晶側表面（図９の奥側表面）に、ストライプ状に形成された複数の直線状のライン配線３３と、それらのライン配線３３に一定間隔で接続されたアクティブ素子としてのＴＦＤ（Thin Film Diode）素子３２とが形成される。複数の画素電極９ｂはＴＦＤ素子３２を介してライン配線３３に接続されて、全体としてドットマトリクス状に配列されている。
【００９２】
なお、図７において、第１電極９ａと画素電極９ｂは、第１基板４ａと第２基板４ｂとをシール材６によって貼り合せた状態で、互いに重なり合うように形成される。そして、それらの第１電極９ａ及び画素電極９ｂのいずれか一方が走査電極として機能し、他方が信号電極として機能する。
【００９３】
文字、数字等といった像を表示するための最小単位であるドットは、ストライプ状の第１電極９ａとドット状の画素電極９ｂとが重なり合う領域によって形成される。そして、それらのドットが３個集まって１つの画素が形成され、その画素が複数個マトリクス状に配列されることによって表示領域が構成される。上記のカラーフィルタ１７に関しては、赤、緑、青の個々の色絵素が個々のドットに対応して配置され、赤、緑、青の３色が集まって１つの画素が形成される。
【００９４】
ＴＦＤ素子３２の近傍の構造を示すと、例えば図１０に示す通りである。図１０に示すものは、いわゆるBack-to-Back（バック・ツー・バック）構造のＴＦＤ素子を用いたものである。図１０において、ライン配線３３は、例えば、ＴａＷ（タンタル・タングステン）によって形成された第１層３３ａと、例えば陽極酸化膜であるＴａ２Ｏ５（酸化タンタル）によって形成された第２層３３ｂと、例えばＣｒによって形成された第３層３３ｃとから成る３層構造に形成されている。
【００９５】
また、ＴＦＤ素子３２を構成する第１ＴＦＤ要素３２ａ及び第２ＴＦＤ要素３２ｂは、それぞれ、ＴａＷによって形成された第１金属層３６と、陽極酸化によって形成されたＴａ２Ｏ５の絶縁層３７と、ライン配線３３の第３層３３ｃと同一層であるＣｒの第２金属層３８との３層積層構造によって構成されている。
【００９６】
第１ＴＦＤ要素３２ａは、ライン配線３３側からの電流が第２金属層３８→絶縁層３７→第１金属層３６の順で流れるような積層構造に構成される。他方、第２ＴＦＤ要素３２ｂは、ライン配線３３側からの電流が第１金属層３６→絶縁層３７→第２金属層３８の順で流れるような積層構造に構成される。このように一対のＴＦＤ要素３２ａ及び３２ｂを電気的に逆向きに直列接続してバック・ツー・バック構造のＴＦＤ素子を構成することにより、ＴＦＤ素子のスイッチング特性の安定化が達成されている。画素電極９ｂは、第２ＴＦＤ要素３２ｂの第２金属層３８に導通するように、例えば透明導電材であるＩＴＯによって形成される。
【００９７】
図３に示す第１基板４ａと図９に示す第２基板４ｂとを図７に示すように貼り合せたとき、第１基板４ａ側の出力配線２１ｂはシール材６の中に分散された導通材２７を介して第２基板４ｂ側のライン配線３３と導電接続する。これにより、張り出し部８ｂに液晶駆動用ＩＣ１９ｂを実装したとき、その液晶駆動用ＩＣ１９ｂの出力端子、すなわち出力バンプは、出力配線２１ｂ、導通材２７、ライン配線３３、そしてＴＦＤ素子３２を介して画素電極９ｂに導電接続される。これにより、第１基板４ａと第２基板４ｂとの間で、いわゆる上下導通が達成される。一方、張り出し部８ａに液晶駆動用ＩＣ１９ａを実装すると、その液晶駆動用ＩＣ１９ａの出力端子、すなわち出力バンプは出力配線２１ａを介して第１電極９ａにつなげられる。
【００９８】
本実施形態に係る液晶装置３１は上記のように構成されているので、図８において、第２基板４ｂの外側、すなわち観察側から入射した光は、液晶層Ｌを通過して、ＡＰＣ層を含む第１電極９ａすなわち反射層に到達し、その反射層で反射して、再び液晶層Ｌを通過して第１基板４ｂを通過して偏光板１４ｂへ到達する。
【００９９】
一方、図１０において、ライン配線３３に印加されている電圧に関わり無く、ＴＦＤ素子３２がオンする選択電圧を第１電極９ａに印加すると、当該第１電極９ａと当該ライン配線３３の交差部に対応するＴＦＤ素子３２がオンして、そのオンしたＴＦＤ素子３２に接続された液晶容量に、当該選択電圧と当該データ電圧との差に応じた電荷が蓄積される。その電荷蓄積後、第１電極９ａに非選択電圧を印加して、当該ＴＦＤ素子３２をオフさせても，液晶容量における電荷の蓄積は維持される。
【０１００】
ここで、液晶容量に蓄積される電荷量に応じて、液晶Ｌの配向状態が変化するので、偏光１４ｂ（図８参照）を通過する光量も、蓄積された電荷量に応じて変化する。従って、選択された印加されたときのデータ電圧によって液晶容量における電荷の蓄積量をドットごとに制御することで、所定の階調表示が可能になる。
【０１０１】
ところで、本実施形態においても、図７において、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂの表面は、液晶装置の製造過程中において汚染されることがあり、この上に絶縁膜１１を形成すると、その汚染が絶縁膜１１によって封じ込まれるおそれがある。このような状態で配線に電圧が印加されると、特に隣接する配線間に大きな電位差が加わるとき、マイグレーションが発生して当該配線が損傷して、表示品質が低下するおそれがある。
【０１０２】
これに対し、本実施形態では、大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち、電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、製造工程中に電源配線２２等の表面が汚染されたとしても、その汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、液晶装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【０１０３】
（第４実施形態）
図１１は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係る液晶装置のさらに他の実施形態を示している。なお、図１１において、図１と同じ符号で示す要素は同じ要素を示しており、それらの要素についての説明は省略する。
【０１０４】
ここに示す液晶装置４１は、半透過反射型の表示方式でカラー表示を行うアクティブマトリクス方式の液晶パネル２に、外部配線基板、例えばＦＰＣ（Flexible Printed Circuit）３を接続したり、図１２に示すように照明装置４２をバックライトとして付設したり、さらに必要に応じてその他の付帯機器を付設することによって形成される。
【０１０５】
図１１において、液晶パネル２は、図面奥側の第１基板４ａと図面手前側の第２基板４ｂとを環状のシール材６を用いて貼り合わすことによって形成されている。シール材６の一部には液晶を注入するための開口６ａが形成される。第１基板４ａと第２基板４ｂとの間には、図１２に示すように、シール材６によって貼り合わされた状態で間隙、いわゆるセルギャップが形成され、そのセルギャップ内に開口６ａ（図１参照）を通して液晶Ｌが封入される。液晶Ｌが封入された後、開口６ａは樹脂７等によって封止される。
【０１０６】
図１２において、第１基板４ａはガラス、プラスチック等によって形成された基材１３ａを有し、その基材１３ａの液晶側表面（図１２の上側表面）にライン配線３３、ＴＦＤ素子３２及び画素電極９ａが形成され、その上に絶縁膜１１が形成され、その上に配向膜１２ａが形成される。また、第１基材１３ａの外側表面（図１２の下側表面）には、偏光板１４ａが例えば貼着によって装着されている。なお、絶縁膜１１は、例えばシリコン酸化膜によって形成される。また、配向膜１２ａは、例えばポリイミドによって形成される。
【０１０７】
また、照明装置４２は、ＬＥＤや冷陰極線管等といった光源４３と、光源４３からの直線光を平面光に変換する導光体４４とによって構成される。この照明装置４２は、観察側と反対側の基板である第１基板４ａの外側に配設される。
【０１０８】
なお、第１基材１３ａの表裏両面には、必要に応じて上記以外の光学要素が用いられる。例えば、第１基材１３ａと偏光板１４ａとの間に位相差板が設けられたり、第１基材１３ａと第１電極９ａとの間に下地膜が設けられたりする。
【０１０９】
ライン配線３３は、図１３に示すように、複数本が互いに間隔を開けて平行に並べられることによって全体的にストライプ状に形成され、ＴＦＤ素子３２はそれぞれのライン配線３３に間隔をおいて設けられ、そして、個々のＴＦＤ素子３２に画素電極９ａが接続される。これにより、複数の画素電極９ａはドットマトリクス状に配列される。
【０１１０】
図１３における矢印Ａ部分を拡大して示すと図１４の通りである。図示の通り、ライン配線３３と画素電極９ａとの間に介在するＴＦＤ素子３２は、第１ＴＦＤ要素３２ａと第２ＴＦＤ要素３２ｂとを直列に接続した構造の、いわゆるバック・ツー・バック構造のＴＦＤ素子として構成されている。図１４におけるＢ−Ｂ線に従った断面図である図１５に示すように、ライン配線３３は、例えば、ＴａＷ（タンタル・タングステン）によって形成された第１層３３ａと、例えば陽極酸化膜であるＴａ２Ｏ５（酸化タンタル）によって形成された第２層３３ｂと、例えば反射性金属であるＡＰＣによって形成された第３層３３ｃとから成る３層構造に形成されている。
【０１１１】
また、ＴＦＤ素子３２を構成する第１ＴＦＤ要素３２ａ及び第２ＴＦＤ要素３２ｂは、それぞれ、例えばＴａＷによって形成された第１金属層３６と、陽極酸化によって形成されたＴａ２Ｏ５の絶縁層３７と、ライン配線３３の第３層３３ｃと同一層であるＡＰＣによって形成された第２金属層３８との３層積層構造によって構成されている。
【０１１２】
第１ＴＦＤ要素３２ａは、ライン配線３３側からの電流が第２金属層３８→絶縁層３７→第１金属層３６の順で流れるような積層構造に構成される。他方、第２ＴＦＤ要素３２ｂは、ライン配線３３側からの電流が第１金属層３６→絶縁層３７→第２金属層３８の順で流れるような積層構造に構成される。このように一対のＴＦＤ要素３２ａ及び３２ｂを電気的に逆向きに直列接続してバック・ツー・バック構造のＴＦＤ素子を構成することにより、ＴＦＤ素子のスイッチング特性の安定化が達成されている。
【０１１３】
画素電極９ａは、第２ＴＦＤ要素３２ｂの第２金属層３８と同一層であるＡＰＣによって形成される。そして図１４に示すように、画素電極９ａの対角線上の２個所には光透過用の開口４６が形成されている。また、図１５において、ライン配線３３、ＴＦＤ素子３２及び画素電極９ａの表面に、例えば透明導電膜であるＩＴＯによって保護膜４７が形成される。そして、図１２を用いて説明した絶縁膜１１がその保護膜４７の上に積層され、さらに配向膜１２ａがその保護膜４７の上に積層される。
【０１１４】
図１３において、第１基板４ａの液晶側表面（すなわち、図１３の手前側表面）には、シール材６の下に絶縁膜１１が設けられ、絶縁膜１１の下にライン配線３３、ＴＦＤ素子３２及び画素電極９ａが設けられる。また、液晶駆動用ＩＣ１９ａのための出力配線２１ａ、液晶駆動用ＩＣ１９ｂのための出力配線２１ｂ、そして液晶駆動用ＩＣ１９ｂのための入力配線２８が設けられる。入力配線２８には、電源配線２２、接地配線２３、制御配線２４、そしてデータ配線２６といった各種配線が含まれる。液晶駆動用ＩＣ１９ａに関しては外部接続用の端子４９の直ぐ近くに設けられる関係上、液晶駆動用ＩＣ１９ａのために入力配線はほとんど無い状態となっている。
【０１１５】
本実施形態においても、絶縁膜１１は、画素電極９ａ、出力配線２１ａ，２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。また、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、図３(ａ)、図１（ａ）及び図５に示すように、電源配線２２と接地配線２３との間の領域を避けて形成される。
【０１１６】
出力配線２１ａは、ライン配線３３から延び出てシール材６を通過して張り出し部８ａへ延び出るように形成される。また、出力配線２１ｂは、シール材６を通過してその一端がシール材６によって囲まれる領域、すなわち液晶封入領域の中へ入っており、他端が基板４ａの張り出し部８ｂへ張り出している。シール材６の内部には球形状又は円筒形状の導通材２７が分散状態で混入されている。
【０１１７】
出力配線２１ａ及び２１ｂ並びに入力配線２８は、いずれも、図１２（ａ）に示すように第１層４８ａ及び第２層４８ｂの２層構造によって形成される。第１層４８ａは、図１５に示したライン配線３３の第３層３３ｃ、ＴＦＤ素子３２の第２金属層３８及び画素電極９ａをそれぞれＡＰＣによって形成するときに、同時にＡＰＣによって形成される。また、図１２(ａ)の第２層４８ｂは、図１５において保護膜４７をＩＴＯによって形成するときに、同じＩＴＯによって形成される。このように配線をＡＰＣで形成することにより、配線の低抵抗化が達成され、また、その上にＩＴＯを被せることにより、ＡＰＣの保護が達成される。
【０１１８】
なお、液晶駆動用ＩＣ１９ｂは第１基板４ａの第１辺Ｈ１に実装されるように設定され、もう一方の液晶駆動用ＩＣ１９ａは第１辺Ｈ１と交差する方向、より具体的にはほぼ直角に交差する方向に延びる第２辺Ｈ２に実装されるように設定される。本実施形態では、外部接続端子４９を第２辺Ｈ２のほぼ中央部の辺端部に形成したので、第１辺Ｈ１側の液晶駆動用ＩＣ１９ｂのための入力配線２８は、第１辺Ｈ１から第２辺２にかけて長く形成されている。
【０１１９】
図１２において、第２基板４ｂは、図２に示した実施形態の場合の第２基板４ｂとほぼ同じに構成される。従って、重複を避けるために第２基板４ｂに関する説明については、図２に関連して説明した内容を参照することにして、その説明を省略する。
【０１２０】
本実施形態に係る液晶装置４１は光の供給方法として反射型及び透過型の２種類を選択して実行できる。まず、反射型の光供給方法を採用する場合には、図１２において、第２基板４ｂの外側、すなわち観察側から入射した光が、液晶層Ｌを通過して、ＡＰＣ層を含む画素電極９ａすなわち反射層に到達し、その反射層で反射して、再び液晶層Ｌへ供給される。
【０１２１】
また、透過型の光供給方法を採用する場合には、照明装置４２の光源４３が発光し、その光が導光体４４によって面状に変換されて液晶パネル２へ供給される。こうして供給された光は、第１基材１３ａ、画素電極９ａの開口４６（図１４参照）、絶縁膜２２、そして配向膜１２ａを透過して液晶層Ｌへ供給される。
【０１２２】
一方、図１１において、液晶駆動用ＩＣ１９ａ及び１９ｂによって各ドットに所属するＴＦＤ素子３２のオン／オフをドットごとに制御することにより、液晶容量に蓄積される電荷量を制御し、これにより、液晶Ｌの配向状態をドットごとに変化させる。この結果、反射型表示及び透過型表示の際に液晶層Ｌに供給される光を、画素毎に変調することにより、図１２の第２基板４ｂの外側に文字等といった像を表示する。
【０１２３】
ところで、本実施形態においても、図１１において、出力配線２１ａ，２１ｂ及び入力配線２８の表面は、液晶装置の製造過程中において汚染されることがあり、この上に絶縁膜１１を形成すると、その汚染が絶縁膜１１によって封じ込まれるおそれがある。このような状態で配線に電圧が印加されると、特に隣接する配線間に大きな電位差が加わるとき、マイグレーションが発生して当該配線が損傷して、表示品質が低下するおそれがある。
【０１２４】
これに対し、本実施形態では、大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち、電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、製造工程中に電源配線２２等の表面が汚染されたとしても、その汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、液晶装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【０１２５】
なお、本実施形態の場合は、図１３に示すように、電源配線２２及び接地配線２３が第１辺側領域Ｈ１と第２辺側領域Ｈ２の２つの領域に跨って配置されので、結果的に、それらの配線の長さが長くなっている。このように配線の長さが長くなる場合には、図１や図７の場合のように配線の長さが短い場合に比べてマイグレーション等が発生し易い傾向にある。しかしながら、このような場合であっても本発明を適用して、電源配線２２と接地配線２３との間の領域を避けて絶縁膜１１を設ければ、マイグレーション等の発生を確実に防止できる。
【０１２６】
（第５実施形態）
図１６は、本発明に係る半導体チップ実装基板を用いた本発明に係る電気光学装置の一例である本発明に係るエレクトロルミネッセンス装置の一実施形態を示している。ここに示すエレクトロルミネッセンス装置５１は、ＶＩＩ−ＶＩＩ線に従った断面図である図１７に示すように、基材５３の上に第１電極としての陽極、すなわちアノード５９ａを複数本、間隔を開けて互いに平行に形成し，さらにそれらのアノード５９ａの間に絶縁膜１１を形成し、その上に有機エレクトロルミネッセンス発光層５２を形成し、さらにその上に第２電極としての陰極すなわちカソード５９ｂを形成することによって作製されている。
【０１２７】
アノード５９ａは、図１６に示すように、複数本が間隔を開けて互いに平行に並べられて全体としてストライプ状に形成されている。また、カソード５９ｂは同じく複数本が間隔を開けて互いに平行に且つアノード５９ａとほぼ直交するように並べられて全体としてストライプ状に形成されている。また、有機エレクトロルミネッセンス発光層５２は、図１６におけるＶＩＩＩ−ＶＩＩＩ線に従った断面図である図１８からも分かるように、カソード５９ｂとほぼ同じ位置に形成されている。
【０１２８】
有機エレクトロルミネッセンス発光層５２は、周知の通り、それを挟む電極に所定の電圧を印加したときに固有の色で発光する物質であり、本実施形態では、例えば、赤で発色するもの、緑で発色するもの、青で発色するものの３種類を互いに隣り合わせに配列して１つのユニットとし、このユニットをアノード５９ａの延在方向，すなわち長手方向へ互いに平行に並べてある。赤、緑、青の３色の有機エレクトロルミネッセンス発光層５２とアノード５９ａとが交差する領域が１つの画素を構成し、この画素がドットマトリクス状に配列することにより、表示領域が形成される。
【０１２９】
図１６において、基材５３の右側の第１辺Ｈ１には駆動用ＩＣ１９ｂが実装され、第１辺Ｈ１に交差する第２辺Ｈ２には駆動用ＩＣ１９ａが実装される。また、外部回路との間の電気的な接続を果たすための配線基板、例えばＦＰＣ３が基材５３の隅部に接続される。そして、駆動用ＩＣ１９ａの出力バンプとカソード５９ｂとが出力配線２１ａによって接続され、駆動用ＩＣ１９ｂの出力バンプとアノード５９ａとが出力配線２１ｂによって接続されている。
【０１３０】
また、駆動用ＩＣ１９ａとＦＰＣ３との間が入力配線２８ａによって接続され、さらに、駆動用ＩＣ１９ｂとＦＰＣ３との間が入力配線２８ｂによって接続されている。入力配線２８ａ及び２８ｂは、それぞれ、電源配線２２、接地端子２３、制御配線２４、そしてデータ配線２６を含んでいる。出力配線２１ａ及び２１ｂ並びに入力配線２８ａ及び２８ｂは、いずれも、ＡＰＣを含んで構成されており、これにより、配線抵抗の低抵抗化が達成されていて、表示動作の安定性及確実性が確保されている。
【０１３１】
なお、本実施形態において、絶縁膜１１は、複数のアノード５９ａ間の絶縁を確保すると共に、出力配線２１ｂ及び入力配線２８ａ，２８ｂを覆うことにより、それらを損傷から保護する。また、絶縁膜１１はそれらの電極及び配線の全てを完全に覆うのではなくて、電源配線２２と接地配線２３との間の領域を避けて形成される。
【０１３２】
本実施形態に係るエレクトロルミネッセンス装置５１は以上のように構成されているので、有機エレクトロルミネッセンス層５２に印加される電圧をドットごとに制御することにより、希望する座標位置を希望する色で発光させることにより、加法混色の原理によって文字、図形等といった像を希望する色で表示することができる。
【０１３３】
また、本実施形態では、配線のうち大きな電位差、すなわち大きな電界が加わると考えられる領域、すなわち、電源配線２２と接地配線２３との間の領域、を避けて絶縁膜１１を形成した。逆に言えば、電源配線２２と接地配線２３との間の領域には絶縁膜１１を設けない構成を採用した。この構成により、エレクトロルミネッセンス装置の製造工程中に電源配線２２等の表面が汚染されたとしても、電源配線２２と接地配線２３との間においてその汚染が絶縁膜１１で封じ込まれることがなくなり、それ故、エレクトロルミネッセンス装置の駆動時に配線間に高電界が印加されたとしても、マイグレーションの発生を防止できるようになった。
【０１３４】
（第６実施形態）
図１９は、本発明に係る電子機器の一例である携帯電話機の一実施形態を示している。この携帯電話機６０は、液晶装置や有機エレクトロルミネッセンス装置等といった電気光学装置によって構成された表示部６１と、アンテナ６２と、スピーカ６３と、キースイッチ群６４と、マイクロホン６５とを有する。表示部としての電気光学装置６１は、例えば、図１、図７、図１１に示したような各種の液晶装置や、図１６に示した有機エレクトロルミネッセンス装置等を用いて構成できる。
【０１３５】
（第７実施形態）
図２０は、本発明に係る電子機器の一例である腕時計の一実施形態を示している。この腕時計７０は表示部として電気光学装置６１を有しており、この電気光学装置６１は、例えば、図１、図７、図１１に示したような各種の液晶装置や、図１６に示した有機エレクトロルミネッセンス装置等を用いて構成できる。
【０１３６】
（第８実施形態）
図２１は、本発明に係る電子機器の一例である携帯型情報処理装置の一実施形態を示している。この携帯型情報処理装置８０は、例えば、ワードプロセッサ、パーソナルコンピュータ等として提供されるものである。ここに示す携帯型情報処理装置８０は、本体７８の表面に設けられたキーボード等といった入力装置７９と、表示部としての電気光学装置６１とを有する。
【０１３７】
本体７８の内部に配設されたプロセッサの処理により、キーボード７９を通して入力された情報や、その情報に基づく何等かの演算処理が表示部６１に表示される。
【０１３８】
【発明の効果】
本発明によれば、高電位が印加される電源配線と接地配線との間の領域を避けて絶縁膜を形成したので、換言すれば、電源配線と接地配線との間の領域には絶縁膜を設けない構成を採用したので、半導体チップ実装基板や液晶装置等の製造工程中に電源電圧系配線の表面が汚染されたとしても、その汚染が絶縁膜で封じ込まれることがなくなり、それ故、半導体チップ実装基板等の駆動時に高電界が印加されたとしても、マイグレーションの発生を防止できる。
【図面の簡単な説明】
【図１】本発明に係る液晶装置の一実施形態を示す平面図である。
【図２】図１のＩＩ−ＩＩ線に従って液晶装置の断面構造を示す断面図である。
【図３】図１の液晶装置を構成する一方の基板の平面図である。
【図４】図１の液晶装置を構成する他方の基板の平面図である。
【図５】図３(ａ)におけるＶ−Ｖ線に従った断面図である。
【図６】図１の液晶装置の変形例を示す平面図である。
【図７】本発明に係る液晶装置の他の実施形態を示す平面図である。
【図８】図７におけるＶＩＩＩ−ＶＩＩＩ線に従って液晶装置の断面構造を示す断面図である。
【図９】図７の液晶装置を構成する一方の基板を示す平面図である。
【図１０】図７の液晶装置で用いられるアクティブ素子の一例を示す斜視図である。
【図１１】本発明に係る液晶装置のさらに他の実施形態を示す平面図である。
【図１２】図１１におけるＩＩ−ＩＩ線に従って液晶装置の断面構造を示す断面図である。
【図１３】図１１の液晶装置を構成する一方の基板を示す平面図である。
【図１４】図１３の矢印Ａで示す部分を拡大してしめす図である。
【図１５】図１４におけるＢ−Ｂ線に従った断面図である。
【図１６】本発明に係るエレクトロルミネッセンス装置の一実施形態を示す平面図である。
【図１７】図１６におけるＶＩＩ−ＶＩＩ線に従った断面図である。
【図１８】図１６におけるＶＩＩＩ−ＶＩＩＩ線に従った断面図である。
【図１９】本発明に係る電子機器の一例である携帯電話機の実施形態を示す図である
【図２０】本発明に係る電子機器の一例である腕時計の一実施形態を示す図である
【図２１】本発明に係る電子機器の一例である携帯型情報処理装置の一実施形態を示す図である。
【符号の説明】
１ 液晶装置
２ 液晶パネル
４ａ，４ｂ 基板
６ シール材
８ａ，８ｂ 張り出し部
９ａ，９ｂ 電極
１１ 絶縁膜
１３ａ，１３ｂ 基材
１４ａ，１４ｂ 偏光板
１９ａ，１９ｂ 液晶駆動用ＩＣ（半導体チップ）
２１ａ，２１ｂ，２１ｃ 出力配線
２３ 接地配線
２４ 制御配線
２６ データ配線
２７ 導通材
２８ 入力配線
３１ 液晶装置
３２ ＴＦＤ要素
３３ ライン配線
４１ 液晶装置
４６ 開口
４７ 保護膜
５１ エレクトロルミネッセンス装置
５２ 有機エレクトロルミネッセンス層
５３ 基材
５９ａ，５９ｂ 電極
６０ 携帯電話機
７０ 腕時計
Ｌ 液晶
Ｈ１ 第１辺
Ｈ２ 第２辺
Claims (22)
- 基板上に半導体チップが搭載された半導体チップ実装基板において、前記半導体チップに電源電位を供給する電源配線と、前記半導体チップに接地電位を供給する接地配線と、前記電源配線及び前記接地配線を含み、前記半導体チップに接続された複数の入力配線と、前記半導体チップからの出力信号が供給される出力配線と、前記接地配線及び前記電源配線が接続される外部配線基板又は外部配線端子と、前記出力配線を覆う絶縁膜とを有し、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記半導体チップと前記外部配線基板又は前記外部配線端子との間の領域を避けて形成されることを特徴とする半導体チップ実装基板。
- 基板上に半導体チップが搭載された半導体チップ実装基板において、前記基板に形成され前記半導体チップからの出力信号が供給される出力配線と、前記基板の一辺側に形成された第１領域と、前記基板の前記一辺と交差する辺側に形成された第２領域と、前記第１領域及び前記第２領域にわたって形成され、前記半導体チップに電源電位を供給する電源配線と、前記第１領域及び前記第２領域にわたって形成され、前記半導体チップに接地電位を供給する接地配線と、前記電源配線及び前記接地配線を含み、前記半導体チップに接続された複数の入力配線と、前記第２領域において前記接地配線及び前記電源配線に接続される外部回路基板と、前記出力配線を覆う絶縁膜とを有し、前記半導体チップは前記第１領域に実装され、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記半導体チップと前記外部回路基板との間の領域を避けて形成されることを特徴とする半導体チップ実装基板。
- 請求項２において、前記第２領域に実装された第２半導体チップをさらに備えたことを特徴とする半導体チップ実装基板。
- 電気光学層を具備する電気光学装置において、前記電気光学層を支持する基板と、前記電気光学層を駆動する電極と、前記基板に搭載された駆動用素子と、前記駆動用素子に接続され、その駆動用素子から出力された出力信号を前記電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基板に形成され、前記駆動用素子に電源電位を供給する電源配線と、前記駆動用素子に接地電位を供給する接地配線と、前記電源配線及び前記接地配線を含み、前記駆動用素子に接続された複数の入力配線と、前記電源配線及び前記接地配線が接続される外部配線基板又は外部配線端子とを有し、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記駆動用素子と前記外部配線基板又は前記外部配線端子との間の領域を避けて形成されることを特徴とする電気光学装置。
- 請求項４において、前記電源配線は、金属を主成分とする層を含むことを特徴とする電気光学装置。
- 請求項５において、前記金属を主成分とする層は、銀、パラジウム及び銅からなる群より選ばれる金属を含むことを特徴とする電気光学装置。
- 請求項５において、前記電源配線及び前記接地配線の少なくともいずれか一方は、金属及び金属酸化物の積層構造を有することを特徴とする電気光学装置。
- 請求項６において、前記電気光学層は、有機エレクトロルミネッセンス層及び液晶層から選ばれることを特徴とする電気光学装置。
- 請求項５において、前記電気光学層は、前記電極と第２電極との間に挟まれ、前記電極及び前記第２電極のうちのいずれか一方は、スイッチング素子に接続されることを特徴とする電気光学装置。
- 請求項９において、前記スイッチング素子は、薄膜トランジスタ及び薄膜ダイオードから選ばれることを特徴とする電気光学装置。
- 請求項５において、前記電気光学層を駆動する第２電極をさらに含み、前記電気光学層は前記電極及び前記第２電極間に挟持され、前記基板に搭載された第２駆動用素子と、前記出力配線を覆う絶縁膜と、前記基板に形成され、前記第２駆動用素子に電源電位を供給する第２電源配線と、前記基板に形成され、前記第２駆動用素子に接地電位を供給する第２接地配線と、前記第２電源配線及び前記第２接地配線を含み、前記第２駆動用素子に接続された複数の第２入力配線とを有し、前記絶縁膜は、前記第２入力配線の一部を覆い、前記第２電源配線と前記第２接地配線との間であって、前記第２駆動用素子と前記外部配線基板又は前記外部配線端子との間の領域を避けて形成されることを特徴とする電気光学装置。
- 電気光学層を有する電気光学装置において、前記電気光学層を支持する基板と、前記電気光学層を駆動する電極と、前記基板に搭載された駆動用素子と、前記駆動用素子に接続され、その駆動用素子から出力された出力信号を前記電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基板に形成され、前記駆動用素子に電源電位を供給する電源配線と、前記基板に形成され、前記駆動用素子に接地電位を供給する接地配線と、前記基板に形成され、前記駆動用素子を制御する信号を供給する制御配線と、前記基板に形成され、前記駆動用素子にデータ信号を供給するデータ配線と、前記電源配線、前記接地配線、前記制御配線及び前記データ配線を含む入力配線と、前記接地配線、前記電源配線、前記制御配線及び前記データ配線が接続される外部配線基板又は外部配線端子とを有し、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記駆動用素子と前記外部配線基板又は前記外部配線端子との間であって、前記電源配線と前記制御配線との間の領域、前記電源配線と前記データ配線との間の領域、前記接地配線と前記制御配線との間の領域、又は前記接地配線と前記データ配線との間の領域を避けて形成されることを特徴とする電気光学装置。
- 第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板のうち前記第２基板から張り出した領域に実装された液晶駆動用ＩＣと、前記液晶駆動用ＩＣに接続され、その液晶駆動用ＩＣから出力された出力信号を前記第１電極又は前記第２電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣに電源電位を供給する電源配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣに接地電位を供給する接地配線と、前記電源配線及び前記接地配線を含み、前記液晶駆動用ＩＣに接続された複数の入力配線と、前記接地配線及び前記電源配線が接続される外部配線基板又は外部配線端子とを有し、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記液晶駆動用ＩＣと前記外部配線基板又は前記外部配線端子との間の領域を避けて設けられることを有する液晶装置。
- 請求項１３において、前記電源配線は複数の層を含む積層構造を有し、さらに、前記第１電極又は前記第２電極であって前記電源配線と同じ基板に形成された電極も複数の層を含む積層構造を有することを特徴とする液晶装置。
- 請求項１４において、反射膜をさらに有し、前記積層構造は金属膜及びその金属膜上に形成された金属酸化物膜を含み、前記金属膜は前記反射膜と同一層であることを特徴とする液晶装置。
- 第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板の第１辺において前記第２基板から張り出した領域に実装された第１液晶駆動用ＩＣと、前記第１基板の前記第１辺と交差する第２辺において前記第２基板から張り出した領域に実装された第２液晶駆動用ＩＣと、前記第１液晶駆動用ＩＣ又は前記第２液晶駆動用ＩＣに接続された複数の配線と、前記複数の配線のうちの一部を覆う絶縁膜を有し、前記複数の配線には、電源電位を前記第１液晶駆動用ＩＣに供給する電源配線及び接地電位を前記第１液晶駆動用ＩＣに供給する接地配線を含む入力配線が含まれ、前記接地配線及び前記電源配線が接続される外部配線基板又は外部配線端子を設け、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記第１液晶駆動用ＩＣと前記外部配線基板又は前記外部配線端子との間の領域を避けて形成されることを特徴とする液晶装置。
- 第１電極を備えた第１基板と、前記第１基板に対向して配置され第２電極を備えた第２基板と、前記第１電極と前記第２電極との間に配置された液晶層と、前記第１基板のうち前記第２基板から張り出した領域に実装された液晶駆動用ＩＣと、前記液晶駆動用ＩＣに接続され、その液晶駆動用ＩＣから出力された出力信号を前記第１電極又は前記第２電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣに電源電位を供給する電源配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣに接地電位を供給する接地配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣを制御する信号を供給する制御配線と、前記第１基板又は前記第２基板に形成され、前記液晶駆動用ＩＣにデータ信号を供給するデータ配線と、前記電源配線、前記接地配線、前記制御配線及び前記データ配線を含む入力配線と、前記接地配線、前記電源配線、前記制御配線及び前記データ配線が接続される外部配線基板又は外部配線端子とを有し、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記液晶駆動用ＩＣと前記外部配線基板又は前記外部配線端子との間であって、前記電源配線と前記制御配線との間の領域、前記電源配線と前記データ配線との間の領域、前記接地配線と前記制御配線との間の領域、又は前記接地配線と前記データ配線との間の領域を避けて形成されることを特徴とする液晶装置。
- 基材と、該基材に設けられた第１電極と、該第１電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられた第２電極と、前記基材の第１辺側に実装され前記第１電極に接続された第１駆動用ＩＣと、前記基材の前記第１辺と交差する第２辺側に実装され前記第２電極に接続された第２駆動用ＩＣと、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣに電源電位を供給する電源配線と、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣに接地電位を供給する接地配線と、前記接地配線及び前記電源配線が接続される外部配線基板又は外部配線端子と、前記電源配線及び前記接地配線を含み、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣに接続された複数の入力配線と、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣからの出力信号が供給される出力配線と、前記出力配線を覆う絶縁膜とを有し、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記第１駆動用ＩＣ又は前記第２駆動用ＩＣと前記外部配線基板又は前記外部配線端子との間の領域を避けて形成されることを特徴とするエレクトロルミネッセンス装置。
- 基材と、該基材に設けられたアノード電極と、該アノード電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられたカソード電極と、前記アノード電極及び前記カソード電極の少なくとも一方に出力配線によって接続された第１駆動用素子と、該第１駆動用素子に接続された複数の第１入力配線と、前記出力配線 を覆う絶縁膜とを有し、前記第１入力配線は、電源電位を前記第１駆動用素子に供給する電源配線及び接地電位を前記第１駆動用素子に供給する接地配線を含み、前記接地配線及び前記電源配線が接続される外部配線基板又は外部配線端子を設け、前記絶縁膜は、前記第１入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記第１駆動用素子と前記外部配線基板又は前記外部配線端子との間の領域を避けて形成されることを特徴とするエレクトロルミネッセンス装置。
- 請求項１９において、前記アノード電極及び前記カソード電極の他方に接続された第２駆動用素子と、該第２駆動用素子に接続されており該第２駆動用素子から出力された出力信号を前記他方の電極に供給する出力配線と、前記基板に形成されており、前記第２駆動用素子に入力信号を供給する複数の第２入力配線とを有し、該第２入力配線は、電源電位を前記第２駆動用素子に供給する電源配線及び接地電位を前記第２駆動用素子に供給する接地配線を含み、前記接地配線及び前記電源配線が接続される外部配線基板又は外部配線端子を設け、前記絶縁膜は、前記第２入力配線の一部を覆い、且つ前記電源配線と前記接地配線との間であって、前記第１駆動用素子と前記外部配線基板又は前記外部配線端子との間の領域を避けて形成されることを特徴とするエレクトロルミネッセンス装置。
- 基材と、該基材に設けられたアノード電極と、該アノード電極上に配置されたエレクトロルミネッセンス層と、該エレクトロルミネッセンス層上に設けられたカソード電極と、前記アノード電極及び前記カソード電極の少なくとも一方に接続された駆動用素子と、前記駆動用素子に接続され、その駆動用素子から出力された出力信号を前記アノード電極又は前記カソード電極に供給する出力配線と、前記出力配線を覆う絶縁膜と、前記基板に形成され、前記駆動用素子に電源電位を供給する電源配線と、前記基板に形成され、前記駆動用素子に接地電位を供給する接地配線と、前記基板に形成され、前記駆動用素子を制御する信号を供給する制御配線と、前記基板に形成され、前記駆動用素子にデータ信号を供給するデータ配線と、前記電源配線、前記接地配線、前記制御配線及び前記データ配線を含む入力配線と、前記接地配線、前記電源配線、前記制御配線及び前記データ配線が接続される外部配線基板又は外部配線端子とを有し、前記絶縁膜は、前記入力配線の一部を覆い、且つ前記駆動用素子と前記外部配線基板又は前記外部配線端子との間であって、前記電源配線と前記制御配線との間の領域、前記電源配線と前記データ配線との間の領域、前記接地配線と前記制御配線との間の領域、又は前記接地配線と前記データ配線との間の領域を避けて形成されることを特徴とするエレクトロルミネッセンス装置。
- 電気光学装置を表示部として有する電子機器において、前記電気光学装置は請求項４から請求項１２のいずれかに記載の電気光学装置によって構成されることを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317142A JP3757840B2 (ja) | 2000-11-30 | 2001-10-15 | 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器 |
| CNB011424710A CN1331219C (zh) | 2000-11-30 | 2001-11-29 | 半导体芯片安装基板、电光装置、液晶装置、电致发光装置及电子机器 |
| KR10-2001-0074827A KR100467383B1 (ko) | 2000-11-30 | 2001-11-29 | 반도체 칩 실장 기판, 전기 광학 장치, 액정 장치, 전자발광 장치 및 전자 기기 |
| TW090129568A TW530274B (en) | 2000-11-30 | 2001-11-29 | Semiconductor chip mounting substrate, electrooptical device, liquid-crystal device, electroluminescent device, and electronic equipment |
| US09/999,207 US6809390B2 (en) | 2000-11-30 | 2001-11-30 | Semiconductor chip mounting substrate, electrooptical device, liquid-crystal device, electroluminescent device, and electronic equipment |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365715 | 2000-11-30 | ||
| JP2000-365715 | 2000-11-30 | ||
| JP2001317142A JP3757840B2 (ja) | 2000-11-30 | 2001-10-15 | 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002229474A JP2002229474A (ja) | 2002-08-14 |
| JP3757840B2 true JP3757840B2 (ja) | 2006-03-22 |
Family
ID=26604990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317142A Expired - Lifetime JP3757840B2 (ja) | 2000-11-30 | 2001-10-15 | 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6809390B2 (ja) |
| JP (1) | JP3757840B2 (ja) |
| KR (1) | KR100467383B1 (ja) |
| CN (1) | CN1331219C (ja) |
| TW (1) | TW530274B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150058851A (ko) * | 2013-11-21 | 2015-05-29 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126161B2 (en) | 1998-10-13 | 2006-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having El layer and sealing material |
| JP2002268079A (ja) * | 2001-03-09 | 2002-09-18 | Seiko Epson Corp | 電気光学装置と電子機器 |
| JP4068942B2 (ja) * | 2001-12-17 | 2008-03-26 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| JP3748075B2 (ja) * | 2002-08-30 | 2006-02-22 | セイコーエプソン株式会社 | 電子モジュール及びその製造方法並びに電子機器 |
| JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3770240B2 (ja) | 2003-02-20 | 2006-04-26 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| TWI266108B (en) | 2003-05-01 | 2006-11-11 | Seiko Epson Corp | Electrical wiring structure, manufacturing method of electrical c wiring structure, substrate for optical device having electrical wiring structure and electro-optical device, and method for manufacturing electro-optical device |
| JP4518747B2 (ja) * | 2003-05-08 | 2010-08-04 | 三洋電機株式会社 | 有機ｅｌ表示装置 |
| KR101001549B1 (ko) * | 2003-11-20 | 2010-12-17 | 삼성모바일디스플레이주식회사 | 유기 전계 발광 소자 |
| US7027044B2 (en) * | 2004-02-20 | 2006-04-11 | Au Optronics Corporation | Power line arrangement for electroluminescence display devices |
| JP4393253B2 (ja) * | 2004-04-05 | 2010-01-06 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| US7315116B2 (en) * | 2004-07-09 | 2008-01-01 | Au Optronics Corporation | Organic electroluminescent display device with separately connected signal lines and power lines |
| EP1648033A3 (en) * | 2004-10-14 | 2008-04-23 | LG Electronics Inc. | Organic Electro-Luminescence display device and method of fabricating the same |
| US8344410B2 (en) | 2004-10-14 | 2013-01-01 | Daktronics, Inc. | Flexible pixel element and signal distribution means |
| US7868903B2 (en) * | 2004-10-14 | 2011-01-11 | Daktronics, Inc. | Flexible pixel element fabrication and sealing method |
| US7893948B1 (en) | 2004-10-14 | 2011-02-22 | Daktronics, Inc. | Flexible pixel hardware and method |
| US8001455B2 (en) * | 2004-10-14 | 2011-08-16 | Daktronics, Inc. | Translation table |
| JP4600263B2 (ja) * | 2005-12-06 | 2010-12-15 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| JP2007250519A (ja) * | 2006-03-14 | 2007-09-27 | Samsung Sdi Co Ltd | 有機電界発光表示装置 |
| KR100914784B1 (ko) * | 2006-05-17 | 2009-08-31 | 엘지디스플레이 주식회사 | 전계발광소자 및 그 제조방법 |
| US8446445B2 (en) * | 2006-09-27 | 2013-05-21 | Casio Computer Co., Ltd. | Exposure device, image forming apparatus and method for operating exposure device |
| US7968382B2 (en) * | 2007-02-02 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| KR101494315B1 (ko) | 2008-08-12 | 2015-02-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| JP5264535B2 (ja) * | 2009-01-30 | 2013-08-14 | キヤノン株式会社 | 表示装置 |
| JP5270497B2 (ja) * | 2009-09-02 | 2013-08-21 | シャープ株式会社 | 半導体装置およびその電力供給方法 |
| JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
| KR101064430B1 (ko) * | 2010-04-13 | 2011-09-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| WO2017033952A1 (ja) * | 2015-08-26 | 2017-03-02 | シャープ株式会社 | 表示装置 |
| JP2017181594A (ja) * | 2016-03-28 | 2017-10-05 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| CN107085333B (zh) * | 2017-07-06 | 2021-02-02 | 上海天马微电子有限公司 | 一种阵列基板及显示面板 |
| CN109285873B (zh) * | 2018-10-24 | 2020-11-24 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2516688B2 (ja) * | 1989-08-02 | 1996-07-24 | シャープ株式会社 | 液晶表示装置 |
| JPH0493826A (ja) | 1990-08-03 | 1992-03-26 | Olympus Optical Co Ltd | カメラの巻き上げ装置 |
| JPH05158056A (ja) * | 1991-12-04 | 1993-06-25 | Advantest Corp | 液晶表示素子の画素欠陥を検出する方法 |
| JPH07199224A (ja) * | 1994-01-11 | 1995-08-04 | Fujitsu Ltd | Ｔｆｔマトリクス基板 |
| JP2555987B2 (ja) * | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | アクティブマトリクス基板 |
| JPH0895075A (ja) * | 1994-09-26 | 1996-04-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2871592B2 (ja) | 1996-05-14 | 1999-03-17 | 凸版印刷株式会社 | 表示装置用電極基板 |
| JPH1152405A (ja) | 1997-07-30 | 1999-02-26 | Nanotsukusu Kk | 液晶表示素子 |
| JP2000009808A (ja) * | 1998-06-25 | 2000-01-14 | Seiko Epson Corp | 半導体装置および液晶駆動装置 |
| KR100590746B1 (ko) * | 1998-11-06 | 2006-10-04 | 삼성전자주식회사 | 서로다른공통전압을가지는액정표시장치 |
| JP2000275666A (ja) | 1999-03-25 | 2000-10-06 | Hitachi Ltd | 液晶表示装置 |
| JP2000284261A (ja) * | 1999-03-29 | 2000-10-13 | Seiko Epson Corp | 液晶装置及び電子機器 |
-
2001
- 2001-10-15 JP JP2001317142A patent/JP3757840B2/ja not_active Expired - Lifetime
- 2001-11-29 CN CNB011424710A patent/CN1331219C/zh not_active Expired - Lifetime
- 2001-11-29 TW TW090129568A patent/TW530274B/zh not_active IP Right Cessation
- 2001-11-29 KR KR10-2001-0074827A patent/KR100467383B1/ko active IP Right Grant
- 2001-11-30 US US09/999,207 patent/US6809390B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150058851A (ko) * | 2013-11-21 | 2015-05-29 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
| KR102156341B1 (ko) | 2013-11-21 | 2020-09-15 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW530274B (en) | 2003-05-01 |
| US6809390B2 (en) | 2004-10-26 |
| CN1356723A (zh) | 2002-07-03 |
| KR100467383B1 (ko) | 2005-01-24 |
| US20020088984A1 (en) | 2002-07-11 |
| KR20020042480A (ko) | 2002-06-05 |
| JP2002229474A (ja) | 2002-08-14 |
| CN1331219C (zh) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3757840B2 (ja) | 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器 | |
| KR100472998B1 (ko) | 전기 광학 장치 및 전자기기 | |
| KR100556309B1 (ko) | 전기 광학 장치, 그 제조 방법 및 전자 기기 | |
| KR100705870B1 (ko) | 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기 | |
| US7148427B2 (en) | Wiring substrate, display device, semiconductor chip, and electronic equipment | |
| US6970225B2 (en) | Electrooptic device, method for manufacturing the same, and electronic apparatus | |
| US7187426B2 (en) | Liquid crystal panel, liquid crystal device, and electronic apparatus | |
| CN210467844U (zh) | 显示面板和显示装置 | |
| KR20030023546A (ko) | 액정 장치 및 전자 기기 | |
| JP2002040458A (ja) | 液晶装置および電子機器 | |
| JP3702899B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP4120655B2 (ja) | 電気光学装置及び電子機器 | |
| JP4069930B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP3702895B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP2005084513A (ja) | 電気光学装置、およびそれを備えた電子機器 | |
| JP2003098543A (ja) | 電気光学パネル、その製造方法および電子機器 | |
| JP2007304388A (ja) | 電気光学装置及びカラーフィルター基板並びに電子機器 | |
| JP2005309149A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050607 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3757840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |