JP2016122612A - 電気光学装置及びその製造方法、電子機器 - Google Patents

電気光学装置及びその製造方法、電子機器 Download PDF

Info

Publication number
JP2016122612A
JP2016122612A JP2014262959A JP2014262959A JP2016122612A JP 2016122612 A JP2016122612 A JP 2016122612A JP 2014262959 A JP2014262959 A JP 2014262959A JP 2014262959 A JP2014262959 A JP 2014262959A JP 2016122612 A JP2016122612 A JP 2016122612A
Authority
JP
Japan
Prior art keywords
electrode
layer
conductive film
terminal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014262959A
Other languages
English (en)
Other versions
JP6332019B2 (ja
Inventor
健 腰原
Takeshi Koshihara
健 腰原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014262959A priority Critical patent/JP6332019B2/ja
Priority to CN201510770982.7A priority patent/CN105742314B/zh
Priority to US14/958,028 priority patent/US9673416B2/en
Priority to TW104143221A priority patent/TWI688090B/zh
Publication of JP2016122612A publication Critical patent/JP2016122612A/ja
Priority to US15/497,654 priority patent/US9991472B2/en
Priority to US15/972,629 priority patent/US10490776B2/en
Application granted granted Critical
Publication of JP6332019B2 publication Critical patent/JP6332019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】反射電極の反射率が低下することを防ぎつつ、端子の抵抗値を下げることを可能とした電気光学装置を提供する。【解決手段】複数の発光素子３０がマトリックス状に配列された表示領域Ｅと、表示領域Ｅの外側に端子１０３が配置された周辺領域Ｆと、含む素子基板を備える。発光素子３０は、反射電極３５と、光学調整層３８と、第１の電極３１と、発光層と、第２の電極と、が積層され、第１の電極３１がコンタクト電極と電気的に接続された構造を有する。端子１０３は、反射電極３５と同じ第１の導電膜３５ＬＹにより形成される第１の端子層３５０と、コンタクト電極４１と同じ第２の導電膜４１ＬＹにより形成される第２の端子層４１０と、第１の電極３１と同じ第３の導電膜３１ＬＹにより形成される第３の端子層３１０と、が積層された構造を有する。【選択図】図９

Description

本発明は、電気光学装置及びその製造方法、電子機器に関する。
電気光学装置の一例として、有機エレクトロルミネッセンス（ＥＬ：Electro Luminescence）素子を用いた画素が素子基板の表示領域にマトリックス状に配置された有機ＥＬ装置が提案されている（例えば、特許文献１を参照。）。
具体的に、特許文献１には、反射層、第１の電極（画素電極）、発光層及び第２の電極（対向電極）が順に積層された有機ＥＬ素子を有するトップエミッション構造の有機ＥＬ装置が開示されている。
特開２０１０−１９８７５４号公報
ところで、特許文献１に記載の有機ＥＬ装置では、表示領域の外側の周辺領域に、データ線駆動回路や走査線駆動回路などを実装するための実装端子、外部接続用端子等を含む複数の端子が配列されている。これらの端子は、上述した反射層と同一プロセスで成膜されるアルミニウム（Ａｌ）などの反射導電材料と、第１の電極と同一プロセスで成膜される酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）などの透明導電材料とを積層した構造を有している。
しかしながら、上述した反射導電材料と透明導電材料とを直接積層した場合には、端子におけるコンタクト抵抗が非常に高くなる。また、反射導電材料と透明導電材料との間で電蝕が生じることもある。この対策として、端子を別プロセスにより作製することも考えられるが、工程数の増加によって製造コストが嵩むことになる。
一方、引用文献１には、チタン（又は窒化チタン）とアルミニウムとチタン（又は窒化チタン）とを積層した配線層の上にＩＴＯを積層した端子が開示されている。しかしながら、この配線層と同じ材料を反射層に用いた場合には、反射層の反射率が低下するおそれがある。
本発明の一つの態様は、このような従来の事情に鑑みて提案されたものであり、反射電極の反射率が低下することを防ぎつつ、端子の抵抗値を下げることを可能とした電気光学装置及びその製造方法、並びにそのような電気光学装置を備えた電子機器を提供することを目的の一つとしている。
本発明の一つの態様に係る電気光学装置は、複数の発光素子がマトリックス状に配列された表示領域と、前記表示領域の外側に端子が配置された周辺領域と、含む素子基板を備える。発光素子は、反射電極と、光学調整層と、第１の電極と、発光層と、第２の電極と、が積層され、第１の電極がコンタクト電極と電気的に接続された構造を有する。端子は、反射電極と同じ第１の導電膜により形成される第１の端子層と、コンタクト電極と同じ第２の導電膜により形成される第２の端子層と、第１の電極と同じ第３の導電膜により形成される第３の端子層と、が積層された構造を有する。
この構成によれば、端子において、反射電極と同じ第１の導電膜により形成される第１の端子層と、第１の電極と同じ第３の導電膜により形成される第３の端子層との間に、コンタクト電極と同じ第２の導電膜により形成される第２の端子層を設けることで、反射電極の反射率が低下することを防ぎつつ、端子の抵抗値を下げることが可能である。
また、上記電気光学装置において、第３の導電膜は、透明導電材料を含み、第２の導電膜は、第３の導電膜よりも導電性の高い導電材料を含み、第１の導電膜は、反射導電材料を含む構成であってもよい。
この構成によれば、端子において、反射導電材料を含む第１の導電膜と、透明導電材料を含む第３の導電膜との間に、第３の導電膜よりも導電性の高い導電材料を含む第２の導電膜を設けることで、反射導電材料と透明導電材料とが直接積層される場合よりも、端子の抵抗値を下げることが可能である。また、反射電極は、反射導電材料を含む第１の導電膜により形成されるため、この反射電極の反射率が低下することを防ぐことができる。
また、上記電気光学装置において、第３の導電膜は、酸化インジウムスズを含み、第２の導電膜は、窒化チタンを含み、第１の導電膜は、アルミニウム及び銅を含む構成であってもよい。
この構成によれば、端子において、アルミニウム及び銅を含む第１の導電膜と、酸化インジウムスズを含む第３の導電膜との間に、窒化チタンを含む第２の導電膜を設けることで、端子の抵抗値を下げることが可能である。また、反射電極は、アルミニウム及び銅を含む第１の導電膜により形成されるため、この反射電極の反射率が低下することを防ぐことができる。
また、上記電気光学装置において、第１の電極は、コンタクト電極を介して反射電極と電気的に接続され、反射電極は、画素毎に分割して配置されると共に、発光素子を駆動するトランジスターと電気的に接続されている構成であってもよい。
この構成によれば、反射電極を介してトランジスターと第１の電極とが電気的に接続されるため、反射電極と第１の電極とが同電位となる。これにより、トランジスターから反射電極を介して第１の電極に印加される電位を制御しながら、信頼性の高い発光素子の発光動作を行うことが可能である。また、この構成によれば、歩留まりの更なる向上を図ることが可能である。
また、上記電気光学装置において、反射電極は、電源線の一部により構成され、反射電極に形成された開口の内側に、発光素子を駆動するトランジスターと電気的に接続される中継電極が配置され、第１の電極は、コンタクト電極を介して中継電極と電気的に接続されている構成であってもよい。
この構成によれば、開口から入射する光をコンタクト電極で遮光することによって、表示品質を向上させることが可能である。
また、本発明の一つの態様に係る電子機器は、上記何れかの電気光学装置を備えることを特徴とする。
この構成によれば、反射電極の反射率が低下することを防ぎつつ、端子の抵抗値を下げることを可能とした電気光学装置を備えた電子機器を提供することが可能である。
また、本発明の一つの態様に係る電気光学装置の製造方法は、複数の発光素子がマトリックス状に配列された表示領域と、表示領域の外側に端子が配置された周辺領域と、含み、発光素子は、反射電極と、光学調整層と、第１の電極と、発光層と、第２の電極と、が積層され、第１の電極がコンタクト電極と電気的に接続された構造を有し、端子は、第１の端子層と、第２の端子層と、第３の端子層と、が積層された構造を有する電気光学装置の製造方法であって、第１の導電膜を形成し、第１の導電膜をパターニングすることによって、表示領域に反射電極を形成し、周辺領域に第１の端子層を形成する工程と、第２の導電膜を形成し、第２の導電膜をパターニングすることによって、表示領域にコンタクト電極を形成し、周辺領域において第１の端子層の上に第２の端子層を積層する工程と、第３の導電膜を形成し、第３の導電膜をパターニングすることによって、表示領域に第１の電極を形成し、周辺領域において第２の端子層の上に第３の端子層を積層する工程と、を含む。
この方法によれば、第１の端子層に反射電極と同じ第１の導電膜と、第２の端子層にコンタクト電極と同じ第２の導電膜と、第３の端子層に第１の電極と同じ第３の導電膜とを用いて、発光素子を作製するプロセス中で、第１の端子層と、第２の端子層と、第３の端子層とが積層された端子を作製することが可能である。また、反射電極の反射率が低下することを防ぎつつ、端子の抵抗値を下げることが可能である。
また、上記電気光学装置の製造方法において、第３の導電膜は、透明導電材料を含み、第２の導電膜は、第３の導電膜よりも導電性の高い導電材料を含み、第１の導電膜は、反射導電材料を含む方法であってもよい。
この方法によれば、作製される端子において、反射導電材料を含む第１の導電膜と、透明導電材料を含む第３の導電膜との間に、第３の導電膜よりも導電性の高い導電材料を含む第２の導電膜を形成することで、反射導電材料と透明導電材料とが直接積層される場合よりも、端子の抵抗値を下げることが可能である。また、反射電極は、反射導電材料を含む第１の導電膜により形成されるため、この反射電極の反射率が低下することを防ぐことができる。
また、上記電気光学装置の製造方法において、第３の導電膜は、酸化インジウムスズを含み、第２の導電膜は、窒化チタンを含み、第１の導電膜は、アルミニウムと銅とを含む方法であってもよい。
この方法によれば、作製される端子において、アルミニウム及び銅を含む第１の導電膜と、酸化インジウムスズを含む第３の導電膜との間に、窒化チタンを含む第２の導電膜を形成することで、端子の抵抗値を下げることが可能である。また、反射電極は、アルミニウム及び銅を含む第１の導電膜により形成されるため、この反射電極の反射率が低下することを防ぐことができる。
本発明の一実施形態に係る有機ＥＬ装置の構成を示す平面図である。 図１に示す有機ＥＬ装置が備える素子基板の構成を示す回路図である。 図１に示す有機ＥＬ装置が備える画素回路の構成を示す回路図である。 図１に示す有機ＥＬ装置が備える画素の構成を示す平面図である。 （ａ）図４中に示す線分Ａ─Ａ’による断面図、（ｂ）（ａ）中に示す一部の画素を拡大した断面図である。 （ａ）図４中に示す線分Ｂ─Ｂ’による断面図、（ｂ）図４中に示す線分Ｃ─Ｃ’による断面図、（ｃ）図４中に示す線分Ｄ─Ｄ’による断面図である。 図１に示す有機ＥＬ装置の表示領域と周辺領域との間における断面図である。 （ａ）端子の構成を示す平面図、（ｂ）（ａ）中に示す線分Ｅ−Ｅ’による断面図である。 図１に示す有機ＥＬ装置の製造工程を説明するための断面図である。 本発明の一実施形態に係る有機ＥＬ装置が備える画素の別の構成例を示す平面図である。 図１０中に示す線分Ｅ─Ｅ’による断面図である。 有機ＥＬ装置を備えた電子機器の一例を示す概略図である。
（有機ＥＬ装置）
先ず、本発明の一実施形態として図１に示す有機ＥＬ装置１００について説明する。
有機ＥＬ装置１００は、本発明における「電気光学装置」の一例として示す自発光型の表示装置である。なお、図１は、有機ＥＬ装置１００の構成を模式的に示す平面図である。
有機ＥＬ装置１００は、図１に示すように、素子基板１０と、保護基板７０とを有している。素子基板１０と保護基板７０とは、互いに対向した状態で、図示を省略する接着剤によって接合されている。なお、接着剤には、例えばエポキシ樹脂やアクリル樹脂などを使用することができる。
素子基板１０は、発光素子として、青色（Ｂ）光を発する有機ＥＬ素子３０Ｂが配置された画素２０Ｂと、緑色（Ｇ）の光を発する有機ＥＬ素子３０Ｇが配置された画素２０Ｇと、赤色（Ｒ）の光を発する有機ＥＬ素子３０Ｒが配置された画素２０Ｒとがマトリックス状に配列された表示領域Ｅを有している。
有機ＥＬ装置１００では、画素２０Ｂと画素２０Ｇと画素２０Ｒとが表示単位となってフルカラーの表示が提供される。なお、以降の説明では、画素２０Ｂ、画素２０Ｇ及び画素２０Ｒをまとめて画素２０として扱う場合があり、有機ＥＬ素子３０Ｂ、有機ＥＬ素子３０Ｇ及び有機ＥＬ素子３０Ｒをまとめて有機ＥＬ素子３０として扱う場合がある。
表示領域Ｅには、カラーフィルター層５０が設けられている。カラーフィルター層５０のうち、画素２０Ｂの有機ＥＬ素子３０Ｂの上には、青色のカラーフィルター層５０Ｂが配置され、画素２０Ｇの有機ＥＬ素子３０Ｇの上には、緑色のカラーフィルター層５０Ｇが配置され、画素２０Ｒの有機ＥＬ素子３０Ｒの上には、赤色のカラーフィルター層５０Ｒが配置されている。
本実施形態では、同色の発光が得られる画素２０がＹ方向（第１の方向）に配列し、異なる色の発光が得られる画素２０がＹ方向に対して交差（直交）するＸ方向（第２の方向）に配列している。したがって、画素２０の配置は、所謂ストライプ方式となっている。この画素の配列に応じて、有機ＥＬ素子３０Ｂ、有機ＥＬ素子３０Ｇ及び有機ＥＬ素子３０Ｒはそれぞれストライプ状に配置されており、青色のカラーフィルター層５０Ｂ、緑色のカラーフィルター層５０Ｇ、赤色のカラーフィルター層５０Ｒもまたストライプ状に配置されている。なお、画素２０の配置は、ストライプ方式に限定されず、モザイク方式、デルタ方式であってもよい。
有機ＥＬ装置１００は、トップエミッション構造を有している。したがって、有機ＥＬ素子３０で発せられた光は、素子基板１０のカラーフィルター層５０を透過して保護基板７０の側から表示光として射出される。
有機ＥＬ装置１００がトップエミッション構造であることから、素子基板１０の基材には、透明な石英基板やガラス基板などに加えて、不透明なセラミック基板や半導体基板などを用いることができる。本実施形態では、素子基板１０の基材として、シリコン基板（半導体基板）を使用している。
表示領域Ｅの外側には、外部接続用端子１０３が配列された周辺領域Ｆが設けられている。周辺領域Ｆには、素子基板１０の長辺側の一辺に沿って、複数の外部接続用端子１０３が配列されている。また、複数の外部接続用端子１０３と表示領域Ｅとの間には、データ線駆動回路１０１が設けられている。また、素子基板１０の短辺側の二辺と表示領域Ｅとの間には、走査線駆動回路１０２が設けられている。なお、以降の説明では、素子基板１０の長辺に沿った方向をＸ方向とし、素子基板１０の短辺に沿った方向をＹ方向とし、保護基板７０から素子基板１０に向かう方向をＺ（＋）方向とする。
保護基板７０は、素子基板１０よりも小さく、外部接続用端子１０３が露出されるように素子基板１０と対向して配置されている。保護基板７０は、透光性の基板であり、石英基板やガラス基板などを使用することができる。保護基板７０は、表示領域Ｅに配置された有機ＥＬ素子３０が傷つかないように保護する役割を有し、表示領域Ｅよりも広く設けられている。
図２は、素子基板１０の構成を示す回路図である。素子基板１０には、図２に示すように、ｍ行の走査線１２がＸ方向に延在して設けられ、ｎ列のデータ線１４がＹ方向に延在して設けられている。また、素子基板１０には、データ線１４に沿って列毎に電源線１９がＹ方向に延在して設けられている。
素子基板１０には、ｍ行の走査線１２とｎ列のデータ線１４との交差部に対応して、画素回路１１０が設けられている。画素回路１１０は、画素２０の一部をなす。表示領域Ｅには、ｍ行×ｎ列の画素回路１１０が、マトリックス状に配列されている。
電源線１９には、初期化用のリセット電位Ｖｏｒｓｔが供給（給電）されている。さらに、図示を省略するが、制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔを供給する３つの制御線が、走査線１２に並行して設けられている。
走査線１２は、走査線駆動回路１０２に電気的に接続されている。データ線１４は、データ線駆動回路１０１に電気的に接続されている。走査線駆動回路１０２には、走査線駆動回路１０２を制御するための制御信号Ｃｔｒ１が供給されている。データ線駆動回路１０１には、データ線駆動回路１０１を制御するための制御信号Ｃｔｒ２が供給されている。
走査線駆動回路１０２は、フレームの期間にわたって走査線１２を１行毎に走査するための走査信号Ｇｗｒ（１）、Ｇｗｒ（２）、Ｇｗｒ（３）、…、Ｇｗｒ（ｍ− １）、Ｇｗｒ（ｍ）を、制御信号Ｃｔｒ１に従って生成する。さらに、走査線駆動回路１０２は、走査信号Ｇｗｒの他に、制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔを制御線に供給する。なお、フレームの期間とは、有機ＥＬ装置１００で１カット（コマ）分の画像が表示される期間であり、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、１フレームの期間は約８．３ミリ秒となる。
データ線駆動回路１０１は、走査線駆動回路１０２によって選択された行に位置する画素回路１１０に対し、当該画素回路１１０の諧調データに応じた電位のデータ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（ｎ）を、１、２、…、ｎ列目のデータ線１４に供給する。
図３は、画素回路１１０の構成を示す回路図である。画素回路１１０は、図３に示すように、ＰチャネルＭＯＳ型のトランジスター１２１，１２２，１２３，１２４，１２５と、有機ＥＬ素子３０と、容量２１とを有している。画素回路１１０には、上述した走査信号Ｇｗｒや制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔなどが供給される。
有機ＥＬ素子３０は、互いに対向する画素電極（第１の電極）３１と対向電極（第２の電極）３３とで発光機能層（発光層）３２を挟持した構造を有している。
画素電極３１は、発光機能層３２に正孔を供給するアノードであり、光透過性有する導電材料により形成されている。本実施形態では、画素電極３１として、例えば膜厚２００ｎｍのＩＴＯ（Indium Tin Oxide）膜を形成している。画素電極３１は、トランジスター１２４のドレイン及びトランジスター１２５のソース又はドレインの一方に電気的に接続されている。
対向電極３３は、発光機能層３２に電子を供給するカソードであり、例えばマグネシウム（Ｍｇ）と銀（Ａｇ）との合金などの光透過性と光反射性とを有する導電材料により形成されている。対向電極３３は、複数の画素２０に跨って設けられた共通電極であり、電源線８に電気的に接続されている。電源線８には、画素回路１１０において電源の低位側となる電位Ｖｃｔが供給されている。
発光機能層３２は、画素電極３１の側から順に積層された正孔注入層、正孔輸送層、有機発光層、及び電子輸送層などを有している。有機ＥＬ素子３０では、画素電極３１から供給される正孔と、対向電極３３から供給される電子とが、発光機能層３２の中で結合することによって、発光機能層３２が発光する。
また、素子基板１０には、各電源線１９に交差して電源線６がＸ方向に延在して設けられている。なお、電源線６はＹ方向に延在して設けられてもよいし、Ｘ方向及びＹ方向の両方に延在するように設けられてもよい。トランジスター１２１は、ソースが電源線６に電気的に接続され、ドレインがトランジスター１２３のソース又はドレインの他方と、トランジスター１２４のソースとにそれぞれ電気的に接続されている。また、電源線６には、画素回路１１０において電源の高位側となる電位Ｖｅｌが供給されている。また、電源線６には、容量２１の一端が電気的に接続されている。トランジスター１２１は、トランジスター１２１のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
トランジスター１２２は、ゲートが走査線１２に電気的に接続され、ソース又はドレインの一方がデータ線１４に電気的に接続されている。また、トランジスター１２２は、ソース又はドレインの他方が、トランジスター１２１のゲートと、容量２１の他端と、トランジスター１２３のソース又はドレインの一方とに、それぞれ電気的に接続されている。トランジスター１２２は、トランジスター１２１のゲートとデータ線１４との間に電気的に接続され、トランジスター１２１のゲートとデータ線１４との間の電気的な接続を制御する書込トランジスターとして機能する。
トランジスター１２３は、ゲートが制御線に電気的に接続され、制御信号Ｇｃｍｐが供給される。トランジスター１２３は、トランジスター１２１のゲート及びドレインの間の電気的な接続を制御する、閾値補償トランジスターとして機能する。
トランジスター１２４は、ゲートが制御線に電気的に接続され、制御信号Ｇｅｌが供給される。トランジスター１２４は、ドレインがトランジスター１２５のソース又はドレインの一方と有機ＥＬ素子３０の画素電極３１とにそれぞれ電気的に接続されている。トランジスター１２４は、トランジスター１２１のドレインと、有機ＥＬ素子３０の画素電極３１との間の電気的な接続を制御する、発光制御トランジスターとして機能する。
トランジスター１２５は、ゲートが制御線に電気的に接続され、制御信号Ｇｏｒｓｔが供給される。また、トランジスター１２５のソース又はドレインの他方は、電源線１９に電気的に接続され、リセット電位Ｖｏｒｓｔが供給されている。トランジスター１２５は、電源線１９と、有機ＥＬ素子３０の画素電極３１との間の電気的な接続を制御する初期化トランジスターとして機能する。
図４は、画素２０（画素２０Ｂ，２０Ｇ，２０Ｒ）の構成を示す平面図である。図５（ａ）は、図４中に示す線分Ａ─Ａ’による画素２０Ｂ，２０Ｇ，２０ＲのＸ方向に沿った断面図である。図５（ｂ）は、図５（ａ）中に示す一部の画素２０Ｒを拡大した断面図である。図６（ａ）は、図４中に示す線分Ｂ─Ｂ’による画素２０ＢのＹ方向に沿った断面図である。図６（ｂ）は、図４中に示す線分Ｃ─Ｃ’による画素２０ＧのＹ方向に沿った断面図である。図６（ｃ）は、図４中に示す線分Ｄ─Ｄ’による画素２０ＲのＹ方向に沿った断面図である。
各画素２０Ｂ，２０Ｇ，２０Ｒは、図４及び図５（ａ），（ｂ）に示すように、それぞれ平面視で矩形状を為して、短手方向がＸ方向（長手方向がＹ方向）と平行となるように配置されている。また、各有機ＥＬ素子３０Ｂ，３０Ｇ，３０Ｒの間には、画素分離層２９が設けられている。
画素分離層２９は、絶縁材料からなり、隣り合う有機ＥＬ素子３０Ｂ，３０Ｇ，３０Ｒの間を電気的に絶縁している。本実施形態では、画素分離層２９として、例えば膜厚２５ｎｍの酸化シリコン（ＳｉＯ２）膜を形成している。画素分離層２９は、各画素２０Ｂ，２０Ｇ，２０Ｒの画素電極３１の周縁部を覆うように設けられている。すなわち、画素分離層２９には、各画素２０Ｂ，２０Ｇ，２０Ｒの画素電極３１の一部を露出させる開口２９ＣＴが設けられている。開口２９ＣＴは、平面視で矩形状を為して、各画素２０の発光領域を規定している。
各画素２０Ｂ，２０Ｇ，２０Ｒに配置された有機ＥＬ素子３０Ｂ，３０Ｇ，３０Ｒは、図５（ａ），（ｂ）及び図６（ａ）〜（ｃ）に示すように、層間絶縁層（絶縁層）３４の上に、反射電極３５と、増反射層３６と、保護層３７と、光路調整層３８と、画素電極３１と、発光機能層３２と、対向電極３３とが積層された共振構造（キャビティ構造）を有している。なお、図４、図５（ａ），（ｂ）及び図６（ａ）〜（ｃ）では、上述した発光機能層３２及び対向電極３３の図示を省略している。
共振構造では、発光機能層３２が発した光を反射電極３５と対向電極３３との間で繰り返し反射しながら、光路調整層３８によって調整された反射電極３５と対向電極３３との間の光学的な距離に応じて、特定波長（共振波長）の光を増強させて射出することが可能となっている。
層間絶縁層３４には、例えば酸化シリコン（ＳｉＯ２）などの絶縁材料が用いられている。なお、図５（ａ）においては、層間絶縁層３４の下にはトランジスター１２４のみを示しているが、層間絶縁層３４の下には、トランジスター１２４の他、走査線１２、データ線１４、電源線１９、制御線、電源線６、画素回路１１０を構成するトランジスター１２１，１２２，１２３，１２４，１２５、容量２１などが配置されている。層間絶縁層３４の表面には、これらのトランジスターや配線などに応じて凹凸が形成される可能性があるが、反射電極３５が形成される表面は平坦化されることが好ましい。
反射電極３５は、画素２０毎に分割して配置されている。すなわち、反射電極３５は、画素２０Ｂ，２０Ｇ，２０Ｒのそれぞれに設けられている。また、隣り合う反射電極３５の各間には、間隙３５ＣＴが形成されている。したがって、隣り合う反射電極３５の各間には間隙３５ＣＴが設けられており、画素２０毎に電気的に分離され、異なる電位が印加可能に構成されている。
反射電極３５は、光反射性を有する導電材料からなり、平面視で矩形状に形成されている。反射電極３５は、画素電極３１よりも大きく、各画素２０の反射領域を規定している。本実施形態では、反射電極３５として、例えば第１層３５ａとなる膜厚３０ｎｍのチタン（Ｔｉ）膜の上に、第２層３５ｂとなる膜厚１００ｎｍのアルミニウム（Ａｌ）と銅（Ｃｕ）との合金（ＡｌＣｕ）膜を形成している。
反射電極３５は、層間絶縁層３４を貫通して配置された第１のコンタクト電極２８（図３及び図５（ａ）を参照。）を介して、上述したトランジスター１２４のドレインと電気的に接続されている。また、反射電極３５は、第１のコンタクト電極２８を介してトランジスター１２５のソース又はドレインの一方（図示せず）と電気的に接続されている。第１のコンタクト電極２８には、例えばタングステン（Ｗ）やチタン（Ｔｉ）、窒化チタン（ＴｉＮ）などの導電材料を用いることができる。本実施形態では、反射電極３５の第１層３５ａは第１のコンタクト電極２８と接続されている。
増反射層３６は、反射電極３５による反射特性を高めるためのものであり、例えば光透過性を有する絶縁材料からなる。増反射層３６は、反射電極３５の面上を覆うように配置されている。本実施形態では、増反射層３６として、例えば膜厚４０ｎｍの酸化シリコン（ＳｉＯ２）膜を形成している。
保護層３７は、間隙３５ＣＴが形成された反射電極３５の面上を覆うように設けられている。保護層３７は、第１の絶縁膜３９と、埋め込み絶縁膜４０とを有している。第１の絶縁膜３９は、増反射層３６、反射電極３５及び層間絶縁層３４の面上に設けられており、間隙３５ＣＴに沿って形成されている。したがって、第１の絶縁膜３９は、間隙３５ＣＴに対応した凹部３９ａを有している。埋め込み絶縁膜４０は、凹部３９ａを埋めるように形成されている。保護層３７は、凹部３７ａに埋め込まれた埋め込み絶縁膜によって、光路調整層３８と接する側の面上が平坦化されている。本実施形態では、第１の絶縁膜３９として、例えば膜厚８０ｎｍの窒化シリコン（ＳｉＮ）膜を形成し、埋め込み絶縁膜４０として、酸化シリコン（ＳｉＯ２）膜を形成している。
光路調整層３８は、保護層３７の面上に配置された絶縁膜３８ａ，３８ｂを有している。光路調整層３８は、画素２０Ｂ，２０Ｇ，２０Ｒ毎に、反射電極３５と対向電極３３との間の光学的な距離に応じた光路調整を行う。
具体的に、光路調整層３８の膜厚は、画素２０Ｂ、画素２０Ｇ、画素２０Ｒの順で大きくなっている。すなわち、画素２０Ｂでは、図６（ａ）に示すように、例えば共振波長（輝度が最大となるピーク波長）が４７０ｎｍとなるように、絶縁膜３８ａ，３８ｂが省略されている。画素２０Ｇでは、図６（ｂ）に示すように、例えば共振波長が５４０ｎｍとなるように、絶縁膜３８ａが設けられている。画素２０Ｒでは、図６（ｃ）に示すように、例えば共振波長が６１０ｎｍとなるように、絶縁膜３８ａ，３８ｂが設けられている。本実施形態では、絶縁膜３８ａとして、例えば膜厚４０ｎｍの酸化シリコン（ＳｉＯ２）を形成し、絶縁膜３８ｂとして、例えば膜厚５０ｎｍの酸化シリコン（ＳｉＯ２）を形成している。また、増反射層３６及び保護層３７も、反射電極３５と対向電極３３との間の光学的な距離に応じた光路調整を行い、例えば、画素２０Ｂでは、増反射層３６及び保護層３７の膜厚は、例えば共振波長（輝度が最大となるピーク波長）が４７０ｎｍとなるように設定されている。
これにより、画素２０Ｂからは４７０ｎｍをピーク波長とする青色（Ｂ）の光が発せられ、画素２０Ｇからは５４０ｎｍをピーク波長とする緑色（Ｇ）の光が発せられ、画素２０Ｒからは６１０ｎｍをピーク波長とする赤色（Ｒ）の光が発せられる。有機ＥＬ装置１００では、このような共振構造を有する有機ＥＬ素子３０によって、各画素２０から発せられる表示光の色純度を高めている。
光路調整層３８は、各有機ＥＬ素子３０Ｂ，３０Ｇ，３０Ｒの間に設けられている。具体的には、光路調整層３８は、埋め込み絶縁膜４０と同種の材料で構成されており、光路調整層３８は埋め込み絶縁膜４０を覆うように設けられている。このような構成によれば、保護層３７の画素電極３１側の表面の平坦性を損なうことなく、共振波長に応じて光路調整層３８を加工可能である。本実施形態では、光路調整層３８及び埋め込み絶縁膜４０は、酸化シリコン（ＳｉＯ２）により構成されている。
光路調整層３８の上には、図５（ａ），（ｂ）及び図６（ａ）〜（ｃ）に示すように、画素電極３１が配置されている。画素電極３１は、第２のコンタクト電極４１を介して反射電極３５と電気的に接続されている。具体的には、保護層３７及び増反射層３６を貫通するように、コンタクトホール４１ＣＴが設けられている。コンタクトホール４１ＣＴは、開口２９ＣＴとは平面視で重ならない領域、すなわち画素分離層２９が形成された領域の下方に位置している。
第２のコンタクト電極４１は、第１のコンタクト部４１ａと、第２のコンタクト部４１ｂとを有している。第１のコンタクト部４１ａは、コンタクトホール４１ＣＴ内に配置されており、反射電極３５の第２層３５ｂと接続されている。第２のコンタクト部４１ｂは、保護層３７の面上に配置されており、画素電極３１と接続されている。本実施形態では、第２のコンタクト電極４１として、例えば窒化チタン（ＴｉＮ）膜を形成し、第２のコンタクト部４１ｂの厚みが５０ｎｍとなるように形成している。
図５（ａ），（ｂ）及び図６（ａ）〜（ｃ）の示すように、光路調整層３８の一部は、第２のコンタクト電極４１と重なるように形成されている。このような構成によれば、保護層３７の画素電極３１側の表面の平坦性を損なうことなく、各有機ＥＬ素子３０Ｂ，３０Ｇ，３０Ｒの間の領域の近傍に第２のコンタクト電極４１を配置することができる。これにより、発光に寄与しない領域を縮小でき、各画素２０の開口率を高めることが可能である。
図６（ａ）に示すように、画素２０Ｂにおいて、光路調整層３８を構成する絶縁膜３８ａ，３８ｂは、第２のコンタクト電極４１の一部又は埋め込み絶縁膜４０と重なる領域に設けられている。光路調整層３８を構成する絶縁膜３８ａ，３８ｂは、第２のコンタクト電極４１の一部の面上には設けられておらず、当該部位において画素電極３１を構成する導電材料は第２のコンタクト電極４１に積層され、画素電極３１を構成する導電材料は第２のコンタクト電極４１に接している。
図６（ｂ）に示すように、画素２０Ｇにおいて、光路調整層３８を構成する絶縁膜３８ａは、第２のコンタクト電極４１の一部又は埋め込み絶縁膜４０と重なる領域に設けられている。そして、絶縁膜３８ｂにはコンタクトホールが設けられ、画素電極３１を構成する導電材料がこのコンタクトホール内に配置され、画素電極３１は第２のコンタクト電極４１と接続される。画素２０Ｇにおいて、光路調整層３８を構成する絶縁膜３８ｂは、当該コンタクトホールを除き、ほぼ全面に設けられている。より具体的には、光路調整層３８を構成する絶縁膜３８ａは、第２のコンタクト電極４１の一部、反射電極３５、又は埋め込み絶縁膜４０と重なる領域に設けられている。
図６（ｃ）に示すように、画素２０Ｒにおいて、光路調整層３８を構成する絶縁膜３８ａ，３８ｂは、第２のコンタクト電極４１の一部、反射電極３５、又は埋め込み絶縁膜４０と重なる領域に設けられている。そして、絶縁膜３８ａ，３８ｂにはコンタクトホールが設けられ、画素電極３１を構成する導電材料がこのコンタクトホール内に配置され、画素電極３１は第２のコンタクト電極４１と接続される。
なお、図示を省略するが、画素電極３１の上には、上述した発光機能層３２及び対向電極３３が配置され、その上に更に、素子基板１０の面上を覆うと共に、有機ＥＬ素子３０の面上を平坦化する封止層（パッシベーション膜）が配置されることによって、有機ＥＬ素子３０への水分や酸素等の侵入を抑制している。上述したカラーフィルター層５０は、この封止層の面上に配置されている。
ここで、図７は、有機ＥＬ装置１００の表示領域Ｅと周辺領域Ｆとの間における断面図である。また、図８（ａ）は、外部接続用端子１０３の構成を平面図であり、図８（ｂ）は、図８（ａ）中に示す線分Ｅ−Ｅ’による断面図である。
本実施形態の有機ＥＬ装置１００では、図７及び図８（ａ），（ｂ）に示すように、表示領域Ｅの外側に設けられた周辺領域Ｆにおいて、外部接続用端子１０３は、反射電極３５と同じ第１の導電膜３５ＬＹにより形成される第１の端子層３５０と、コンタクト電極４１と同じ第２の導電膜４１ＬＹにより形成される第２の端子層４１０と、画素電極３１と同じ第３の導電膜３１ＬＹにより形成される第３の端子層３１０とが順に積層された構造を有している。
第１の端子層３５０は、層間絶縁層３４の面上に平面視で矩形状に形成されている。増反射層３６は、第１の端子層３５０の端部を覆うように配置されている。保護層３７の第１の絶縁膜３９は、第１の端子層３５０及び増反射層３６が配置された層間絶縁層３４の面上を第１の絶縁膜３９が覆うように形成されている。保護層３７の埋め込み絶縁膜４０は、第１の絶縁膜３９に形成された凹部３９ｂに埋め込まれている。このような構造により、保護層３７の第２の端子層４１０側の上面が平坦化されている。
第１の端子層３５０の上には、増反射層３６及び保護層３７（第１の絶縁膜３９）を貫通する第１のコンタクトホール４１０ＣＴが形成されている。第２の端子層４１０は、第１のコンタクトホール４１０ＣＴに埋め込まれた状態で保護層３７の面上に配置されている。これにより、第２の端子層４１０は、第１のコンタクトホール４１０ＣＴから露出した第１の端子層３５０（第１の導電膜３５ＬＹ）の面上に積層されている。
光路調整層３８は、第２の端子層４１０が配置された保護層３７の面上を絶縁膜３８ａ，３８ｂが覆うように配置されている。第２の端子層４１０の上には、光路調整層３８を貫通する第２のコンタクトホール３１０ＣＴが形成されている。第３の端子層３１０Ｔは、第２のコンタクトホール３１０ＣＴに埋め込まれた状態で光路調整層３８の面上に配置されている。これにより、第３の端子層３１０は、第２のコンタクトホール３１０ＣＴから露出した第２の端子層４１０（第２の導電膜４１ＬＹ）の面上に積層されている。
画素分離層２９は、第２の端子層４１０が配置された光路調整３８の面上を覆うように配置されている。画素分離層２９には、外部接続用端子１０３（第３の端子層３１）を露出させる端子開口部２９０ＣＴが設けられている。
本実施形態において、第１の導電膜３５ＬＹは、ＡｌＣｕ膜からなり、第２の導電膜４１ＬＹは、ＴｉＮ膜からなり、第３の導電膜３１ＬＹは、ＩＴＯ膜からなる。すなわち、第２の導電膜４１ＬＹは、第３の導電膜３１ＬＹよりも電導性の高い導電材料からなる。
この場合、外部接続用端子１０３において、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）との間に、第２の端子層４１０（第２の導電膜４１ＬＹ）を設けることで、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）とが直接積層される場合よりも、外部接続用端子１０３の抵抗値を下げることが可能である。また、反射電極３５は、第１の導電膜３５ＬＹにより形成されるため、この反射電極３５の反射率が低下することを防ぐことができる。
また、本実施形態の有機ＥＬ装置１００を製造する際は、第１の端子層３５０に反射電極３５と同じ第１の導電膜３５ＬＹと、第２の端子層４１０にコンタクト電極４１と同じ第２の導電膜４１ＬＹと、第３の端子層３１０に画素電極３１と同じ第３の導電膜３１ＬＹとを用いて、有機ＥＬ素子３０を作製するプロセス中で、第１の端子層３５０と、第２の端子層４１０と、第３の端子層３１０とが順に積層された外部接続用端子１０３を作製することが可能である。
（有機ＥＬ装置の製造方法）
具体的に、本実施形態の有機ＥＬ装置１００の製造方法について、図９（ａ）〜（ｆ）を参照して説明する。なお、図９（ａ）〜（ｆ）は、上記有機ＥＬ装置１００の製造工程として、有機ＥＬ素子３０（本実施形態では３０Ｒを例示する。）と外部接続用端子１０３とを作製する工程を説明するための断面図である。また、図９（ａ）〜（ｆ）中の右側には、表示領域Ｅにおける１つの画素２０（本実施形態では２０Ｒを例示する。）を示し、図９（ａ）〜（ｆ）中の左側には、周辺領域Ｆにおける１つの外部接続用端子１０３を示している。
本実施形態では、有機ＥＬ素子３０を作製するプロセス中で、第１の端子層３５０と、第２の端子層４１０と、第３の端子層３１０とが順に積層された外部接続用端子１０３を作製することが可能である。
具体的に、本実施形態の製造方法では、先ず、図９（ａ）に示すように、層間絶縁層３４の面上に、Ｔｉ／ＡｌＣｕ膜（第１の導電膜３５ＬＹ）と、ＳｉＯ２膜（増反射層３６）とを順に積層した後に、その上に、フォトリソグラフィ技術を用いて反射電極３５と第１の端子層３５０とに対応した形状のマスク層（図示せず）を形成する。そして、層間絶縁層３４の表面が露出するまでＴｉ／ＡｌＣｕ膜及びＳｉＯ２膜をエッチングした後、マスク層を除去する。これにより、Ｔｉ／ＡｌＣｕ膜及びＳｉＯ２膜を反射電極３５及び第１の端子層３５０に対応した形状にパターニングすることができる。
次に、図９（ｂ）に示すように、この上に、ＳｉＮ膜（第１の絶縁膜３９）を形成すると共に、第１の絶縁膜３９に形成された凹部３９ａ，３９ｂにＳｉＯ２膜（埋め込み絶縁膜４０）を埋め込み形成する。これにより、上面が平坦化された保護層３７が形成される。
次に、図９（ｃ）に示すように、増反射層３６及び保護層３７を貫通するように、反射電極３５の上にコンタクトホール４１ＣＴと、第１の端子層３５０の上に第１のコンタクトホール４１０ＣＴとを形成する。その後、これらのコンタクトホール４１ＣＴ，４１０ＣＴに埋め込まれた状態で、保護層３７の面上を覆うＴｉＮ膜（第２の導電膜４１ＹＬ）を形成する。その後、その上に、フォトリソグラフィ技術を用いて第２のコンタクト電極４１と第２の端子層４１０とに対応した形状のマスク層（図示せず）を形成する。そして、保護層３７の表面が露出するまでＴｉＮ膜をエッチングした後、マスク層を除去する。これにより、ＴｉＮ膜を第２のコンタクト電極４１及び第２の端子層４１０に対応した形状にパターニングすることができる。
次に、図９（ｄ）に示すように、この上に、絶縁膜３８ａ，３８ｂを順に積層することによって光路調整層３８を形成する。その後、光路調整層３８を貫通するように、第２のコンタクト電極４１の上にコンタクトホール３１ＣＴと、第２の端子層４１０の上に第２のコンタクトホール３１０ＣＴを形成する。
次に、図９（ｅ）に示すように、これらのコンタクトホール３１ＣＴ，３１０ＣＴに埋め込まれた状態で、光路調整層３８の面上を覆うＩＴＯ膜（第３の導電膜３１ＬＹ）を形成する。その後、その上に、フォトリソグラフィ技術を用いて画素電極３１と第３の端子層３１０とに対応した形状のマスク層（図示せず）を形成する。そして、光路調整層３８の表面が露出するまでＩＴＯ膜をエッチングした後、マスク層を除去する。これにより、ＩＴＯ膜を画素電極３１及び第３の端子層３１０に対応した形状にパターニングすることができる。その後、ＳｉＯ２膜（画素分離層２９）を形成した後、画素電極３１の上に開口２９ＣＴと、第３の端子層３１０の上に端子開口部２９０ＣＴとを形成する。
以上のように、本実施形態の製造方法では、第１の端子層３５０に反射電極３５と同じ第１の導電膜３５ＬＹと、第２の端子層４１０に第２のコンタクト電極４１と同じ第２の導電膜４１ＬＹと、第３の端子層３１０に画素電極３１と同じ第３の導電膜３１ＬＹとを用いて、有機ＥＬ素子３０を作製するプロセス中で、第１の端子層３５０と、第２の端子層４１０と、第３の端子層３１０とが順に積層された外部接続用端子１０３を作製することが可能である。
また、本実施形態の製造方法では、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）との間に、第２の端子層４１０（第２の導電膜４１ＬＹ）を形成することで、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）とを直接積層する場合よりも、外部接続用端子１０３の抵抗値を下げることが可能である。また、反射電極３５は、第１の導電膜３５ＬＹにより形成されるため、この反射電極３５の反射率が低下することを防ぐことができる。
また、本実施形態の有機ＥＬ装置１００では、上述した第１のコンタクト電極２８を介してトランジスター１２４と反射電極３５とが電気的に接続され、第２のコンタクト電極４１を介して反射電極３５と画素電極３１とが電気的に接続された構成となっている。すなわち、画素電極３１は、反射電極３５を介してトランジスター１２４と電気的に接続されている。
これにより、本実施形態の有機ＥＬ装置１００では、電源線の一部が反射電極を構成する場合や、電源線と反射電極とを電気的に接続する場合とは異なり、反射電極３５と画素電極３１とを電気的に接続することによって、反射電極３５と画素電極３１とが同電位となっている。これにより、反射電極３５と画素電極３１との間の絶縁膜（増反射層３６や保護層３７、光路調整層３８など。）に欠陥等が生じて電源線と画素電極との間で短絡（ショート）するといったことを回避できるため、歩留まりの更なる向上を図ることが可能である。
また、本実施形態の有機ＥＬ装置１００では、このような構成によって、トランジスター１２４から反射電極３５を介して画素電極３１に印加される電位を制御しながら、信頼性の高い有機ＥＬ素子３０の発光動作を行うことが可能である。
また、本実施形態の有機ＥＬ装置１００では、上述したコンタクト電極４１が、コンタクトホール４１ＣＴに埋め込まれた状態で反射電極３５と接続される第１のコンタクト部４１ａと、光路調整層３８の面上を覆った状態で画素電極３１と接続される第２のコンタクト部４１ｂとを有している。この場合、第２のコンタクト電極４１を介して反射電極３５と画素電極３１とを確実に接続することが可能である。
さらに、本実施形態の有機ＥＬ装置１００では、上述した光路調整層３８の少なくとも一部の端部が第２のコンタクト部４１ｂの面上に位置することによって、光路調整層３８を所定の形状にパターニングする際に、第２のコンタクト部４１ｂを光路調整層３８のエッチングストッパーとして機能させると共に、各画素２０の開口率を高めることが可能である。また、外部接続用端子１０３において、第２の端子層４１０は、光路調整層３８のエッチングストッパーとして機能させることができる。
また、本実施形態の有機ＥＬ装置１００では、上述した保護層３７の光路調整層３８と接する側の面上が平坦化されているため、画素２０毎に光路調整層３８の厚みを調整することによって、反射電極３５と画素電極３１との間の光路調整を正確に行うことが可能である。これにより、上述した共振構造による色再現性の良い有機ＥＬ素子３０の発光動作を行うことが可能である。また、外部接続用端子１０３において、第１の端子層３５０等による段差を保護層３７により平坦化されている。したがって、複数の外部接続用端子１０３が設けられた領域を平坦にすることができ、外部の回路との接続を確実に行うことができる。
また、本実施形態の有機ＥＬ装置１００では、上述した保護層３７の面上に配置される光路調整層３８も平坦化されるため、この光路調整層３８の面上に配置される画素電極３１の端部を凹部３９ａが形成された位置よりも外側に位置させることができる。これにより、画素２０の開口率、すなわち上述した画素２０の発光領域を規定する開口２９ＣＴの開口面積（発光面積）を大きくすることが可能である。
また、本実施形態の有機ＥＬ装置１００では、上述した第１の絶縁膜３９の面上に光路調整層３８（絶縁膜３８ａ，３８ｂ）の少なくとも一部の端部が位置するように配置されている。このうち、光路調整層３８（絶縁膜３８ａ，３８ｂ）及び埋め込み絶縁膜４０には、酸化シリコン（ＳｉＯ２）が用いられ、第１の絶縁膜３９には、酸化シリコン（ＳｉＯ２）よりもエッチングレートが低い窒化シリコン（ＳｉＮ）が用いられている。
この場合、例えばフッ素系ガスを用いたドライエッチングによって、窒化シリコンに対して酸化シリコンを選択的にエッチングすることができる。したがって、光路調整層３８を所定の形状にパターニングする際に、埋め込み絶縁膜４０を保護しながら、第１の絶縁膜３９を光路調整層３８のエッチングストッパーとして機能させることが可能である。
（変形例）
次に、上記有機ＥＬ装置１００の変形例として、図１０及び図１１に示す有機ＥＬ装置２００について説明する。なお、図１０は、画素２０（画素２０Ｂ，２０Ｇ，２０Ｒ）の構成を示す平面図である。図１１は、図１０中に示す線分Ｅ─Ｅ’による画素２０Ｇの断面図である。また、以下の説明では、上記有機ＥＬ装置１００と同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
有機ＥＬ装置２００は、図１０及び図１１に示すように、上記画素２０毎に分割して配置された反射電極３５の代わりに、電源線６の一部により構成された反射電極６０を備えている。すなわち、この反射電極６０は、各画素２０Ｂ，２０Ｇ，２０Ｒに共通して配置されている。
また、図３に示したように、電源線６には、トランジスター１２１のソース及び容量２１の一端が接続されている。したがって、反射電極６０は、発光機能層３２側からの光を反射すると共に、電源の高位側となる電位Ｖｅｌを画素回路１１０に供給する役割を果たす。第１のコンタクト電極２８と同様、層間絶縁層（絶縁層）３４には、コンタクト電極を備える。
また、有機ＥＬ装置２００は、上記第１のコンタクト電極２８と電気的に接続される中継電極６１を備えている。各画素２０には、平面視で矩形状の開口６０ＣＴが形成されている。コンタクトホール６０ＣＴは、反射電極６０を貫通する孔部であり、中継電極６１は、この開口６０ＣＴの内側に配置されている。
本実施形態では、反射電極６０及び中継電極６１として、例えば膜厚３０ｎｍのチタン（Ｔｉ）膜の上に、膜厚１００ｎｍのアルミニウム（Ａｌ）と銅（Ｃｕ）との合金（ＡｌＣｕ）膜を形成している。
また、有機ＥＬ装置２００は、上記増反射層３６が省略されると共に、上記保護層３７及び光路調整層３８の代わりに、光学調整層６２を備えている。光学調整層６２は、開口６０ＣＴが形成された反射電極６０の面上を覆うと共に、開口６０ＣＴの内側に形成された凹部６３ａを有する第１の絶縁膜６３と、凹部６３ａに埋め込まれた埋め込み絶縁膜６４と、第１の絶縁膜６３の面上に配置された第２の絶縁膜６６とを有している。
また、有機ＥＬ装置２００は、上記第２のコンタクト電極４１の代わりに、画素電極３１と電気的に接続される第２のコンタクト電極６７を備えている。第２のコンタクト電極６７は、中継電極６１と接続される第１のコンタクト部６７ａと、画素電極３１と接続される第２のコンタクト部６７ｂとを有している。コンタクトホール６７ＣＴは、第１の絶縁膜６３を貫通する孔部であり、第１のコンタクト部６７ａは、コンタクトホール６７ＣＴに埋め込まれるように形成されている。第２のコンタクト部６７ｂは、第２の絶縁膜６６の面上に配置されている。
光学調整層６２のうち、第１の絶縁膜６３及び埋め込み絶縁膜６４は、保護層として機能している。また、第２の絶縁膜６６は、光路調整層として機能している。
第２の絶縁膜６６は、第１の絶縁膜６３及び第２のコンタクト部６７ｂの面上を覆うように配置されている。画素電極３１は、この第２の絶縁膜６６に形成されたコンタクトホール３１ＣＴを介してコンタクト電極６７（第２のコンタクト部６７ｂ）と接続されている。
なお、本実施形態では、第１の絶縁膜６３として、窒化シリコン（ＳｉＮ）膜を形成し、埋め込み絶縁膜６４、第２の絶縁膜６６として、酸化シリコン（ＳｉＯ２）膜を形成している。
また、光学調整層６２の膜厚は、画素２０Ｂ、画素２０Ｇ、画素２０Ｒの順で大きくなっている。すなわち、画素２０Ｂでは、例えば共振波長（輝度が最大となるピーク波長）が４７０ｎｍとなるように、第１の絶縁膜６３が設けられている。画素２０Ｇでは、例えば共振波長が５４０ｎｍとなるように、第１の絶縁膜６３及び第２の絶縁膜６６が設けられている。画素２０Ｒでは、例えば共振波長が６１０ｎｍとなるように、第１の絶縁膜６３、第２の絶縁膜６６及び第３の絶縁膜（図示せず）が設けられている。
なお、本実施形態において、増反射層３６を省略したが、第１の絶縁膜６３と反射電極６０との間に増反射層３６を備えた構成であってもよい。
以上のような構成を有する有機ＥＬ装置２００では、中継電極６１及びコンタクト電極６７を介してトランジスター１２４と画素電極３１とが電気的に接続されている。また、コンタクト電極６７は、中継電極６１及び開口６０ＣＴを覆うように設けられている。そして、コンタクト電極６７は、反射電極６０の少なくとも一部と平面視重なるように設けられている。そして、コンタクト電極６７は遮光性を有している。この構成によれば、開口６０ＣＴから入射する光をコンタクト電極６７で遮光することによって、表示品質を向上させることが可能である。なお、本実施形態では、コンタクト電極６７として、例えば厚みが５００ｎｍの窒化チタン（ＴｉＮ）膜を形成している。
本実施形態の有機ＥＬ装置２００では、上述した有機ＥＬ装置１００と同様に、第１の端子層３５０に反射電極３５と同じ第１の導電膜３５ＬＹと、第２の端子層４１０にコンタクト電極６７と同じ第２の導電膜４１ＬＹと、第３の端子層３１０に画素電極３１と同じ第３の導電膜３１ＬＹとを用いて、有機ＥＬ素子３０を作製するプロセス中で、第１の端子層３５０と、第２の端子層４１０と、第３の端子層３１０とが順に積層された外部接続用端子１０３を作製することが可能である。
したがって、本実施形態の有機ＥＬ装置２００では、上述した有機ＥＬ装置１００と同様に、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）との間に、第２の端子層４１０（第２の導電膜４１ＬＹ）を形成することで、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）とを直接積層する場合よりも、外部接続用端子１０３の抵抗値を下げることが可能である。また、反射電極３５は、第１の導電膜３５ＬＹにより形成されるため、この反射電極３５の反射率が低下することを防ぐことができる。
なお、本実施形態の有機ＥＬ装置２００の製造方法については、その説明を省略するものの、上述した有機ＥＬ装置１００の製造方法と同様の方法を用いることによって、同様の効果を得ることが可能である。
すなわち、第１の端子層３５０に反射電極３５と同じ第１の導電膜３５ＬＹと、第２の端子層４１０に第２のコンタクト電極６７と同じ第２の導電膜４１ＬＹと、第３の端子層３１０に画素電極３１と同じ第３の導電膜３１ＬＹとを用いて、有機ＥＬ素子３０を作製するプロセス中で、第１の端子層３５０と、第２の端子層４１０と、第３の端子層３１０とが順に積層された外部接続用端子１０３を作製することが可能である。
また、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）との間に、第２の端子層４１０（第２の導電膜４１ＬＹ）を形成することで、第１の端子層３５０（第１の導電膜３５ＬＹ）と第３の端子層３１０（第３の導電膜３１ＬＹ）とを直接積層する場合よりも、外部接続用端子１０３の抵抗値を下げることが可能である。また、反射電極３５は、第１の導電膜３５ＬＹにより形成されるため、この反射電極３５の反射率が低下することを防ぐことができる。
（電子機器）
次に、上記有機ＥＬ装置１００，２００を備えた電子機器の一例として、図１２に示すヘッドマウントディスプレイ１０００について説明する。なお、図１２は、マウントディスプレイ１０００の構成を示す概略図である。
ヘッドマウントディスプレイ１０００は、図１２に示すように、左右の目に対応して設けられた２つの表示部１００１を有している。観察者Ｍはヘッドマウントディスプレイ１０００を眼鏡のように頭部に装着することにより、表示部１００１に表示された文字や画像などを見ることができる。例えば、左右の表示部１００１に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。
表示部１００１には、上記有機ＥＬ装置１００，２００が用いられている。上記有機ＥＬ装置１００，２００では、上述した反射電極３５の反射率が低下することを防ぎつつ、外部接続用端子１０３の抵抗値を下げることが可能である。したがって、表示部１００１に上記有機ＥＬ装置１００，２００を搭載することで、点欠陥の発生が抑制され且つ高品位の表示のヘッドマウントディスプレイ１０００を提供することが可能である。
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
具体的に、本発明を適用した電気光学装置としては、上述した発光素子として有機ＥＬ素子を備えた有機ＥＬ装置に限定されず、例えば無機ＥＬ素子やＬＥＤなどの自発光型の発光素子備えた電気光学装置に対して本発明を幅広く適用することが可能である。
また、本発明を適用した電子機器としては、上述したヘッドマウントディスプレイ１０００に限らず、例えば、ヘッドアップディスプレイや、デジタルカメラの電子ビューファインダー、携帯型情報端末、ナビゲーターなどの表示部に、本発明を適用した電気光学装置を用いた電子機器を挙げることができる。
６…電源線 １０…素子基板 ２０（２０Ｂ，２０Ｇ，２０Ｒ）…画素 ２８…第１のコンタクト電極 ３０（３０Ｂ，３０Ｇ，３０Ｒ）…有機ＥＬ素子（発光素子） ３１…画素電極（第１の電極） ３１ＬＹ…第３の導電膜 ３１０…第３の端子層 ３１０ＣＴ…第２のコンタクトホール ３２…発光機能層（発光層） ３３…対向電極（第２の電極） ３４…層間絶縁層（絶縁層） ３５…反射電極 ３５ＣＴ…開口 ３５ＬＹ…第１の導電膜 ３５０…第１の端子層 ３６…増反射層 ３７…保護層 ３８…光路調整層 ３９…第１の絶縁膜 ３９ａ，３９ｂ…凹部 ４０…埋め込み絶縁膜 ４１…第２のコンタクト電極 ４１ａ…第１のコンタクト部 ４１ｂ…第２のコンタクト部 ４１ＣＴ…コンタクトホール ４１ＬＹ…第２の導電膜 ４１０…第２の端子層 ４１０ＣＴ…第１のコンタクトホール ６０…反射電極 ６０ＣＴ…開口 ６１…中継電極 ６２…光学調整層（保護層、光路調整層） ６３…第１の絶縁膜 ６３ａ…凹部 ６４…埋め込み絶縁膜 ６６…第２の絶縁膜 ６７…第２のコンタクト電極 ６７ａ…第１のコンタクト部 ６７ｂ…第２のコンタクト部 ６７ＣＴ…コンタクトホール ６７ＥＬ…導電膜 ６８…マスク層 Ｅ…表示領域 Ｆ…周辺領域 １００，２００…有機ＥＬ装置（電気光学装置） １０３…外部接続用端子（端子） １１０…画素回路 １２４…トランジスター １０００…ヘッドマウントディスプレイ（電子機器）

Claims (9)

  1. 複数の発光素子がマトリックス状に配列された表示領域と、前記表示領域の外側に端子が配置された周辺領域と、含む素子基板を備え、
    前記発光素子は、反射電極と、光学調整層と、第１の電極と、発光層と、第２の電極と、が積層され、前記第１の電極がコンタクト電極と電気的に接続された構造を有し、
    前記端子は、前記反射電極と同じ第１の導電膜により形成される第１の端子層と、前記コンタクト電極と同じ第２の導電膜により形成される第２の端子層と、前記第１の電極と同じ第３の導電膜により形成される第３の端子層と、が積層された構造を有することを特徴とする電気光学装置。
  2. 前記第３の導電膜は、透明導電材料を含み、
    前記第２の導電膜は、前記第３の導電膜よりも導電性の高い導電材料を含み、
    前記第１の導電膜は、導電材料を含むことを特徴とする請求項１に記載の電気光学装置。
  3. 前記第３の導電膜は、酸化インジウムスズを含み、
    前記第２の導電膜は、窒化チタンを含み、
    前記第１の導電膜は、アルミニウム及び銅を含むことを特徴とする請求項２に記載の電気光学装置。
  4. 前記第１の電極は、前記コンタクト電極を介して前記反射電極と電気的に接続され、
    前記反射電極は、前記画素毎に分割して配置されると共に、前記発光素子を駆動するトランジスターと電気的に接続されていることを特徴とする請求項１〜３の何れか一項に記載の電気光学装置。
  5. 前記反射電極は、電源線の一部により構成され、
    前記反射電極に形成された開口の内側に、前記発光素子を駆動するトランジスターと電気的に接続される中継電極が配置され、
    前記第１の電極は、前記コンタクト電極を介して前記中継電極と電気的に接続されていることを特徴とする請求項１〜３の何れか一項に記載の電気光学装置。
  6. 請求項１〜５の何れか一項に記載の電気光学装置を備えることを特徴とする電子機器。
  7. 複数の発光素子がマトリックス状に配列された表示領域と、前記表示領域の外側に端子が配置された周辺領域と、含み、前記発光素子は、反射電極と、光学調整層と、第１の電極と、発光層と、第２の電極と、が積層され、前記第１の電極がコンタクト電極と電気的に接続された構造を有し、前記端子は、第１の端子層と、第２の端子層と、第３の端子層と、が積層された構造を有する電気光学装置の製造方法であって、
    第１の導電膜を形成し、前記第１の導電膜をパターニングすることによって、前記表示領域に前記反射電極を形成し、前記周辺領域に前記第１の端子層を形成する工程と、
    第２の導電膜を形成し、前記第２の導電膜をパターニングすることによって、前記表示領域に前記コンタクト電極を形成し、前記周辺領域において前記第１の端子層の上に前記第２の端子層を積層する工程と、
    第３の導電膜を形成し、前記第３の導電膜をパターニングすることによって、前記表示領域に前記第１の電極を形成し、前記周辺領域において前記第２の端子層の上に前記第３の端子層を積層する工程と、を含むことを特徴とする電気光学装置の製造方法。
  8. 前記第３の導電膜は、透明導電材料を含み、
    前記第２の導電膜は、前記第３の導電膜よりも導電性の高い導電材料を含み、
    前記第１の導電膜は、反射導電材料を含むことを特徴とする請求項７に記載の電気光学装置の製造方法。
  9. 前記第３の導電膜は、酸化インジウムスズを含み、
    前記第２の導電膜は、窒化チタンを含み、
    前記第１の導電膜は、アルミニウム及び銅を含むことを特徴とする請求項８に記載の電気光学装置の製造方法。
JP2014262959A 2014-12-25 2014-12-25 電気光学装置及びその製造方法、電子機器 Active JP6332019B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014262959A JP6332019B2 (ja) 2014-12-25 2014-12-25 電気光学装置及びその製造方法、電子機器
CN201510770982.7A CN105742314B (zh) 2014-12-25 2015-11-12 光电装置以及其制造方法、电子设备
US14/958,028 US9673416B2 (en) 2014-12-25 2015-12-03 Electro-optical apparatus, manufacturing method thereof, and electronic device
TW104143221A TWI688090B (zh) 2014-12-25 2015-12-22 電光裝置及其製造方法、電子機器
US15/497,654 US9991472B2 (en) 2014-12-25 2017-04-26 Electro-optical apparatus, manufacturing method thereof, and electronic device
US15/972,629 US10490776B2 (en) 2014-12-25 2018-05-07 Electro-optical apparatus, manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014262959A JP6332019B2 (ja) 2014-12-25 2014-12-25 電気光学装置及びその製造方法、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018088443A Division JP6665885B2 (ja) 2018-05-01 2018-05-01 電気光学装置及びその製造方法、電子機器

Publications (2)

Publication Number Publication Date
JP2016122612A true JP2016122612A (ja) 2016-07-07
JP6332019B2 JP6332019B2 (ja) 2018-05-30

Family

ID=56165289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014262959A Active JP6332019B2 (ja) 2014-12-25 2014-12-25 電気光学装置及びその製造方法、電子機器

Country Status (4)

Country Link
US (3) US9673416B2 (ja)
JP (1) JP6332019B2 (ja)
CN (1) CN105742314B (ja)
TW (1) TWI688090B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947890B2 (en) 2016-02-15 2018-04-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US9985241B2 (en) 2016-02-15 2018-05-29 Seiko Epson Corporation Electro-optical apparatus and electronic device
US10431775B2 (en) 2016-06-06 2019-10-01 Seiko Epson Corporation Organic EL device, method for manufacturing organic EL device, and electronic instrument
JP2019194970A (ja) * 2018-04-26 2019-11-07 キヤノン株式会社 有機デバイス、表示装置、撮像装置、照明装置、移動体、および、有機デバイスの製造方法
JP2019536192A (ja) * 2016-11-29 2019-12-12 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． トップエミッション型ｏｌｅｄ表示基板、トップエミッション型ｏｌｅｄ表示装置、及びトップエミッション型ｏｌｅｄ表示基板の製造方法
WO2022054843A1 (ja) * 2020-09-11 2022-03-17 ソニーセミコンダクタソリューションズ株式会社 表示装置、発光装置および電子機器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332019B2 (ja) * 2014-12-25 2018-05-30 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器
JP6696193B2 (ja) * 2016-02-09 2020-05-20 セイコーエプソン株式会社 電気光学装置、および電子機器
JP6784031B2 (ja) * 2016-02-15 2020-11-11 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
KR102617379B1 (ko) * 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
JP2018116769A (ja) * 2017-01-16 2018-07-26 株式会社ジャパンディスプレイ 表示装置
WO2018173465A1 (ja) * 2017-03-21 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 発光素子、表示装置、および電子機器
DE102017116049A1 (de) * 2017-07-17 2019-01-17 Osram Oled Gmbh Verfahren zum herstellen eines substrats für ein optoelektronisches bauelement, verfahren zum herstellen eines optoelektronischen bauelements, substrat für ein optoelektronisches bauelement und optoelektronisches bauelement
CN109411627B (zh) * 2018-10-30 2020-11-24 固安翌光科技有限公司 一种有机发光二极管
KR20220060021A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109398A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd 表示装置
JP2005258395A (ja) * 2004-03-09 2005-09-22 Samsung Sdi Co Ltd 電界発光ディスプレイ装置
JP2007207460A (ja) * 2006-01-31 2007-08-16 Seiko Epson Corp 有機ｅｌ装置および電子機器、有機ｅｌ装置の製造方法
JP2008041277A (ja) * 2006-08-01 2008-02-21 Casio Comput Co Ltd 発光素子を用いたディスプレイパネル及びその製造方法
JP2010198754A (ja) * 2009-02-23 2010-09-09 Seiko Epson Corp 有機ｅｌ装置および有機ｅｌ装置の製造方法、ならびに電子機器
JP2011048027A (ja) * 2009-08-25 2011-03-10 Toshiba Mobile Display Co Ltd アレイ基板
JP2011187459A (ja) * 2011-06-29 2011-09-22 Semiconductor Energy Lab Co Ltd 発光装置
JP2013054863A (ja) * 2011-09-01 2013-03-21 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法および電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH0555575A (ja) * 1991-08-29 1993-03-05 Sharp Corp 半導体装置
JPH06308529A (ja) 1993-04-19 1994-11-04 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置
JPH0980416A (ja) * 1995-09-13 1997-03-28 Sharp Corp 液晶表示装置
TW384409B (en) * 1996-06-04 2000-03-11 Sharp Kk Liquid crystal display device
JPH1022508A (ja) * 1996-07-04 1998-01-23 Sharp Corp 薄膜トランジスタの製造方法
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
US6184960B1 (en) 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
JP3304298B2 (ja) 1998-02-27 2002-07-22 シャープ株式会社 液晶表示装置の製造方法
JP3767221B2 (ja) 1999-01-11 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP2003216064A (ja) 2002-01-24 2003-07-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2007242498A (ja) 2006-03-10 2007-09-20 Canon Inc 有機ｅｌ素子およびアレイ
JP5741221B2 (ja) 2011-05-31 2015-07-01 セイコーエプソン株式会社 発光装置および電子機器
JP5998626B2 (ja) 2012-05-15 2016-09-28 セイコーエプソン株式会社 電気光学装置および電子機器
JP2014022091A (ja) 2012-07-13 2014-02-03 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器
JP2014222592A (ja) 2013-05-13 2014-11-27 株式会社ジャパンディスプレイ 表示装置
JP6182985B2 (ja) 2013-06-05 2017-08-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP6332019B2 (ja) * 2014-12-25 2018-05-30 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109398A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd 表示装置
JP2005258395A (ja) * 2004-03-09 2005-09-22 Samsung Sdi Co Ltd 電界発光ディスプレイ装置
JP2007207460A (ja) * 2006-01-31 2007-08-16 Seiko Epson Corp 有機ｅｌ装置および電子機器、有機ｅｌ装置の製造方法
JP2008041277A (ja) * 2006-08-01 2008-02-21 Casio Comput Co Ltd 発光素子を用いたディスプレイパネル及びその製造方法
JP2010198754A (ja) * 2009-02-23 2010-09-09 Seiko Epson Corp 有機ｅｌ装置および有機ｅｌ装置の製造方法、ならびに電子機器
JP2011048027A (ja) * 2009-08-25 2011-03-10 Toshiba Mobile Display Co Ltd アレイ基板
JP2011187459A (ja) * 2011-06-29 2011-09-22 Semiconductor Energy Lab Co Ltd 発光装置
JP2013054863A (ja) * 2011-09-01 2013-03-21 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法および電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947890B2 (en) 2016-02-15 2018-04-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US9985241B2 (en) 2016-02-15 2018-05-29 Seiko Epson Corporation Electro-optical apparatus and electronic device
US10431775B2 (en) 2016-06-06 2019-10-01 Seiko Epson Corporation Organic EL device, method for manufacturing organic EL device, and electronic instrument
JP2019536192A (ja) * 2016-11-29 2019-12-12 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． トップエミッション型ｏｌｅｄ表示基板、トップエミッション型ｏｌｅｄ表示装置、及びトップエミッション型ｏｌｅｄ表示基板の製造方法
JP7220564B2 (ja) 2016-11-29 2023-02-10 京東方科技集團股▲ふん▼有限公司 トップエミッション型ｏｌｅｄ表示基板、トップエミッション型ｏｌｅｄ表示装置、及びトップエミッション型ｏｌｅｄ表示基板の製造方法
JP2019194970A (ja) * 2018-04-26 2019-11-07 キヤノン株式会社 有機デバイス、表示装置、撮像装置、照明装置、移動体、および、有機デバイスの製造方法
WO2022054843A1 (ja) * 2020-09-11 2022-03-17 ソニーセミコンダクタソリューションズ株式会社 表示装置、発光装置および電子機器

Also Published As

Publication number Publication date
US20160190504A1 (en) 2016-06-30
CN105742314B (zh) 2020-06-30
US20170229677A1 (en) 2017-08-10
US9673416B2 (en) 2017-06-06
TW201624691A (zh) 2016-07-01
US20180261802A1 (en) 2018-09-13
TWI688090B (zh) 2020-03-11
JP6332019B2 (ja) 2018-05-30
US9991472B2 (en) 2018-06-05
CN105742314A (zh) 2016-07-06
US10490776B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
JP6332019B2 (ja) 電気光学装置及びその製造方法、電子機器
JP6358078B2 (ja) 電気光学装置及び電子機器
JP6182985B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP6119437B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP6569549B2 (ja) 電気光学装置、電子機器、及び電気光学装置の製造方法
CN107086235B (zh) 电光学装置及电子设备
JP2017142926A (ja) 電気光学装置、および電子機器
JP6500433B2 (ja) 電気光学装置及びその製造方法、電子機器
JP6492403B2 (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
JP6428822B2 (ja) 電気光学装置及び電子機器
JP6201442B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP6550750B2 (ja) 電気光学装置及び電子機器
JP6665885B2 (ja) 電気光学装置及びその製造方法、電子機器
KR20210086334A (ko) 유기 발광 표시 장치
JP6557999B2 (ja) 発光素子、電気光学装置、電子機器、及び発光素子の製造方法
JP2016170935A (ja) 電気光学装置の製造方法
JP7427969B2 (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171120

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171219

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R150 Certificate of patent or registration of utility model

Ref document number: 6332019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250