JP2017228659A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017228659A
JP2017228659A JP2016123869A JP2016123869A JP2017228659A JP 2017228659 A JP2017228659 A JP 2017228659A JP 2016123869 A JP2016123869 A JP 2016123869A JP 2016123869 A JP2016123869 A JP 2016123869A JP 2017228659 A JP2017228659 A JP 2017228659A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
stress
semiconductor device
expansion member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016123869A
Other languages
English (en)
Other versions
JP6702019B2 (ja
JP2017228659A5 (ja
Inventor
谷　直樹
Naoki Tani
直樹 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Corp
Original Assignee
JTEKT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTEKT Corp filed Critical JTEKT Corp
Priority to JP2016123869A priority Critical patent/JP6702019B2/ja
Priority to US15/623,943 priority patent/US10211135B2/en
Priority to CN201710474001.3A priority patent/CN107527872A/zh
Priority to EP17177033.2A priority patent/EP3261416A1/en
Publication of JP2017228659A publication Critical patent/JP2017228659A/ja
Publication of JP2017228659A5 publication Critical patent/JP2017228659A5/ja
Application granted granted Critical
Publication of JP6702019B2 publication Critical patent/JP6702019B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体素子の接続端子と回路基板に設けられた配線とを電気的に接続するはんだでクラックが発生することを防ぐことができる半導体装置を提供することを課題とする。
【解決手段】半導体装置１００は、半導体素子１と、回路基板２と、金属配線３Ａ〜３Ｆと、膨張部材５を備える。回路基板２は、上面２１と、上面２１に対向する下面２２とを有する。金属配線３Ａ〜３Ｆは、上面２１及び下面２２の少なくとも一方に形成される。半導体素子１において、少なくとも２つの接続端子が、回路基板２の上面２１に対向するように配置された端子形成面１３に形成される。膨張部材５は、半導体素子１の端子形成面１３に固定され、半導体素子１の線膨張係数よりも大きい線膨張係数を有し、少なくとも２つの接続端子のうち互いに隣り合う２つの接続端子よりも大きいサイズを有する。
【選択図】図１

Description

本発明は、回路基板上に実装された半導体素子を有する半導体装置に関する。
半導体素子の高機能化に伴って、半導体素子に設けられる接続端子の数が増加する傾向にある。一方で、半導体素子の小型化も求められている。このため、複数の接続端子を狭い領域に効率よく設けるために、フリップチップ構造が半導体素子に採用されている。フリップチップ構造は、例えば、半導体素子の底面に複数の接続端子がアレイ状に配列された構造を有する。
しかし、フリップチップ構造を有する半導体素子を回路基板上に実装した場合、回路基板と半導体素子とを接続するはんだにおいて、クラックが発生することがある。
半導体素子や、半導体素子の周辺に設置された熱源で発生する熱によって、回路基板及び半導体素子が膨張する。回路基板の線膨張係数が、半導体素子の線膨張係数よりも大きいため、回路基板は、半導体素子よりも大きく膨張する。このようにして生じる回路基板と半導体素子との膨張差によって、半導体素子において反りが発生する。半導体素子の反りは、半導体素子の接続端子と回路基板に形成された配線とを電気的に接続するはんだにおいて発生するクラックの原因となる。クラックは、半導体素子が設けられた半導体装置の故障の原因となるため、クラックの発生を防ぐ対策を取らなければならない。
特許文献１には、フリップチップ構造を有するＬＳＩ（Large-Scale Integration）と、ＬＳＩが実装される回路基板との接続構造が開示されている。特許文献１では、ＬＳＩの接続端子は、ＬＳＩの底面の中心領域（電気的接続端子領域）においてアレイ状に配置される。電気的接続端子領域の周囲に、ＬＳＩと回路基板との機械的な接合を補強する領域（機械的接続補強端子領域）が形成される。回路基板とＬＳＩの機械的接続補強端子領域との間を、はんだボールを用いてリフローすることにより、回路基板とＬＳＩの機械的接続補強端子領域とを機械的に接続するはんだがアレイ状に配置される。これにより、ＬＳＩと回路基板との接合が補強されるため、ＬＳＩの反りが抑制される。半導体素子と回路基板に設けられた配線との電気的接続の信頼性を向上させることができる。
特開２０００−２２０３４号公報
本発明の目的は、半導体素子の接続端子と回路基板に設けられた配線とを電気的に接続するはんだでクラックが発生することを防ぐことができる半導体装置を提供することである。
本発明の一実施の形態に係る半導体装置は、第１の面と、第１の面に対向する第２の面とを有する回路基板と、第１の面及び第２の面の少なくとも一方に形成される少なくとも２つの金属配線と、第１の面に対向するように配置された端子形成面において、少なくとも２つの接続端子が形成されている半導体素子と、少なくとも２つの接続端子の各々と少なくとも２つの金属配線の各々とを電気的に接続するはんだと、半導体素子の端子形成面に固定され、半導体素子の線膨張係数よりも大きい線膨張係数を有し、少なくとも２つの接続端子のうち互いに隣り合う２つの接続端子の間隔よりも大きいサイズを有する膨張部材と、を備える。
好ましくは、上記の半導体装置において、膨張部材が、１０〜３３×１０−６（１／Ｋ）の範囲内の線膨張係数を有する。
好ましくは、上記の半導体装置において、膨張部材は、端子形成面に形成された少なくとも２つの接続端子を囲む環状形状を有する。
好ましくは、上記の半導体装置において、膨張部材において第１の面に対向する面は、第１の面と接触し、膨張部材は、回路基板と相対的に移動可能である。
好ましくは、上記の半導体装置において、膨張部材は、金属配線の線膨張係数よりも大きい線膨張係数を有し、膨張部材において第１の面に対向する面は、第１の面に接触する接触面と、第１の面に接触しない非接触面とを有する。
好ましくは、上記の半導体装置は、さらに、第１の面と非接触面との間に挿入され、膨張部材の線膨張係数よりも小さい線膨張係数を有する挿入部材、を備える。
好ましくは、上記の半導体装置において、膨張部材は、端子形成面と対向する面に固定され、挿入部材が第１の面と非接触面との間に配置される。
本発明に係る半導体装置において、膨張部材は、半導体素子の線膨張係数よりも大きい線膨張係数を有し、半導体素子の端子形成面に固定される。膨張部材のサイズは、互いに隣り合う２つの接続端子の間隔よりも大きい。膨張部材の膨張により発生する応力が、半導体素子のうち、互いに隣り合う２つの接続端子の間の部分に伝わるため、本発明に係る半導体装置は、接続端子とはんだとの接続面に生じる剪断応力を小さくすることができる。従って、本発明に係る半導体装置は、接続端子とはんだとの接続面でクラックが発生することを防ぐことができる。
本発明の第１の実施の形態に係る半導体装置の構成を示す側面断面図である。 図１に示す回路基板の底面図である。 図１に示す半導体素子の底面図である。 図１に示す半導体装置で発生する応力を説明する図である。 図１に示す半導体装置で発生する応力を説明する図である。 図１に示す膨張部材で発生する応力を模式的に示す図である。 図１に示す膨張部材の変形例を示す図である。 図１に示す半導体装置の変形例の側面断面図である。 本発明の第２の実施の形態に係る半導体装置の構成を示す側面断面図である。 図９に示す回路基板の平面図である。 図９に示す半導体装置で発生する応力を説明する図である。 図９に示す半導体装置の変形例の側面断面図である。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る半導体装置１００の構成を示す側面断面図である。図２は、図１に示す回路基板２の底面図である。図３は、図１に示す半導体素子１の底面図である。
以下の説明において、図１における横方向をｘ軸、図１における縦方向をｙ軸、図１における紙面奥行き方向をｚ軸と定義する。なお、説明の便宜上、ｙ軸方向を上下方向と呼び、半導体素子１から見て回路基板２の位置する方向を下方向と呼ぶ場合がある。
図１及び図２に示すように、半導体装置１００は、半導体素子１と、回路基板２と、金属配線３Ａ〜３Ｆと、はんだ４，４，・・・と、膨張部材５とを備える。以下、金属配線３Ａ〜３Ｆを総称する場合、「金属配線３」と記載する。
半導体装置１００は、例えば、自動車の電動パワーステアリング用のモータの制御回路であり、このモータを駆動させるための交流電流を生成するために用いられる。半導体素子１は、図示しないスイッチング素子の制御信号を生成して、スイッチング素子に供給する。
半導体素子１は、例えば、トランジスタ、ダイオードなどにより構成される回路部を含む半導体チップであり、回路基板２の上に位置する。図１及び図３に示すように、半導体素子１は、筐体１１と、接続端子１２Ａ〜１２Ｆとを備える。図１に示す半導体素子１において、トランジスタやダイオード等により形成される回路部の表示を省略している。
半導体素子１は、半導体素子１自身で発生する熱や、上記のスイッチング素子などの他の熱源で発生する熱により膨張する。半導体素子１の線膨張係数は、筐体１１に用いられる素材や、回路部を構成する基板に用いられる素材等に基づいて決まる。半導体素子１の線膨張係数は、具体的には、２〜６×１０−６（１／Ｋ）である。
接続端子１２Ａ〜１２Ｆは、半導体素子１における入出力端子であり、回路部に接続される。以下、接続端子１２Ａ〜１２Ｆを総称する場合、「接続端子１２」と記載する。接続端子１２は、半導体素子１において回路基板２の上面２１に対向する端子形成面１３にアレイ状に配置される。接続端子１２は、端子形成面１３において、ｘ軸方向に沿って２つ配置され、ｚ軸方向に沿って３つ配置される。端子形成面１３は、筐体１１の底面に相当する。半導体素子１は、半導体素子１において対向する２つの面のうち一方の面に接続端子１２が配置された横型半導体素子であり、フリップチップ構造を有する。
図１及び図２に示すように、回路基板２は、平板状の部材である。回路基板２は、半導体素子１の線膨張係数よりも大きい線膨張係数を有する素材により形成される。回路基板２の線膨張係数は、具体的には、１０〜２０×１０−６（１／Ｋ）である。
スルーホール２３Ａ〜２３Ｆが、回路基板２を上下方向に貫通している。スルーホール２３Ａ〜２３Ｆは、ｘ軸方向に沿って２つ形成され、ｚ軸方向に沿って３つ形成される。半導体装置１００を上から下方向に見た場合において、スルーホール２３Ａ〜２３Ｆの各々は、半導体素子１の接続端子１２Ａ〜１２Ｆの各々に重なる位置に形成される。
金属配線３Ａ〜３Ｆの各々は、回路基板２の下面２２と、回路基板２を上下方向に貫通するスルーホール２３Ａ〜２３Ｆの内周面とに形成される。具体的には、金属配線３Ａは、スルーホール２３Ａの内周面に金属めっきを施すことにより形成される層間接続部３１Ａと、回路基板２の下面２２に形成されるパターン部３２Ａとを備える。
金属配線３Ｂ〜３Ｆは、金属配線３Ａと同様の構成を備える。すなわち、金属配線３Ｂは、層間接続部３１Ｂと、パターン部３２Ｂとを備える。金属配線３Ｃは、層間接続部３１Ｃと、パターン部３２Ｃとを備える。金属配線３Ｄは、層間接続部３１Ｄと、パターン部３２Ｄとを備える。金属配線３Ｅは、層間接続部３１Ｅと、パターン部３２Ｅとを備える。金属配線３Ｆは、層間接続部３１Ｆと、パターン部３２Ｆとを備える。
金属配線３に用いられる素材は、例えば、銅や、銅を主成分とする合金である。具体的には、線膨張係数が１４〜２３×１０−６（１／Ｋ）である金属が、金属配線３として用いられる。つまり、回路基板２の線膨張係数は、金属配線３の線膨張係数と同程度となるように設定される。
はんだ４，４，・・・は、半導体素子１の接続端子１２Ａ〜１２Ｆと、金属配線３Ａ〜３Ｆとを電気的に接続する。はんだ４の線膨張係数は、半導体素子１の線膨張係数よりも大きい。はんだ４の線膨張係数は、具体的には、１４〜３０×１０−６（１／Ｋ）である。接続端子１２Ａは、金属配線３Ａの層間接続部３１Ａとはんだ４によりはんだ付けされることにより、金属配線３Ａと電気的に接続される。同様に、接続端子１２Ｂは、金属配線３Ｂと電気的に接続される。接続端子１２Ｃは、金属配線３Ｃと電気的に接続される。接続端子１２Ｄは、金属配線３Ｄと電気的に接続される。接続端子１２Ｅは、金属配線３Ｅと電気的に接続される。接続端子１２Ｆは、金属配線３Ｆと電気的に接続される。
膨張部材５は、図１及び図３に示すように、環状形状であり、半導体素子１の端子形成面１３の外周に沿って配置される。つまり、膨張部材５は、接続端子１２を囲むようにして配置される。膨張部材５の上面は、半導体素子１の端子形成面１３に固定される。膨張部材５の下面は、回路基板２の上面２１に接触しているが、回路基板２の上面２１に固定されない。
膨張部材５は、半導体素子１の線膨張係数よりも大きい線膨張係数を有する素材により形成される。膨張部材５として、例えば、はんだや、半導体に接合された銅板などが用いられる。膨張部材５の線膨張係数は、好ましくは、１０〜３３×１０−６（１／Ｋ）であり、さらに好ましくは、１４〜３０×１０−６（１／Ｋ）である。
このように、膨張部材５は、半導体素子１の端子形成面１３に固定され、端子形成面１３の外周に沿って環状に配置される。膨張部材５を設けることにより、半導体素子１及び半導体素子１の近傍に配置された熱源で発生する熱により、半導体装置１００においてクラックが発生することを防ぐことができる。以下、詳しく説明する。
ここで、クラックは、接続端子１２とはんだ４との接続面において割れが発生することを示す。熱源は、例えば、半導体素子１により生成された制御信号に応じて動作するスイッチング素子や、半導体装置１００の近傍に配置されたモータなどが挙げられる。
最初に、クラックが発生する原因について、図４を参照しながら説明する。図４は、半導体装置１００で発生する応力を説明する図である。図４において、膨張部材５の表示を省略している。また、図４において、スルーホール、層間接続部、及びパターン部の符号の表示を省略している。
半導体素子１と、回路基板２と、金属配線３と、はんだ４とは、半導体素子１及び熱源で発生する熱により膨張する。つまり、半導体素子１と、回路基板２と、金属配線３と、はんだ４との各々において、ｘ軸方向、ｙ軸方向、ｚ軸方向の各々の方向に向かう応力が発生する。これら３軸方向に向かう応力のうち、ｘ軸方向及びｚ軸方向の応力（ｘｚ平面に平行な方向の応力）が、クラックの原因となる。
回路基板２及び金属配線３は、上述のように、同程度の線膨張係数を有している。従って、回路基板２のｘｚ平面に平行な方向の伸びは、金属配線３のｘｚ平面に平行な方向の伸びと同程度となり、回路基板２及び金属配線３の各々で、応力６０が発生する。回路基板２及び金属配線３において、膨張に大きな差が発生しないため、回路基板２に反りが発生することが抑制される。このように、回路基板２及び金属配線３は、熱膨張に関して、一体化された１つの部材とみなすことができる。
一方、半導体素子１の線膨張係数は、上述のように、回路基板２及び金属配線３の各々の線膨張係数よりも小さく、回路基板２及び金属配線３の各々の線膨張係数の３分の１程度である。従って、半導体素子１のｘｚ平面に平行な方向への伸びは、回路基板２及び金属配線３のｘｚ平面に平行な方向の伸びより小さい。半導体素子１のｘｚ平面に平行な方向への伸びに応じて発生する応力６１は、回路基板２及び金属配線３のｘｚ平面に平行な方向への伸びに応じて発生する応力６０よりも小さい。
この結果、半導体素子１で発生する応力６１と、回路基板２及び金属配線３で発生する応力６０との差が、接続端子１２とはんだ４との接続面において剪断応力として作用する。半導体素子１及び熱源において熱が発生している期間において、剪断応力が、接続端子１２とはんだ４との接続面において継続的に作用する。この剪断応力は、半導体素子１の線膨張係数と、回路基板２及び金属配線３の各々の線膨張係数との差によって発生し、接続端子１２とはんだ４との接続面でひずみを発生させる。従って、この剪断応力は、接続端子１２とはんだ４との接続面において発生するクラックの原因となる。
また、半導体素子１の線膨張係数とはんだ４の線膨張係数との差も、クラックの原因となる。はんだ４の線膨張係数は、上述のように、半導体素子１の線膨張係数よりも大きいため、はんだ４のｘｚ平面に平行な方向の伸びは、半導体素子１のｘｚ平面に平行な方向の伸びよりも大きい。はんだ４で発生するｘｚ平面に平行な方向の応力４１が、半導体素子１で発生するｘｚ平面に平行な応力６１よりも大きいため、応力４１と応力６１との差も、接続端子１２とはんだ４との接続面における剪断応力として作用する。つまり、半導体素子１の線膨張係数とはんだ４との線膨張係数との差によっても、剪断応力が、接続端子１２とはんだ４との接続面で発生し、この剪断応力も、クラックの原因となる。
また、熱により生じる半導体素子１の反りも、クラックの原因となる。図４に示すように、回路基板２で発生する応力６０が、接続端子１２Ｂ，１２Ｅの各々に接続されたはんだ４，４を介して、半導体素子１の中心部に伝わる。中心部とは、半導体素子１を上から下方向に見た場合において、半導体素子１において複数の接続端子１２により挟まれた部分である。図３では、一点鎖線により囲まれた領域が中心部に相当する。
この結果、半導体素子１の中心部では、応力６１と、回路基板２から伝わる応力６０とが合成された合成応力６２が発生する。合成応力６２は、応力６１よりも大きい。一方、半導体素子１の周縁部には、回路基板２及び金属配線３で発生する応力６０は伝わらず、半導体素子１の周縁部は、応力６０の影響を受けない。ここで、周縁部は、半導体素子１において、接続端子１２から外方向の部分である。外方向は、接続端子１２から見て膨張部材５が位置する方向である。この結果、応力の局所的な差が半導体素子１で発生するため、半導体素子１において、下に凸となるような反りが発生する。この反りは、半導体素子１を上方向に引っ張る力として作用するため、クラックの原因となる。
図５及び図６は、膨張部材５で発生する応力を説明する図である。図５は、半導体素子１の側面断面図に相当し、図６は、半導体素子１の底面図に相当する。図５において、スルーホール、層間接続部、及びパターン部の符号の表示を省略している。
図５に示すように、応力６１が半導体素子１に発生し、応力６０が回路基板２及び金属配線３に発生し、応力４１がはんだ４に発生する。また、半導体素子１の中心部において、合成応力６２が発生する。
図５及び図６に示すように、膨張部材５が環状の形状をしている。このため、膨張部材５が熱により膨張した場合、膨張部材５において、ｘｙ平面に平行な方向であり、かつ、外方向に広がる応力５５が発生する。膨張部材５は、半導体素子１の線膨張係数よりも大きい線膨張係数を有するため、応力５５は、半導体素子１で発生する応力６１よりも大きい。
膨張部材５が回路基板２の上面２１に固定されていないため、膨張部材５は、膨張する際に、回路基板２に対して相対的に移動する。従って、応力５５は、膨張部材５から回路基板２に伝わらない。一方、膨張部材５は、半導体素子１の端子形成面１３に固定されているため、半導体素子１の周縁部は、膨張部材５で発生する応力５５を受ける。上述のように、応力５５は、膨張部材５の外方向に向かう力であるため、半導体素子１に伝わる応力５５は、半導体素子１全体を、ｘｚ平面に平行な方向であり、かつ、半導体素子１の中心から外方向に伸ばす力として作用する。
半導体素子１において、応力６１と、膨張部材５から伝わる応力５５とが合成されるため、合成応力６３が発生する。合成応力６３は、半導体素子１から、接続端子１２とはんだ４との接続面に伝わる。合成応力６３が応力６１よりも大きいため、応力６０と合成応力６３との差は、応力６０と応力６１との差よりも小さい。従って、半導体装置１００は、半導体素子１の線膨張係数と、回路基板２及び金属配線３の各々の線膨張係数との差によって生じる剪断応力を小さくすることができる。また、応力５５が半導体素子１に伝わることにより、半導体素子１の線膨張係数とはんだ４の線膨張係数との差によって生じる剪断応力を小さくすることができる。従って、半導体装置１００は、接続端子１２とはんだ４との接続面で発生するクラックを抑制することができる。
膨張部材５で発生する応力５５は、上述のように、半導体素子１の周縁部に伝わる。応力５５は、半導体素子１の周縁部を外方向へ伸ばす力として作用する。膨張部材５は、半導体素子１における応力の局所的な差を小さくすることができる。半導体装置１００は、半導体素子１の反りを抑制することができるため、接続端子１２とはんだ４との接続面で発生するクラックを抑制することができる。
また、膨張部材５の下面は、上述のように、回路基板２の上面２１に接触している。これにより、半導体装置１００は、接続端子１２とはんだ４との接続面におけるクラックの発生をさらに抑制することができる。以下、詳しく説明する。
半導体装置１００において、図示しない熱源で発生する熱は、回路基板２及び金属配線３に伝わる。回路基板２及び金属配線３に伝わった熱は、はんだ４又は膨張部材５を介して半導体素子１に伝わる。半導体素子１の膨張が、回路基板２、金属配線３及びはんだ４よりも遅れて始まるため、応力６０及び応力４１は、応力６１よりも時間的に先に発生する。従って、接続端子１２とはんだ４との接続面における剪断応力は、回路基板２、金属配線３及びはんだ４が膨張を開始してから半導体素子１が膨張を開始するまでの期間において一時的に増加する。
膨張部材５は、回路基板２の上面２１に接触しているため、回路基板２を伝わる熱は、回路基板２から膨張部材５に直接伝わる。膨張部材５は、半導体素子１で応力６１が発生するよりも時間的に早く応力５５を発生させることができる。膨張部材５は、半導体素子１が膨張を開始する前に、応力５５を半導体素子１に伝えることができるため、回路基板２が膨張を開始してから半導体素子１が膨張を開始するまでにおける剪断応力の一時的な増加を抑制することができる。
また、膨張部材５がはんだ等の金属により形成されているため、膨張部材５は、半導体素子１の端子形成面１３と回路基板２の上面２１との間の空間を電磁気的に遮蔽する。従って、半導体素子１に入力される信号や、半導体素子１から出力される信号にノイズが混入することを防ぐことができる。
なお、上記第１の実施の形態では、膨張部材５が円環形状である例を説明したが、これに限られない。図７は、半導体装置１００が備える膨張部材５の変形例を示す図であり、半導体素子１の底面図に相当する。
半導体装置１００は、膨張部材５に代えて、図７に示す４つの膨張部材５１〜５４を備えてもよい。膨張部材５１〜５４の各々の形状は、直線形状である。膨張部材５１〜５４は、接続端子１２を囲むように、端子形成面１３に固定される。なお、膨張部材５１〜５４の下面は、図１に示す膨張部材５と同様に、回路基板２の上面２１に固定されないが、回路基板２の上面２１と接触している。
以下、膨張部材５１〜５４におけるｘｚ平面に平行な方向におけるサイズについて説明する。図７に示すように、ｘ軸方向に沿って互いに隣り合う２つの接続端子１２の間隔は、Ｄ１である。ｚ軸方向に沿って互いに隣り合う２つの接続端子の間隔は、Ｄ２である。２つの接続端子の間隔は、２つの接続端子の一方の中心から他方の接続端子の中心までの距離により定義される。
膨張部材５１〜５４は、互いに隣り合う２つの接続端子を結ぶ直線に沿って配置され、ｘｚ平面に平行な方向におけるサイズとして、この２つの接続端子の間隔よりも大きいサイズを有する。
例えば、膨張部材５１は、接続端子１２Ａと接続端子１２Ｄとをつなぐ直線に沿って配置され、膨張部材５１のｘ軸方向のサイズは、間隔Ｄ１よりも大きい。また、膨張部材５２は、接続端子１２Ａと接続端子１２Ｂとをつなぐ直線に沿って配置され、膨張部材５２のｚ軸方向のサイズは、間隔Ｄ２よりも大きい。これにより、膨張部材５１〜５４は、図１及び図３に示す膨張部材５と同様に、膨張部材５１〜５４の膨張により発生する応力を、半導体素子１の中心部に作用させることができる。膨張部材５１〜５４は、接続端子１２とはんだ４との接続面に生じる剪断応力を小さくすることができるため、接続端子１２とはんだ４との接続面で発生するクラックを防ぐことができる。
図７では、膨張部材５１〜５４が互いに離間して配置されているが、膨張部材５１〜５４の各々の端部を接触させることにより、膨張部材５１〜５４が、四角い１つの枠を形成してもよい。
また、半導体装置１００は、図７に示す膨張部材５１〜５４のうち、少なくとも１つを備えていればよい。例えば、半導体装置１００は、図７に示す膨張部材５１のみを備えていてもよく、あるいは、膨張部材５２のみを備えていてもよい。つまり、半導体装置１００が備える膨張部材は、端子形成面１３に固定され、端子形成面１３に形成された互いに隣り合う２つの接続端子を結ぶ直線方向のサイズとして、互いに隣り合う２つの接続端子の間隔よりも大きいサイズを有していればよい。また、膨張部材は、互いに隣りあう２つの接続端子１２の一方側から他方側に向かって伸びるように配置される。
膨張部材の膨張により膨張部材で発生する応力のうちｘｚ平面に平行な方向の応力は、半導体素子１の周縁部に伝わる。周縁部に伝わった応力は、半導体素子１における互いに隣り合う２つの接続端子１２の間の部分に伝わる。この結果、半導体装置１００は、接続端子１２とはんだ４との接続面の剪断応力を小さくすることができる。これにより、半導体素子１は、クラックの発生を抑制することができる。
また、上記実施の形態では、膨張部材５１が、回路基板２の上面２１に接触する例を説明したが、これに限られない。図８は、半導体装置１００の他の変形例の側面断面図である。図８に示すように、膨張部材５の下面が、回路基板２の上面２１に接触しなくてもよい。この場合、金属配線３を回路基板２の上面２１に形成することができるため、回路基板２に形成される金属配線３の設計の自由度を向上させることができる。つまり、半導体装置１００が図８に示す構成を有する場合、金属配線３は、回路基板２の上面２１及び下面２２の少なくとも一方に形成されていればよい。
［第２の実施の形態］
図９は、本発明の第２の実施の形態に係る半導体装置２００の構成を示す側面断面図である。図１０は、図９に示す回路基板２の平面図である。図９及び図１０に示す半導体装置２００が上記第１の実施の形態に係る半導体装置１００と異なる点は、半導体装置２００が、膨張部材５に代えて、挿入部材７と膨張部材８とを備える点である。
図１０に示すように、挿入部材７は、回路基板２の上面２１に固定される環状の部材である。挿入部材７は、半導体装置２００を上から下方向に見た場合において、回路基板２の上面２１のうち、半導体素子１と重複する重複領域２１Ａの外周に沿って配置される。従って、半導体装置２００を上から下方向に見た場合、挿入部材７の外周は、半導体素子１の外周と一致する。挿入部材７の上下方向のサイズは、半導体素子１の端子形成面１３と回路基板２の上面２１との間の距離よりも小さい。すなわち、挿入部材７の上面は、半導体素子１の端子形成面１３には接触しない。
挿入部材７は、例えば、はんだや、めっき材や樹脂などで形成される。また、挿入部材７は、膨張部材８と密着性の悪いめっき材により形成されてもよいし、回路基板２上に形成された銅などを用いてもよい。
膨張部材８は、半導体素子１の端子形成面１３と、回路基板２の上面２１との間の空間に充填される樹脂である。膨張部材８が、半導体素子１の端子形成面１３に固定されている。膨張部材８は、回路基板２の上面２１における重複領域２１Ａのうち、挿入部材７が形成されていない領域に固定される。つまり、挿入部材７は、回路基板２の上面２１と、膨張部材８の下面のうち回路基板２の上面２１と接触しない非接触面との間に配置される。また、膨張部材８は、挿入部材７の上面に固定される。膨張部材８の線膨張係数は、半導体素子１の線膨張係数よりも大きく、回路基板２及び金属配線３の線膨張係数よりも大きい。膨張部材８の線膨張係数は、好ましくは、１０〜３３×１０−６（１／Ｋ）であり、さらに好ましくは、１４〜３０×１０−６（１／Ｋ）である。
膨張部材８は、端子形成面１３の全体にわたって固定されるため、膨張部材８のｘｚ平面方向に平行な方向のサイズは、互いに隣接する２つの接続端子１２の間隔よりも大きい。
上述のように、半導体装置２００は、膨張部材５に代えて、膨張部材８を有する。これにより、半導体装置２００は、半導体装置１００と同様に、接続端子１２とはんだ４との接続面におけるクラックの発生を抑制することができる。以下、詳しく説明する。
図１１は、半導体装置２００で発生する応力を示す図である。図１１において、スルーホール、層間接続部、パターン部の符号の表示を省略している。
図１１に示すように、膨張部材８は、半導体素子１で発生する熱又は熱源からの熱によって膨張し、ｘｚ平面に平行な方向に向かって伸びる。膨張部材８の伸びに伴って、ｘｚ平面に平行な方向に向かう応力８１が膨張部材８で発生する。また、半導体素子１において応力６１が発生し、回路基板２において、応力６０が発生する。膨張部材８の線膨張係数は、半導体素子１の線膨張係数よりも大きく、回路基板２及び金属配線３の線膨張係数より大きくい。このため、応力８１は、応力６０及び応力６１よりも大きい。
膨張部材８が、半導体素子１の端子形成面１３と、回路基板２の上面２１における重複領域２１Ａのうち挿入部材７が形成されていない領域とに固定されている。このため、半導体素子１と、回路基板２とは、膨張部材８から応力８１を受ける。
半導体素子１が膨張部材８から受ける応力８１について説明する。膨張部材８が半導体素子１の端子形成面１３に固定されているため、半導体素子１は、膨張部材８の伸びに伴う応力８１を、端子形成面１３全体から受ける。つまり、半導体素子１は、ｘｚ平面の平行な方向であり、かつ、半導体素子１の外方向に広がる力を、膨張部材８から受ける。この結果、半導体素子１の中心部及び周縁部において、応力６１と応力８１とが合成された合成応力６４が発生する。合成応力６４は、半導体素子１の膨張に伴って発生する応力６１よりも大きい。
回路基板２が膨張部材８から受ける応力について説明する。膨張部材８は、回路基板２の上面２１における重複領域２１Ａのうち一部の領域に固定されている。ここで、一部の領域とは、重複領域２１Ａのうち、挿入部材７が形成された領域を除く領域である。このため、回路基板２は、上記の一部の領域において、膨張部材８で発生する応力８１を受ける。従って、回路基板２のうち、膨張部材５が固定された部分では、回路基板２で発生する応力６０と、膨張部材８から受ける応力８１の一部とが合成された合成応力６５が発生する。
しかし、上記の一部の領域は、半導体素子１の端子形成面１３よりも狭い。また、後述するように、挿入部材７が、膨張部材８から回路基板２に伝わる応力８１を吸収する。従って、膨張部材８から回路基板２に伝わる応力８１は、膨張部材８から半導体素子１の端子形成面１３に伝わる応力８１よりも小さい。この結果、合成応力６４と合成応力６５との差は、回路基板２及び金属配線３で発生する応力６０と、半導体素子１で発生する応力６１との差よりも小さくなるため、半導体装置２００は、接続端子１２とはんだ４との接続面で生じる剪断応力を小さくすることができる。従って、半導体装置２００は、接続端子１２とはんだ４との接続面で発生するクラックを抑制することができる。
はんだ４で発生する応力４１については、図１１に示していないが、半導体装置２００は、半導体装置１００と同様に、半導体素子１の線膨張係数とはんだ４の線膨張係数との差に起因する剪断応力を小さくすることができる。
また、半導体素子１が、端子形成面１３全体で応力８１を受けるため、半導体装置２００は、半導体装置１００と同様に、半導体素子１で発生する応力の局所的な差を小さくすることができる。半導体装置２００は、半導体素子１の反りを抑制することができるため、接続端子１２とはんだ４との接続面で発生するクラックを抑制することができる。
以下、挿入部材７が膨張部材８から回路基板２に伝わる応力８１を吸収する理由について説明する。膨張部材８の線膨張係数が、上述のように、回路基板２及び金属配線３の各々の線膨張係数よりも大きいため、ｘｚ平面に平行な方向への膨張部材８の伸びは、ｘｚ平面に平行な方向への回路基板２及び金属配線３の伸びよりも大きい。また、挿入部材７は、回路基板２の上面２１に固定されている。
この結果、挿入部材７と膨張部材８との接続面において、ｘｚ平面に平行な剪断応力が発生する。そして、挿入部材７の上面が、挿入部材７の下面に対してｘｚ平面に平行な方向にずれるように移動する。この結果、挿入部材７は、膨張部材８から伝わる応力８１を吸収することができる。挿入部材７が応力８１を吸収することにより、回路基板２の上面２１における重複領域２１Ａのうち、挿入部材７が形成された領域には、膨張部材８で発生する応力が伝わりにくくなる。従って、膨張部材８から回路基板２に伝わる応力８１は、膨張部材８から半導体素子１に伝わる応力８１よりも小さくなる。
また、挿入部材７と膨張部材８との接触面又は膨張部材８の内部で発生する応力が、大きくなった場合、膨張部材８が挿入部材７から剥離するか、あるいは、膨張部材８が破壊される。挿入部材７から剥離した膨張部材８又は破壊された膨張部材８は、挿入部材７に対して相対的に移動する。この場合、膨張部材８で発生する応力８１が挿入部材７に伝わらないため、膨張部材８から回路基板２に伝わる応力８１が膨張部材８から半導体素子１に伝わる応力８１よりも小さい状態が継続される。従って、膨張部材８が挿入部材７から剥離した場合であっても、接続端子１２とはんだ４との接続面で発生するクラックを抑制することができる。
なお、第２の実施の形態において、半導体装置２００が、挿入部材７を備える例を説明したが、これに限られない。半導体装置２００は、挿入部材７を備えなくてもよい。この場合、図１２に示すように、膨張部材８の下面において、回路基板２の上面２１と接触しない領域があればよい。つまり、回路基板２の上面２１に対向する膨張部材８の下面は、上面２１に接触する接触面８３と、上面２１に接触しない非接触面８４とを備えていればよい。この場合であっても、回路基板２の重複領域２１Ａにおいて、膨張部材８で発生する応力２１を直接受ける領域を小さくすることができるため、接続端子１２とはんだ４との接続面においてクラックが発生することを防ぐことができる。
また、図１２に示すように、半導体装置２００が挿入部材７を備えない場合、金属配線３Ａ〜３Ｆを、回路基板２の上面２１に形成してもよい。つまり、半導体装置２００が図１２に示す構成を有する場合、金属配線３は、回路基板２の上面２１及び下面２２の少なくとも一方に形成されていればよい。
また、第２の実施の形態において、挿入部材７の形状が環状である例を説明したが、これに限られない。挿入部材７は、回路基板２の上面２１と、膨張部材８の非接触面８４との間に挿入される部材であり、膨張部材８が挿入部材の上面（端子形成面１３に対向する面）に固定されていれば、挿入部材７の形状及び挿入部材７の位置は特に限定されない。
なお、上記実施の形態において、半導体素子１が、接続端子１２Ａ〜１２Ｆを備える例を説明したが、これに限られない。半導体素子１は、少なくとも２つの接続端子を有し、少なくとも２つの接続端子が端子形成面１３に配置されていればよい。
また、上記実施の形態において、半導体素子１が、横型半導体素子である例を説明したが、これに限られない。半導体素子１における端子形成面１３以外の面に、接続端子１２が設けられていてもよい。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
１００，２００ 半導体装置
１ 半導体素子
２ 回路基板
３Ａ〜３Ｆ 金属配線
４ はんだ
５，８ 膨張部材
７ 挿入部材
１１ 筐体
１２Ａ〜１２Ｆ 接続端子
１３ 端子形成面

Claims (7)

  1. 第１の面と、前記第１の面に対向する第２の面とを有する回路基板と、
    前記第１の面及び前記第２の面の少なくとも一方に形成される少なくとも２つの金属配線と、
    前記第１の面に対向するように配置された端子形成面において、少なくとも２つの接続端子が形成されている半導体素子と、
    前記少なくとも２つの接続端子の各々と前記少なくとも２つの金属配線の各々とを電気的に接続するはんだと、
    前記半導体素子の前記端子形成面に固定され、前記半導体素子の線膨張係数よりも大きい線膨張係数を有し、前記少なくとも２つの接続端子のうち互いに隣り合う２つの接続端子の間隔よりも大きいサイズを有する膨張部材と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記膨張部材が、１０〜３３×１０−６（１／Ｋ）の範囲内の線膨張係数を有する半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記膨張部材は、前記端子形成面に形成された前記少なくとも２つの接続端子を囲む環状形状を有する半導体装置。
  4. 請求項１ないし請求項３のいずれかに記載の半導体装置であって、
    前記膨張部材において前記第１の面に対向する面は、前記第１の面と接触し、
    前記膨張部材は、前記回路基板と相対的に移動可能である半導体装置。
  5. 請求項１に記載の半導体装置であって、
    前記膨張部材は、前記金属配線の線膨張係数よりも大きい線膨張係数を有し、
    前記膨張部材において前記第１の面に対向する面は、前記第１の面に接触する接触面と、前記第１の面に接触しない非接触面とを有する半導体装置。
  6. 請求項５に記載の半導体装置であって、さらに、
    前記第１の面と前記非接触面との間に挿入され、前記膨張部材の線膨張係数よりも小さい線膨張係数を有する挿入部材、
    を備える半導体装置。
  7. 請求項５に記載の半導体装置であって、
    前記膨張部材は、前記端子形成面と対向する面に固定され、
    前記挿入部材が前記第１の面と前記非接触面との間に配置される半導体装置。
JP2016123869A 2016-06-22 2016-06-22 半導体装置 Expired - Fee Related JP6702019B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016123869A JP6702019B2 (ja) 2016-06-22 2016-06-22 半導体装置
US15/623,943 US10211135B2 (en) 2016-06-22 2017-06-15 Semiconductor device
CN201710474001.3A CN107527872A (zh) 2016-06-22 2017-06-21 半导体装置
EP17177033.2A EP3261416A1 (en) 2016-06-22 2017-06-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016123869A JP6702019B2 (ja) 2016-06-22 2016-06-22 半導体装置

Publications (3)

Publication Number Publication Date
JP2017228659A true JP2017228659A (ja) 2017-12-28
JP2017228659A5 JP2017228659A5 (ja) 2019-02-28
JP6702019B2 JP6702019B2 (ja) 2020-05-27

Family

ID=59101324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016123869A Expired - Fee Related JP6702019B2 (ja) 2016-06-22 2016-06-22 半導体装置

Country Status (4)

Country Link
US (1) US10211135B2 (ja)
EP (1) EP3261416A1 (ja)
JP (1) JP6702019B2 (ja)
CN (1) CN107527872A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108925039A (zh) * 2018-06-25 2018-11-30 维沃移动通信有限公司 移动终端、电路板组件及电路板组件的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631635B2 (en) * 2020-01-09 2023-04-18 International Business Machines Corporation Flex prevention mechanical structure such as a ring for large integrated circuit modules and packages and methods of manufacture using same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP2012199314A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 半導体装置、印刷装置、及び製造方法
JP2014107490A (ja) * 2012-11-29 2014-06-09 Kyocera Corp 電子素子収納用パッケージおよび電子装置
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5678356U (ja) * 1979-11-12 1981-06-25
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
JPH0897319A (ja) 1994-09-29 1996-04-12 Toshiba Corp 電子部品用パッケージ
JP2000022034A (ja) 1998-07-01 2000-01-21 Hitachi Ltd 電子回路装置の接続構造
US6734540B2 (en) 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6852926B2 (en) * 2002-03-26 2005-02-08 Intel Corporation Packaging microelectromechanical structures
JP4058642B2 (ja) 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
DE102009009586A1 (de) * 2009-02-19 2010-08-26 Emitec Gesellschaft Für Emissionstechnologie Mbh Thermoelektrische Vorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP2012199314A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 半導体装置、印刷装置、及び製造方法
JP2014107490A (ja) * 2012-11-29 2014-06-09 Kyocera Corp 電子素子収納用パッケージおよび電子装置
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108925039A (zh) * 2018-06-25 2018-11-30 维沃移动通信有限公司 移动终端、电路板组件及电路板组件的制备方法

Also Published As

Publication number Publication date
JP6702019B2 (ja) 2020-05-27
US20170372990A1 (en) 2017-12-28
EP3261416A1 (en) 2017-12-27
US10211135B2 (en) 2019-02-19
CN107527872A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
KR101060862B1 (ko) 인터포저 및 그의 제조방법
KR101376264B1 (ko) 적층형 패키지 및 그 제조 방법
US11476199B2 (en) Package structure
EP2400823A1 (en) Circuit board, circuit board assembly, and semiconductor device
JP2013211407A (ja) 半導体モジュール
JP2009071251A (ja) フリップチップｂｇａ基板
JP6702019B2 (ja) 半導体装置
JP2008227020A (ja) 電子部品の実装構造
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
CN107818963B (zh) 半导体装置及半导体装置的制造方法
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
KR100752672B1 (ko) 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
JP6319477B1 (ja) モジュール、モジュール製造方法、パッケージ
JP2007123545A (ja) 半導体装置およびその製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP5489454B2 (ja) 積層型半導体パッケージ
JP2005123569A (ja) ウエハの印刷配線基板への実装方法
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP4128722B2 (ja) 回路基板および電子機器
JP5401498B2 (ja) 電子装置
JP2005303209A (ja) ハイブリッドモジュール
JP2011035242A (ja) 多層プリント基板
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JPH11340362A (ja) 実装基板
JP2006032531A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R150 Certificate of patent or registration of utility model

Ref document number: 6702019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees