JP2004023108A - 過電圧保護機能を有するｉｃ基板およびこの基板を製作する方法 - Google Patents

過電圧保護機能を有するｉｃ基板およびこの基板を製作する方法 Download PDF

Info

Publication number
JP2004023108A
JP2004023108A JP2003174086A JP2003174086A JP2004023108A JP 2004023108 A JP2004023108 A JP 2004023108A JP 2003174086 A JP2003174086 A JP 2003174086A JP 2003174086 A JP2003174086 A JP 2003174086A JP 2004023108 A JP2004023108 A JP 2004023108A
Authority
JP
Japan
Prior art keywords
substrate
variable resistance
layers
resistance material
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003174086A
Other languages
English (en)
Inventor
Chun-Yuan Lee
リー　チュン−ユアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inpaq Technology Co Ltd
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Publication of JP2004023108A publication Critical patent/JP2004023108A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1013—Thin film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Thermistors And Varistors (AREA)

Abstract

【課題】過電圧保護機能を有するＩＣ基板を提供する。
【解決手段】基板２２と、接地端子を形成するための接地導体層２３と、１つ以上の可変抵抗物質層２４と、複数の導体層２１とを備える。接地端子は、基板２２の下面に配置され、基板２２を貫通して基板２２の上面にまで伸び、これによって、基板２２の上面に現れる１つ以上の端子が形成される。可変抵抗物質層２４では、接地導体層２３上で露出され、かつ可変抵抗物質層２４と電気的に接続される端子上に配置される。複数の導体層２１は、各導体層２１が基板２２上に配置され、かつ可変抵抗物質２４の各々の上に重ねられて、可変抵抗物質層２４の各々との接続が形成される。
【選択図】　図２ｃ

Description

【０００１】
【発明の属する技術分野】
本発明は、過電圧保護機能を有するＩＣ基板に関し、より具体的には、複数の過電圧保護デバイスを有する構造が提供されたＩＣ基板に関する。
【０００２】
【従来の技術】
従来の過電圧保護デバイスは、各ＩＣデバイスによる要求に応じて内部ＩＣデバイスを保護するように、プリント回路基板上のＩ／Ｏポートの近くに取り付けられる。しかしながら、このような設計は、それぞれのＩＣデバイスがサージパルスによる損傷を受けることを防止するために、それぞれの回路の要求に応じて独立した過電圧保護デバイスを取り付けることを要求する。
【０００３】
図１ａを参照されたい。この図は、従来の基板上に配置されたＩＣデバイスの平面図である。図１ａにおいて、基板（１２）上に複数の電極（１１）および接地線（１３）が配置されている。さらに、ＩＣデバイス（１０）が、複数の電極および接地線とはんだ付けされる。図１ｂは、従来の基板上に配置されたＩＣデバイスの部分図である。図１ｂにおいて、構成素子間の関係が理解され得る。このような構造は、過電圧保護機能を提供し得ないので、ＩＣデバイスは、サージパルスのエネルギーに耐えることができず、ＩＣデバイスに回復不可能な損傷がもたらされる。
【０００４】
【発明が解決しようとする課題】
ＩＣデバイスを保護するために、いくつかの過電圧保護デバイスが頻繁に提示される。しかしながら、これらの過電圧保護デバイスは、ＩＣデバイスが製作された後にプリント回路基板上のＩ／Ｏポートの近くに取り付けられるという実際の要求に従って、個々の保護デバイスをプリント回路基板上に取り付けることを必要とする。従って、このような設計は、設計コストが高く、制限された空間を浪費し、ＩＣデバイスに不完全な保護を提供するという不利な点を有する。
【０００５】
従って、過電圧保護機能を有するＩＣ基板を提供する必要がある。この基板において、複数の過電圧保護デバイスが同時に提供されて、過電圧保護を提供できない従来技術の問題を解決するか、またはプリント回路基板上に個々の保護デバイスを取り付けることを必要とする従来技術における不都合を解消する。本発明は、過電圧保護機能を有するＩＣ基板を提供して、このような不都合を解消する。
【０００６】
本発明の目的は、過電圧保護機能を有するＩＣ基板、およびこの基板を製作する方法を提供することであり、従って、ＩＣデバイスは、サージパルスの存在から保護され得る。
【０００７】
本発明の別の目的は、過電圧保護機能を有するＩＣ基板、およびこの基板を製作する方法を提供することであり、ここで、接地線が基板の下面に配置され、従って、空間が節約され、かつコストが低減される。
【０００８】
本発明のさらに別の目的は、複数の過電圧保護デバイスを有する基板を提供することであり、従って、設計コストが低減され、空間が節約され、かつＩＣ回路上に保護デバイスを取り付けるために必要とされる単価が低減される。
【０００９】
さらに別の目的は、過電圧保護機能を有するＩＣ基板、およびこの基板を製作する方法を提供することであり、この基板は、ＤＩＰおよびＳＭＤといった、あらゆる種類のＩＣ実装方法によって設計され得る。
【００１０】
本発明の別の目的は、過電圧保護機能を有するＩＣ基板およびこの基板を製作する方法に関し、ここで、この保護回路は、ＩＣが実装された後に取り付けられる。
【００１１】
【課題を解決するための手段】
上述の目的を達成するために、ＩＣ基板は、基板、および接地端子を形成するための接地導体層を含む。接地端子は、基板の下面に配置され、基板の上面にまで伸び、これにより、基板の上面で１つ以上の端子を露出する。１つ以上の可変抵抗物質層が接地導体層の露出された端子上に配置される。接地導体層端子は、可変抵抗物質層と電気的に接続される。複数の導体層が電極端子を形成する。各導体層は基板上に配置され、可変抵抗物質層の各々との接続を形成するために、可変抵抗物質の各々の上に重ねられる。実際の応用において、基板は、セラミック基板またはＰＣＢを含む。
【００１２】
本発明の過電圧保護機能を有するＩＣ基板は、基板と、接地端子を形成するための接地導体層であって、該接地端子は、該基板の下面に配置され、該基板を貫通して該基板の上面にまで伸び、これによって、該基板の該上面に現れる１つ以上の端子が形成される、接地導体層と、該接地導体層上で露出され、かつ可変抵抗物質層と電気的に接続される端子上に配置される、１つ以上の可変抵抗物質層と、電極端子を形成するための複数の導体層であって、各導体層が該基板上に配置され、かつ該可変抵抗物質の各々の上に重ねられて、該可変抵抗物質層の各々との接続が形成される、複数の導体層とを備える。
【００１３】
また、本発明の過電圧保護機能を有するＩＣ基板は、基板と、該基板の下面に配置された１つ以上の可変抵抗物質層と、接地端子を形成するための接地導体層であって、該接地端子は、該基板の該下面に配置され、該可変抵抗物質層の各々の上に重なるように伸びて、該可変抵抗物質層の各々との接続が形成される、接地導体層と、電極端子を形成するための複数の導体層であって、該導体層の各々が該基板の上面に配置され、かつ該可変抵抗物質層の各々と接続される、複数の導体層とを備える。
【００１４】
本発明の過電圧保護機能を有するＩＣ基板は、基板と、接地端子を形成するための接地導体層であって、該接地端子は、該基板の下面に配置される、接地導体層と、該基板を貫通して配置され、かつ該接地導体層と接続される、１つ以上の可変抵抗物質層と、電極端子を形成するための複数の導体層であって、各導体層は、該基板の上面に配置され、該可変抵抗材料層の各々の上に重ねられ、かつ該可変抵抗物質層の各々と接続される、導体層とを備える。
【００１５】
本発明の過電圧保護機能を有するＩＣ基板は、第１の基板と、接地端子を形成するための１つ以上の接地導体層であって、該接地端子は、該第１の基板の下面に配置され、かつ該第１の基板の上面にまで伸び、これによって、該第１の基板の該上面で１つ以上の端子が形成される、接地導体層と、該接地導体層上に露出され、かつ該接地層の各々と接続された該端子上に配置される１つ以上の可変抵抗物質層と、該基板上に配置され、かつ該可変抵抗物質層の各々の上に重ねられて、可変抵抗物質層の各々と接続される複数の第１の導体層であって、該複数の第１の導体層は、該第１の基板を貫通して配置され、これによって、該第１の導体層の端子が、該第１の基板の該上面および該下面で露出される、複数の第１の導体層と、該第１の基板の該上面に配置される第２の基板と、電極端子を形成するための複数の第２の導体層であって、該第２の基板を貫通して配置され、該第１の基板上の該第１の導体層と接続され、該第２の導体層の端子は、該第２の基板の上面で露出される、複数の第２の導体層とを備える。
【００１６】
本発明の過電圧保護機能を有するＩＣ基板は、第１の基板と、複数の第１の接地導体層であって、該第１の基板を貫通して配置され、これによって、該第１の接地導体層の端子が、該第１の基板の上面および下面で露出される、第１の接地導体層と、該第１の基板上に配置される第２の基板と、複数の第２の接地導体層であって、該第２の基板を貫通して配置され、これにより、該第２の導体層の端子が該第２の基板の上面および下面で露出され、該第２の基板の該下面で露出された該端子は、該導体の基板の該上面で露出された該第１の導体層と接続される、第２の導体層と、該第２の基板の該下面に配置された接地端子を形成するための接地導体層と、１つ以上の可変抵抗物質層であって、該第２の基板を貫通して配置されて、該可変抵抗物質層の下部端子が該接地導体層と接続され、該可変抵抗物質層の上部端子が該第２の基板の該上面で露出される、可変抵抗物質層と、該第２の基板の該上面に配置される第３の基板と、該第３の基板を貫通して電極端子を形成するための複数の第３の導体層であって、該端子は下面で露出され、該第３の基板の端子は、該第２の基板の該第２の導体層と接続され、該第３の導体層の端子は、該第３の基板の該上面で露出される、第３の導体層とを備える。
【００１７】
上記本発明の過電圧保護機能を有するＩＣ基板において、前記可変抵抗物質層は、非線形抵抗物質層であることが好ましい。
【００１８】
上記本発明の過電圧保護機能を有するＩＣ基板において、前記基板はセラミック材料またはポリマー材料を含むことが好ましい。
【００１９】
上記本発明の過電圧保護機能を有するＩＣ基板において、前記電極端子は、はんだ付けまたはワイヤボンディングによってチップと接続されることが好ましい。
【００２０】
上記本発明の過電圧保護機能を有するＩＣ基板において、外部環境からの影響を低減するための保護層をさらに備えることが好ましい。
【００２１】
また、本発明の過電圧保護機能を有するボールグリッドアレイ（ＢＧＡ）ＩＣパッケージは、基板を有するＢＧＡ　ＩＣパッケージと、接地端子を形成するための複数の接地導体層であって、該ＢＧＡ　ＩＣパッケージの表面に配置される、複数の接地導体層と、該接地導体層の上に重ねられ、かつ該該接地導体層と接続される、１つ以上の可変抵抗物質層と、複数の電極材料であって、該可変抵抗物質層は、該複数の電極端子および該複数の接地導体層と接続される、電極材料とを備える。
【００２２】
上記本発明の過電圧保護機能を有するＢＧＡパッケージにおいて、前記基板は、セラミック材料またはポリマー材料を含むことが好ましい。
【００２３】
上記本発明の過電圧保護機能を有するＢＧＡパッケージにおいて、前記電極端子は、はんだ付けまたはワイヤボンディングによってチップと接続されることが好ましい。
【００２４】
上記本発明の過電圧保護機能を有するＢＧＡパッケージにおいて、外部環境からの影響を低減するための保護層をさらに備えることが好ましい。
【００２５】
また、本発明の過電圧保護機能を有するＩＣ基板を製作する方法は、第１の導体層を接地導体層になるように基板上に形成する工程であって、該第１の導体層は、該基板の下面に形成され、該基板を貫通して上面にまで伸び、これによって、該基板の該上面で該第１の導体層の１つ以上の端子が露出される、工程と、該接地導体層の該露出された端子の上に重ねられ、かつ該第１の導体層の各々と接続される、１つ以上の可変抵抗物質層を形成する工程と、複数の第２の導体層を上部電極になるように形成する工程であって、該第２の導体層は、該可変抵抗材料層の上に重なるように伸び、かつ該可変抵抗物質層の各々と接続される、工程とを包含する。
【００２６】
また、本発明の過電圧保護機能を有するＩＣ基板を製作する方法は、第１の導体層を上部電極になるように形成する工程であって、該第１の導体層は、該基板の上面に形成され、かつ該基板を貫通して該基板の下面にまで伸び、これによって、該基板の該下面で１つ以上の端子が露出される、工程と、１つ以上の可変抵抗物質層を形成する工程であって、該可変抵抗物質層の各々は、該接地導体層の該露出された端子上に配置され、かつ該可変抵抗物質層の各々と接続される、工程とを包含する。
【００２７】
また、本発明の過電圧保護機能を有するＩＣ基板を製作する方法は、導体層を基板の表面に形成する工程と、該導体層を接地導体層になるように所望の形状にエッチングする工程と、該基板を通る１つ以上の所望のホールを形成する工程と、該基板を反転させて（ｆｌｉｐｐｉｎｇ）、該ホールを可変抵抗物質層で充填する工程と、複数の上部電極を該導体層と反対側の該基板の表面に形成する工程であって、該上部電極は、該可変抵抗物質層の各々の上に重ねられる、工程とを包含する。
【００２８】
また、本発明の過電圧保護機能を有するＩＣ基板を製作する方法は、１つ以上の接地導体層を接地端子になるように第１の基板上に形成する工程であって、該接地端子は、該第１の基板を貫通して伸び、かつ該第１の基板の下面に配置され、これによって、該第１の基板の上面で１つ以上の端子が露出される、工程と、１つ以上の可変抵抗物質層を該第１の基板上に形成し、該接地導体層の該端子に重ねて、該接地導体層の各々との接続を形成する、工程と、複数の第１の導体層を該第１の基板の該上面に形成する工程であって、該導体層の各々が該可変抵抗物質層の各々に重ねられて、該可変抵抗物質層の各々と接続され、該複数の第１の導体層は、該第１の基板を貫通して伸び、該第１の基板の該上面および該下面で端子を露出させる、工程と、複数の第２の導体層を電極端子になるように第２の基板上に形成する工程であって、該複数の導体層は、該第２の基板を貫通して伸び、該第２の基板の該上面で端子を露出させる、工程と、該第２の基板を該第１の基板の該上面に配置する工程であって、該第１の導体層は、該第２の導体層と接続される、工程とを包含する。
【００２９】
また、本発明の過電圧保護機能を有するＩＣ基板を製作する方法は、複数の第１の導体層を第１の基板上に形成する工程であって、該第１の導体層の各々は、該第１の基板を貫通して伸び、該第１の基板の上面および下面で端子を露出させる、工程と、複数の第２の導体層を第２の基板上に形成する工程であって、該第２の導体層は、該第２の基板を貫通して伸び、該第２の基板の該上面および該下面で該第２の導体層の端子を露出させる、工程と、該第２の基板上にホールを形成し、該ホールを１つ以上の可変抵抗物質層で充填する工程であって、該可変抵抗物質層は、該第２の基板を貫通して伸び、該可変抵抗物質層の該上部は、端子になるように該第２の基板上で露出される、工程と、接地導体層を接地端子になるように該第２の基板の該下面に形成する工程と、該第２の基板を該第１の基板上に配置する工程であって、該可変抵抗物質層の下部分は、該接地導体層と接続され、該可変抵抗物質層の該下面の該端子は、該第１の基板の該上面と接続される、工程と、複数の第３の導体層を電極端子になるように第３の基板上に形成する工程であって、該第３の導体層は、該第３の基板を貫通して伸び、該第３の基板の上面および下面で該第３の導体層の端子を露出させる、工程と、該第３の基板を該第２の基板上に配置する工程であって、該第３の導体層の各々は、該可変抵抗物質層と接続され、該端子は、該第２の導体層上で露出される、工程とを包含する。
【００３０】
また、本発明の過電圧保護機能を有するボールグリッドアレイ（ＢＧＡ）ＩＣパッケージを製作する方法は、複数の接地導体層を接地端子になるようにＢＧＡＩＣパッケージ上に形成する工程であって、該端子の各々は、該ＢＧＡ　ＩＣパッケージの表面上に配置される、工程と、１つ以上の可変抵抗物質層を複数の接地導体層上に形成する工程であって、該可変抵抗物質層の各々は、該接地導体層の端子上に配置され、該接地導体層の各々と接続される、工程と、複数の電極端子を形成する工程であって、該可変抵抗物質層が該複数の電極端子および該複数の接地導体層と接続される、工程とを包含する。
【００３１】
上記本発明の方法において、前記導体層を形成する工程は、フォトレジストを前記基板上でスピン（ｓｐｉｎ）させる工程と、フォトリソグラフィによって基板をエッチングして、基板上に所定のパターンを形成する工程とを包含することが好ましい。
【００３２】
上記本発明の方法において、前記フォトレジストは、洗浄によって除去されることが好ましい。
【００３３】
上記本発明の方法において、前記基板の前記ホールは、レーザまたはパンチングによってエッチングされることが好ましい。
【００３４】
上記本発明の方法において、前記ホールは、前記可変抵抗物質層で充填されることが好ましい。
【００３５】
上記本発明の方法において、前記電極端子は、印刷または金箔プレスによって前記基板上に形成されることが好ましい。
【００３６】
上記本発明の方法において、前記電極端子をチップと接続する工程であって、該接続は、はんだ付けまたはワイヤボンディングによって製作される、工程をさらに包含することが好ましい。
【００３７】
本発明の技術的内容および特徴を容易に理解するために、本発明は、添付の図面を参照して説明される。
【００３８】
【発明の実施の形態】
本発明の実施形態は、図面を参照して説明される。図面における同じ素子は、同じ参照符号を有する。
【００３９】
図２ａ、図２ｂおよび図２ｃは、本発明の実施形態による過電圧保護機能と共に形成されたＩＣ基板の部分図である。図２ａに示されるように、第１の導体層は、接地導体層（２３）になるように板（２２）上に形成される。第１の導体層は、基板の下面に形成され、基板を貫通してその上面にまで伸びる。１つ以上の端子が基板の上面に形成される。図２ｂに示されるように、１つ以上の可変抵抗物質層（２４）が形成され、接地導体層（２３）の端子の上に重ねられて、可変抵抗物質層（２４）の各々との接続が形成される。さらに、複数の第２の導体層（２１）が上部電極になるように形成される。第２の導体層（２１）は、可変抵抗物質層（２４）上に重ねられて、可変抵抗物質層（２４）の各々との接続を形成する。図２ｃは、基板上に配置されたＩＣチップ（２０）の部分図である。チップ（２０）は、はんだ付けによって上部電極（２１）と接続され、チップを塵埃および湿気から保護する保護層（２５）が付加される。図２ｄは、図２ａにおける本発明の平面図である。図２ｅは、図２ｂにおける本発明の平面図である。
【００４０】
図３は、ワイヤボンディングによる、ＩＣチップと上部電極との接続の別の実施形態を示す。
【００４１】
図４は、本発明の別の実施形態による、過電圧保護機能を有するＩＣ基板（４２）の部分図である。図４に示されるように、１つ以上の可変抵抗物質層（４４）が、基板（４２）上に形成される。可変抵抗物質層は、基板の下面に配置される。接地導体層（４３）は、接地端子になるように形成される。接地端子は、基板の下面に配置され、可変抵抗物質層の各々の上に重なるように伸びる。複数の導体層（４１）が電極になるように形成される。導体層は、基板の上面に配置され、基板を貫通して下面にまで伸びて、可変抵抗物質層の各々との接続が形成される。
【００４２】
図５は、本発明のさらなる別の実施形態による過電圧保護機能を有するＩＣ基板（５２）の部分図である。図５に示されるように、接地導体層（５３）は、接地端子になるように基板上に形成される。接地端子は、基板の下面に配置される。１つ以上の可変抵抗物質層（５４）は、基板を貫通して配置され、接地導体層と接続される。複数の導体層（５１）が、電極端子になるように形成される。導体層の各々は、基板の上面に配置され、可変抵抗物質層の各々の上に重ねられて、これらの層と接続される。
【００４３】
サージパルスが生じると、サージパルスのエネルギーは、電極端子（５１）に入り、可変抵抗物質層（５４）を貫通して接地端子（５３）に伝搬する。可変抵抗物質の性質およびその構造ゆえに、サージパルスのエネルギーが、接地線に均一に放出されるので、ＩＣデバイス（５０）は損傷を受けず、ＩＣデバイスを保護するという目的が達成される。
【００４４】
図６ａおよび図６ｂは、本発明の実施形態による、過電圧保護機能と共に形成された多層ＩＣ基板の部分図である。図６ａに示されるように、１つ以上の接地導体層（８３）が接地端子になるように第１の基板（８２１）上に形成され、これは第１の基板の上面にまで伸び、第１の基板の下面に配置され、これによって、第１の基板の上面で１つ以上の端子が形成される。１つ以上の可変抵抗物質層（８４）が第１の基板（８２１）上に形成され、基板上に現れた接地導体層（８３）の端子の上に重ねられて、接地導体層の各々と接続される。複数の第１の導体層（８１１）は、第１の基板（８２１）の上面に形成される。導体層（８１１）の各々は、基板上に配置され、可変抵抗物質層（８４）の各々の上に被せられて、可変抵抗物質層の各々との電気的接続が形成される。複数の第１の導体層（８１１）は、第１の基板（８２１）を貫通して伸び、第１の導体層（８１１）の端子は、第１の基板（８２１）の上面および下面に現れる。
【００４５】
図６ｂに示されるように、複数の第２の導体層（８１２）が、電極端子になるように第２の基板（８２２）上に形成される。複数の第２の導体層は、第２の基板（８２２）を貫通して伸び、第２の導体層の端子は、第２の基板（８２２）の上面に現れる。第２の基板（８２２）は、第１の基板（８２１）の上面に配置される。ここで、第１の導体層（８１１）は、第２の導体層（８１２）と電気的に接続される。図６ｂにおいて、ＩＣチップ（８０）が第２の基板（８２２）上に配置され、保護層（８５）が第２の基板に付加される。
【００４６】
図７ａ、図７ｂおよび図７ｃは、本発明の実施形態による、過電圧保護機能と共に形成された多層ＩＣ基板を形成する部分図である。図７ａに示されるように、複数の第１の導体層（６１１）は、第１の基板（６２１）上に形成される。導体層（６１１）の各々は、第１の基板を貫通して配置され、導体層の端子は、第１の基板（６２１）の上面および下面に現れる。複数の第２の導体層（６１２）は、第２の基板（６２２）上に形成される。導体層（６１２）の各々は、第２の基板（６２２）を貫通して配置され、導体層（６１２）の端子は、第２の基板（６２２）の上面および下面に現れる。ホールが第２の基板（６２２）に形成され、１つ以上の可変抵抗物質層（６４）で充填される。可変抵抗物質層（６４）は、第２の基板（６２２）を貫通して配置される。可変抵抗物質層の端子は、第２の基板の上面に現れる。接地導体層（６３）は、接地端子になるように第２の基板（６２２）上に形成される。この接地端子は、第２の基板の下面に配置される。複数の第３の導体層（６１３）が電極端子になるように第３の基板（６２３）上に形成される。複数の第３の導体層は、第３の導体層を貫通して配置され、第３の上面および下面に現れる。
【００４７】
図７ｂに示されるように、第２の基板（６２２）は、第１の基板（６２１）の上に重ねられる。可変抵抗物質層（６４）の下部分は、接地導体層（６３）と接続される。第２の基板の下面における端子（６１２）は、第１の基板（６２１）の上面の端子（６１１）と接続される。第３の基板（６２３）は、第２の基板（６２２）の上に重ねられる。第３の導体層（６１３）は、可変抵抗物質層（６４）および第２の導体層（６１２）の上面の端子（６１２）とそれぞれ接続される。
【００４８】
図７ｃに示されるように、ＩＣチップ（６０）は、第３の基板（６２３）上に配置される。チップ（６０）は、はんだ付けによって上部電極と接続される。保護層（６５）が、塵埃および湿気から保護するために付加される。
【００４９】
可変抵抗物質層が、非線形抵抗物質を含み得ることに留意されたい。
【００５０】
図８ａ、８ｂ、８ｃ、８ｄおよび８ｅは、本発明の実施形態による、過電圧保護機能と共に形成されたボールグリッドアレイ（ＢＧＡ）ＩＣパッケージの部分図である。図８ｆは、本発明の実施形態による過電圧保護機能と共に形成されたＢＧＡ　ＩＣパッケージの平面図である。
【００５１】
図８ａに示されるように、複数の接地導体層（７３１、７３２、７３３）は、接地端子になるようにＢＧＡ　ＩＣパッケージ上に形成される。端子の各々は、ＢＧＡ　ＩＣパッケージの表面に配置される。図８ｂおよび図８ｆに示されるように、１つ以上の可変抵抗物質層（７４）が複数の接地導体層（７３１、７３２）上に形成される。可変抵抗物質層の各々は、接地導体層（７３１、７３２）の端子上に配置され、接地導体層の各々と接続される。図８ｃに示されるように、複数の可変抵抗物質層（７４）が電極端子（７１）および接地導体層（７３１、７３２、７３３）と接続される。図８ｄに示されるように、第２の保護層（７６）は、電極端子および可変抵抗物質層上に配置される。図８ｅは、電極端子および接地導体層にはんだが付加された後の、本発明の実施形態の部分図である。
【００５２】
図９ａおよび図９ｂは、本発明の実施形態による過電圧保護機能を有するＩＣ基板の部分図である。
【００５３】
図１０ａ、図１０ｂ、図１０ｃ、図１０ｄ、図１０ｅおよび図１０ｆは、本発明の実施形態による、過電圧保護機能をと共に形成されたＩＣ基板の部分図である。
【００５４】
本発明の実施形態によると、過電圧保護機能を有するＩＣ基板を形成する方法は、以下の工程を包含する。図１０ａおよび図１０ｂに示されるように、１つ以上の所望のホールがレーザまたはパンチングによって基板（１０２）に形成される。図１０ｃに示されるように、ホールは、可変抵抗物質層（１０４）で充填される。図１０ｄに示されるように、下部電極（１０３）が基板上に形成される。下部電極（１０３）は、可変抵抗物質層（１０４）の各々の上に重ねられて、可変抵抗物質層（１０４）と接続される。図１０ｅに示されるように、複数の上部電極（１０１）が基板（１０２）の上面に形成される。この上部電極（１０１）は、可変抵抗物質層（１０４）の上に重ねられて、可変抵抗物質層（１０４）と接続される。この上部電極および下部電極は、印刷または金属箔プレスによって形成される。図１０ｆは、基板（１０２）に配置されたＩＣチップ（１００）の部分図である。
【００５５】
本発明は、過電圧保護機能が提供されたＩＣ基板に関する。従って、複数の過電圧保護デバイスが、ＩＣチップを保護するために単一の基板上に直接的に提供される。本発明によると、ＩＣデバイスがサージパルスによる損傷を受けることを防止するために、プリント回路基板上のそれぞれのＩ／Ｏポートに保護デバイスを取り付ける必要がない。従って、回路を設計するコストが低減され、制限された空間が効率的に利用され、かつそれぞれの保護デバイスを取り付ける単価が低減される。
【００５６】
本発明は好適な実施形態について説明されてきたが、この開示は、本発明を限定することを意図しない。本発明は、上記の請求項によって決定される本発明の範囲および主旨から逸脱することなく、当業者によってさらに改変および変更され得る。
【００５７】
【発明の効果】
以上説明したように、本発明は、基板と、接地端子を形成するための接地導体層であって、該接地端子は、該基板の下面に配置され、該基板を貫通して該基板の上面にまで伸び、これによって、該基板の該上面に現れる１つ以上の端子が形成される、接地導体層と、該接地導体層上で露出され、かつ可変抵抗物質層と電気的に接続される端子上に配置される、１つ以上の可変抵抗物質層と、電極端子を形成するための複数の導体層であって、各導体層が該基板上に配置され、かつ該可変抵抗物質の各々の上に重ねられて、該可変抵抗物質層の各々との接続が形成される、複数の導体層とを備えるので、ＩＣデバイスがサージパルスによる損傷を受けることを防止するために、プリント回路基板上のそれぞれのＩ／Ｏポートに保護デバイスを取り付ける必要がない。従って、回路を設計するコストが低減され、制限された空間が効率的に利用され、かつそれぞれの保護デバイスを取り付ける単価が低減される。
【図面の簡単な説明】
【図１ａ】図１ａは、従来の基板上に配置されたＩＣデバイスの平面図である。
【図１ｂ】図１ｂは、従来の基板上に配置されたＩＣデバイスの部分図である。
【図２ａ】図２ａは、本発明の実施形態による過電圧保護機能と共に形成されたＩＣ基板の部分図である。
【図２ｂ】図２ｂは、本発明の実施形態による過電圧保護機能と共に形成されたＩＣ基板の部分図である。
【図２ｃ】図２ｃは、本発明の実施形態による過電圧保護機能と共に形成されたＩＣ基板の部分図である。
【図２ｄ】図２ｄは、本発明の実施形態による過電圧保護機能と共に形成されたＩＣ基板の平面図である。
【図２ｅ】図２ｅは、本発明の実施形態による過電圧保護機能と共に形成されたＩＣ基板の平面図である。
【図３】図３は、本発明の別の実施形態による過電圧保護機能と共に形成されたＩＣ基板の部分図である。
【図４】図４は、本発明の別の実施形態による過電圧保護機能と共に形成されたＩＣ基板の部分図である。
【図５】図５は、本発明の別の実施形態による過電圧保護機能と共に形成されたＩＣ基板の部分図である。
【図６ａ】図６ａは、本発明の実施形態による過電圧保護機能と共に形成された多層ＩＣ基板の部分図である。
【図６ｂ】図６ｂは、本発明の実施形態による過電圧保護機能と共に形成された多層ＩＣ基板の部分図である。
【図７ａ】図７ａは、本発明の実施形態による過電圧保護機能と共に形成された多層ＩＣ基板の部分図である。
【図７ｂ】図７ｂは、本発明の実施形態による過電圧保護機能と共に形成された多層ＩＣ基板の部分図である。
【図７ｃ】図７ｃは、本発明の実施形態による過電圧保護機能と共に形成された多層ＩＣ基板の部分図である。
【図８ａ】図８ａは、本発明の実施形態による、過電圧保護機能と共に形成されたＢＧＡＩＣパッケージの部分図である。
【図８ｂ】図８ｂは、本発明の実施形態による、過電圧保護機能と共に形成されたＢＧＡＩＣパッケージの部分図である。
【図８ｃ】図８ｃは、本発明の実施形態による、過電圧保護機能と共に形成されたＢＧＡＩＣパッケージの部分図である。
【図８ｄ】図８ｄは、本発明の実施形態による、過電圧保護機能と共に形成されたＢＧＡＩＣパッケージの部分図である。
【図８ｅ】図８ｅは、本発明の実施形態による、過電圧保護機能と共に形成されたＢＧＡＩＣパッケージの部分図である。
【図８ｆ】図８ｆは、本発明の実施形態による、過電圧保護機能と共に形成されたＢＧＡＩＣパッケージの平面図である。
【図９ａ】図９ａは、本発明の実施形態による、過電圧保護機能と共に形成されるＢＧＡＩＣパッケージの部分図である。
【図９ｂ】図９ｂは、本発明の実施形態による、過電圧保護機能と共に形成されるＢＧＡＩＣパッケージの部分図である。
【図１０ａ】図１０ａは、本発明の実施形態による、過電圧保護機能と共に形成されるＩＣ基板の部分図である。
【図１０ｂ】図１０ｂは、本発明の実施形態による、過電圧保護機能と共に形成されるＩＣ基板の部分図である。
【図１０ｃ】図１０ｃは、本発明の実施形態による、過電圧保護機能と共に形成されるＩＣ基板の部分図である。
【図１０ｄ】図１０ｄは、本発明の実施形態による、過電圧保護機能と共に形成されるＩＣ基板の部分図である。
【図１０ｅ】図１０ｅは、本発明の実施形態による、過電圧保護機能と共に形成されるＩＣ基板の部分図である。
【図１０ｆ】図１０ｆは、本発明の実施形態による、過電圧保護機能と共に形成されるＩＣ基板の部分図である。
【符号の説明】
２１　第２の導体層
２２　板
２３　接地導電体
２４　可変抵抗物質層
２５　保護層

Claims (25)

  1. 基板と、
    接地端子を形成するための接地導体層であって、該接地端子は、該基板の下面に配置され、該基板を貫通して該基板の上面にまで伸び、これによって、該基板の該上面に現れる１つ以上の端子が形成される、接地導体層と、
    該接地導体層上で露出され、かつ可変抵抗物質層と電気的に接続される端子上に配置される、１つ以上の可変抵抗物質層と、
    電極端子を形成するための複数の導体層であって、各導体層が該基板上に配置され、かつ該可変抵抗物質の各々の上に重ねられて、該可変抵抗物質層の各々との接続が形成される、複数の導体層と
    を備える、過電圧保護機能を有するＩＣ基板。
  2. 基板と、
    該基板の下面に配置された１つ以上の可変抵抗物質層と、
    接地端子を形成するための接地導体層であって、該接地端子は、該基板の該下面に配置され、該可変抵抗物質層の各々の上に重なるように伸びて、該可変抵抗物質層の各々との接続が形成される、接地導体層と、
    電極端子を形成するための複数の導体層であって、該導体層の各々が該基板の上面に配置され、かつ該可変抵抗物質層の各々と接続される、複数の導体層と
    を備える、過電圧保護機能を有するＩＣ基板。
  3. 基板と、
    接地端子を形成するための接地導体層であって、該接地端子は、該基板の下面に配置される、接地導体層と、
    該基板を貫通して配置され、かつ該接地導体層と接続される、１つ以上の可変抵抗物質層と、
    電極端子を形成するための複数の導体層であって、各導体層は、該基板の上面に配置され、該可変抵抗材料層の各々の上に重ねられ、かつ該可変抵抗物質層の各々と接続される、導体層と
    を備える、過電圧保護機能を有するＩＣ基板。
  4. 第１の基板と、
    接地端子を形成するための１つ以上の接地導体層であって、該接地端子は、該第１の基板の下面に配置され、かつ該第１の基板の上面にまで伸び、これによって、該第１の基板の該上面で１つ以上の端子が形成される、接地導体層と、
    該接地導体層上に露出され、かつ該接地層の各々と接続された該端子上に配置される１つ以上の可変抵抗物質層と、
    該基板上に配置され、かつ該可変抵抗物質層の各々の上に重ねられて、可変抵抗物質層の各々と接続される複数の第１の導体層であって、該複数の第１の導体層は、該第１の基板を貫通して配置され、これによって、該第１の導体層の端子が、該第１の基板の該上面および該下面で露出される、複数の第１の導体層と、
    該第１の基板の該上面に配置される第２の基板と、
    電極端子を形成するための複数の第２の導体層であって、該第２の基板を貫通して配置され、該第１の基板上の該第１の導体層と接続され、該第２の導体層の端子は、該第２の基板の上面で露出される、複数の第２の導体層と
    を備える、過電圧保護機能を有するＩＣ基板。
  5. 第１の基板と、
    複数の第１の接地導体層であって、該第１の基板を貫通して配置され、これによって、該第１の接地導体層の端子が、該第１の基板の上面および下面で露出される、第１の接地導体層と、
    該第１の基板上に配置される第２の基板と、
    複数の第２の接地導体層であって、該第２の基板を貫通して配置され、これにより、該第２の導体層の端子が該第２の基板の上面および下面で露出され、該第２の基板の該下面で露出された該端子は、該導体の基板の該上面で露出された該第１の導体層と接続される、第２の導体層と、
    該第２の基板の該下面に配置された接地端子を形成するための接地導体層と、１つ以上の可変抵抗物質層であって、該第２の基板を貫通して配置されて、該可変抵抗物質層の下部端子が該接地導体層と接続され、該可変抵抗物質層の上部端子が該第２の基板の該上面で露出される、可変抵抗物質層と、
    該第２の基板の該上面に配置される第３の基板と、
    該第３の基板を貫通して電極端子を形成するための複数の第３の導体層であって、該端子は下面で露出され、該第３の基板の端子は、該第２の基板の該第２の導体層と接続され、該第３の導体層の端子は、該第３の基板の該上面で露出される、第３の導体層と
    を備える、過電圧保護機能を有するＩＣ基板。
  6. 前記可変抵抗物質層は、非線形抵抗物質層である、請求項１〜５のいずれか１つに記載の過電圧保護機能を有するＩＣ基板。
  7. 前記基板はセラミック材料またはポリマー材料を含む、請求項１〜５のいずれか１つに記載の過電圧保護機能を有するＩＣ基板。
  8. 前記電極端子は、はんだ付けまたはワイヤボンディングによってチップと接続される、請求項１〜５のいずれか１つに記載の過電圧保護機能を有するＩＣ基板。
  9. 外部環境からの影響を低減するための保護層をさらに備える、請求項１〜５のいずれか１つに記載の過電圧保護機能を有するＩＣ基板。
  10. 基板を有するＢＧＡ　ＩＣパッケージと、
    接地端子を形成するための複数の接地導体層であって、該ＢＧＡ　ＩＣパッケージの表面に配置される、複数の接地導体層と、
    該接地導体層の上に重ねられ、かつ該該接地導体層と接続される、１つ以上の可変抵抗物質層と、
    複数の電極材料であって、該可変抵抗物質層は、該複数の電極端子および該複数の接地導体層と接続される、電極材料と
    を備える、過電圧保護機能を有するボールグリッドアレイ（ＢＧＡ）ＩＣパッケージ。
  11. 前記基板は、セラミック材料またはポリマー材料を含む、請求項１０に記載の過電圧保護機能を有するＢＧＡパッケージ。
  12. 前記電極端子は、はんだ付けまたはワイヤボンディングによってチップと接続される、請求項１０に記載の過電圧保護機能を有するＢＧＡパッケージ。
  13. 外部環境からの影響を低減するための保護層をさらに備える、請求項１０に記載の過電圧保護機能を有するＢＧＡパッケージ。
  14. 第１の導体層を接地導体層になるように基板上に形成する工程であって、該第１の導体層は、該基板の下面に形成され、該基板を貫通して上面にまで伸び、これによって、該基板の該上面で該第１の導体層の１つ以上の端子が露出される、工程と、
    該接地導体層の該露出された端子の上に重ねられ、かつ該第１の導体層の各々と接続される、１つ以上の可変抵抗物質層を形成する工程と、
    複数の第２の導体層を上部電極になるように形成する工程であって、該第２の導体層は、該可変抵抗材料層の上に重なるように伸び、かつ該可変抵抗物質層の各々と接続される、工程と
    を包含する、過電圧保護機能を有するＩＣ基板を製作する方法。
  15. 第１の導体層を上部電極になるように形成する工程であって、該第１の導体層は、該基板の上面に形成され、かつ該基板を貫通して該基板の下面にまで伸び、これによって、該基板の該下面で１つ以上の端子が露出される、工程と、
    １つ以上の可変抵抗物質層を形成する工程であって、該可変抵抗物質層の各々は、該接地導体層の該露出された端子上に配置され、かつ該可変抵抗物質層の各々と接続される、工程と
    を包含する、過電圧保護機能を有するＩＣ基板を製作する方法。
  16. 導体層を基板の表面に形成する工程と、
    該導体層を接地導体層になるように所望の形状にエッチングする工程と、
    該基板を通る１つ以上の所望のホールを形成する工程と、
    該基板を反転させて、該ホールを可変抵抗物質層で充填する工程と、
    複数の上部電極を該導体層と反対側の該基板の表面に形成する工程であって、該上部電極は、該可変抵抗物質層の各々の上に重ねられる、工程と
    を包含する、過電圧保護機能を有するＩＣ基板を製作する方法。
  17. １つ以上の接地導体層を接地端子になるように第１の基板上に形成する工程であって、該接地端子は、該第１の基板を貫通して伸び、かつ該第１の基板の下面に配置され、これによって、該第１の基板の上面で１つ以上の端子が露出される、工程と、
    １つ以上の可変抵抗物質層を該第１の基板上に形成し、該接地導体層の該端子に重ねて、該接地導体層の各々との接続を形成する、工程と、
    複数の第１の導体層を該第１の基板の該上面に形成する工程であって、該導体層の各々が該可変抵抗物質層の各々に重ねられて、該可変抵抗物質層の各々と接続され、該複数の第１の導体層は、該第１の基板を貫通して伸び、該第１の基板の該上面および該下面で端子を露出させる、工程と、
    複数の第２の導体層を電極端子になるように第２の基板上に形成する工程であって、該複数の導体層は、該第２の基板を貫通して伸び、該第２の基板の該上面で端子を露出させる、工程と、
    該第２の基板を該第１の基板の該上面に配置する工程であって、該第１の導体層は、該第２の導体層と接続される、工程と
    を包含する、過電圧保護機能を有するＩＣ基板を製作する方法。
  18. 複数の第１の導体層を第１の基板上に形成する工程であって、該第１の導体層の各々は、該第１の基板を貫通して伸び、該第１の基板の上面および下面で端子を露出させる、工程と、
    複数の第２の導体層を第２の基板上に形成する工程であって、該第２の導体層は、該第２の基板を貫通して伸び、該第２の基板の該上面および該下面で該第２の導体層の端子を露出させる、工程と、
    該第２の基板上にホールを形成し、該ホールを１つ以上の可変抵抗物質層で充填する工程であって、該可変抵抗物質層は、該第２の基板を貫通して伸び、該可変抵抗物質層の該上部は、端子になるように該第２の基板上で露出される、工程と、
    接地導体層を接地端子になるように該第２の基板の該下面に形成する工程と、
    該第２の基板を該第１の基板上に配置する工程であって、該可変抵抗物質層の下部分は、該接地導体層と接続され、該可変抵抗物質層の該下面の該端子は、該第１の基板の該上面と接続される、工程と、
    複数の第３の導体層を電極端子になるように第３の基板上に形成する工程であって、該第３の導体層は、該第３の基板を貫通して伸び、該第３の基板の上面および下面で該第３の導体層の端子を露出させる、工程と、
    該第３の基板を該第２の基板上に配置する工程であって、該第３の導体層の各々は、該可変抵抗物質層と接続され、該端子は、該第２の導体層上で露出される、工程と
    を包含する、過電圧保護機能を有するＩＣ基板を製作する方法。
  19. 複数の接地導体層を接地端子になるようにＢＧＡ　ＩＣパッケージ上に形成する工程であって、該端子の各々は、該ＢＧＡ　ＩＣパッケージの表面上に配置される、工程と、
    １つ以上の可変抵抗物質層を複数の接地導体層上に形成する工程であって、該可変抵抗物質層の各々は、該接地導体層の端子上に配置され、該接地導体層の各々と接続される、工程と、
    複数の電極端子を形成する工程であって、該可変抵抗物質層が該複数の電極端子および該複数の接地導体層と接続される、工程と
    を包含する、過電圧保護機能を有するボールグリッドアレイ（ＢＧＡ）ＩＣパッケージを製作する方法。
  20. 前記導体層を形成する工程は、
    フォトレジストを前記基板上でスピンさせる工程と、
    フォトリソグラフィによって基板をエッチングして、基板上に所定のパターンを形成する工程と
    を包含する、請求項１４〜１８のいずれか１つに記載の方法。
  21. 前記フォトレジストは、洗浄によって除去される、請求項１４〜１８のいずれか１つに記載の方法。
  22. 前記基板の前記ホールは、レーザまたはパンチングによってエッチングされる、請求項１４〜１８のいずれか１つに記載の方法。
  23. 前記ホールは、前記可変抵抗物質層で充填される、請求項１６〜１８のいずれか１つに記載の方法。
  24. 前記電極端子は、印刷または金箔プレスによって前記基板上に形成される、請求項１４〜１８のいずれか１つに記載の方法。
  25. 前記電極端子をチップと接続する工程であって、該接続は、はんだ付けまたはワイヤボンディングによって製作される、工程をさらに包含する、請求項１４〜１８のいずれか１つに記載の方法。
JP2003174086A 2002-06-19 2003-06-18 過電圧保護機能を有するｉｃ基板およびこの基板を製作する方法 Pending JP2004023108A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091113365A TWI299559B (en) 2002-06-19 2002-06-19 Ic substrate with over voltage protection function and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2004023108A true JP2004023108A (ja) 2004-01-22

Family

ID=29778228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003174086A Pending JP2004023108A (ja) 2002-06-19 2003-06-18 過電圧保護機能を有するｉｃ基板およびこの基板を製作する方法

Country Status (4)

Country Link
US (6) US7053468B2 (ja)
JP (1) JP2004023108A (ja)
KR (1) KR20040002612A (ja)
TW (1) TWI299559B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529688A (ja) * 2007-06-13 2010-08-26 ショッキング テクノロジーズ インコーポレイテッド 基板装置の設計またはシミュレーションに保護用の電圧で切替え可能な絶縁材料を導入するためのシステムおよび方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100038121A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
WO2001017320A1 (en) * 1999-08-27 2001-03-08 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US20100038119A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US20100040896A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
US20100044080A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7825491B2 (en) 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US7612976B2 (en) * 2005-07-21 2009-11-03 Cooper Technologies Company Transient voltage protection circuit boards and manufacturing methods
WO2007062122A2 (en) * 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US20080029405A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having conductive or semi-conductive organic material
US7968014B2 (en) 2006-07-29 2011-06-28 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
MY145875A (en) 2006-09-24 2012-05-15 Shocking Technologies Inc Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same
US7812459B2 (en) * 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
EP1990834B1 (en) * 2007-05-10 2012-08-15 Texas Instruments France Local integration of non-linear sheet in integrated circuit packages for ESD/EOS protection
US8206614B2 (en) 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US9208931B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
US9208930B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductive core shelled particles
US8362871B2 (en) * 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
WO2010110909A1 (en) 2009-03-26 2010-09-30 Shocking Technologies, Inc. Components having voltage switchable dielectric materials
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US20110198544A1 (en) * 2010-02-18 2011-08-18 Lex Kosowsky EMI Voltage Switchable Dielectric Materials Having Nanophase Materials
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
JP5960383B2 (ja) * 2010-06-01 2016-08-02 スリーエム イノベイティブ プロパティズ カンパニー 接触子ホルダ

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648364A (en) * 1970-04-30 1972-03-14 Hokuriku Elect Ind Method of making a printed resistor
EP0327860A1 (de) 1988-02-10 1989-08-16 Siemens Aktiengesellschaft Elektrisches Bauelement in Chip-Bauweise und Verfahren zu seiner Herstellung
US4993142A (en) 1989-06-19 1991-02-19 Dale Electronics, Inc. Method of making a thermistor
US6013423A (en) * 1991-08-22 2000-01-11 Fuji Photo Film Co., Ltd. Developing solution for silver halide photographic material and method for processing silver halide photographic material by using the same
EP0760157B1 (en) 1994-05-16 1998-08-26 Raychem Corporation Electrical devices comprising a ptc resistive element
DE69528833T2 (de) * 1994-07-14 2003-08-28 Surgx Corp Verfahren zur herstellung von ein- und mehrschicht-schutzvorrichtungen gegen veränderliche spannung
DE69529677T2 (de) * 1994-07-14 2004-03-25 Surgx Corp., Fremont Schutzstrukturen gegen veränderliche spannung und verfahren zur herstellung
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
US6172590B1 (en) * 1996-01-22 2001-01-09 Surgx Corporation Over-voltage protection device and method for making same
US5884391A (en) 1996-01-22 1999-03-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
JPH09260106A (ja) 1996-03-22 1997-10-03 Murata Mfg Co Ltd 電子部品の製造方法
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
US6013358A (en) 1997-11-18 2000-01-11 Cooper Industries, Inc. Transient voltage protection device with ceramic substrate
US20030161086A1 (en) * 2000-07-18 2003-08-28 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
TW377504B (en) 1997-07-30 1999-12-21 Magnachip Semiconductor Ltd Semiconductor components using non-impedance materials for ESD protection
JP4000633B2 (ja) 1997-08-25 2007-10-31 株式会社デンソー 配線基板の製造方法
US6020808A (en) 1997-09-03 2000-02-01 Bourns Multifuse (Hong Kong) Ltd. Multilayer conductive polymer positive temperature coefficent device
JP3914620B2 (ja) * 1997-10-16 2007-05-16 シチズン時計株式会社 Ｉｃカード
US6242997B1 (en) 1998-03-05 2001-06-05 Bourns, Inc. Conductive polymer device and method of manufacturing same
US6549114B2 (en) * 1998-08-20 2003-04-15 Littelfuse, Inc. Protection of electrical devices with voltage variable materials
US6162159A (en) * 1998-08-24 2000-12-19 Martini; Calvin Duke Ticket dispenser
JP4419214B2 (ja) 1999-03-08 2010-02-24 パナソニック株式会社 チップ形ｐｔｃサーミスタ
US6429533B1 (en) 1999-11-23 2002-08-06 Bourns Inc. Conductive polymer device and method of manufacturing same
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6285275B1 (en) 2000-09-15 2001-09-04 Fuzetec Technology Co., Ltd. Surface mountable electrical device
US6297722B1 (en) 2000-09-15 2001-10-02 Fuzetec Technology Co., Ltd. Surface mountable electrical device
US6587008B2 (en) * 2000-09-22 2003-07-01 Kyocera Corporation Piezoelectric oscillator and a method for manufacturing the same
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US6806553B2 (en) * 2001-03-30 2004-10-19 Kyocera Corporation Tunable thin film capacitor
US6498715B2 (en) * 2001-05-15 2002-12-24 Inpaq Technology Co., Ltd. Stack up type low capacitance overvoltage protective device
TW529215B (en) * 2001-08-24 2003-04-21 Inpaq Technology Co Ltd IC carrying substrate with an over voltage protection function
TW510034B (en) * 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
AU2002354082A1 (en) * 2001-12-12 2003-06-23 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory
JP2003189460A (ja) * 2001-12-17 2003-07-04 Yazaki Corp 過電流保護回路
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
JP4005451B2 (ja) * 2002-08-29 2007-11-07 富士通株式会社 多層基板及び半導体装置
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
JP4657640B2 (ja) * 2004-07-21 2011-03-23 株式会社日立製作所 半導体装置
US7218492B2 (en) * 2004-09-17 2007-05-15 Electronic Polymers, Inc. Devices and systems for electrostatic discharge suppression
JP4215023B2 (ja) * 2005-04-13 2009-01-28 ソニー株式会社 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529688A (ja) * 2007-06-13 2010-08-26 ショッキング テクノロジーズ インコーポレイテッド 基板装置の設計またはシミュレーションに保護用の電圧で切替え可能な絶縁材料を導入するためのシステムおよび方法

Also Published As

Publication number Publication date
US20060138608A1 (en) 2006-06-29
TWI299559B (en) 2008-08-01
US7053468B2 (en) 2006-05-30
KR20040002612A (ko) 2004-01-07
US7528467B2 (en) 2009-05-05
US20060138611A1 (en) 2006-06-29
US7253505B2 (en) 2007-08-07
US20060138610A1 (en) 2006-06-29
US20040000725A1 (en) 2004-01-01
US20060138609A1 (en) 2006-06-29
US20060138612A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP2004023108A (ja) 過電圧保護機能を有するｉｃ基板およびこの基板を製作する方法
JP5090749B2 (ja) 半導体パッケージ及びその製造方法
JP3353508B2 (ja) プリント配線板とこれを用いた電子装置
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
TWM509428U (zh) 堆疊型被動元件整合裝置
JP3927783B2 (ja) 半導体部品
CN105047640B (zh) 一种端口防护电路集成封装件及其制造方法
JP4376160B2 (ja) プリント基板及びそのプリント基板を用いた回路ユニット
JPH01256161A (ja) 印刷配線板装置
JP2544976B2 (ja) 半導体集積回路モジュ―ル
US8324727B2 (en) Low profile discrete electronic components and applications of same
CN110402022B (zh) 一种pcb板及终端
CN112992776A (zh) 封装方法、封装结构及封装模块
JPH07183627A (ja) 部品実装プリント基板
JPH0219635B2 (ja)
JP2003158237A (ja) 過電圧保護機能を有するｉｃパッケージ基板
KR100809711B1 (ko) 칩저항기가 리버스 형태로 실장되어 있는 반도체 메모리모듈
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
JP2572626Y2 (ja) 多層回路基板
JP3147165B2 (ja) 回路装置、その製造方法
JPS62208691A (ja) 両面実装型混成集積回路
JP2002343605A (ja) 表面実装型のリセット可能な過電流保護デバイスの構造およびその製造方法
JPH06334316A (ja) チップ部品搭載用回路基板
JPH118475A (ja) 半導体パッケージ実装用多層プリント配線板
JPS63226053A (ja) 混成集積チツプモジユ−ル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090528