JPH06502962A - ダイス固着構造 - Google Patents

ダイス固着構造

Info

Publication number
JPH06502962A
JPH06502962A JP2515543A JP51554390A JPH06502962A JP H06502962 A JPH06502962 A JP H06502962A JP 2515543 A JP2515543 A JP 2515543A JP 51554390 A JP51554390 A JP 51554390A JP H06502962 A JPH06502962 A JP H06502962A
Authority
JP
Japan
Prior art keywords
die
base layer
fixing
semiconductor
central portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2515543A
Other languages
English (en)
Inventor
ハンバーゲン　ウィリアム　リース
Original Assignee
ディジタル　イクイプメント　コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル　イクイプメント　コーポレイション filed Critical ディジタル　イクイプメント　コーポレイション
Publication of JPH06502962A publication Critical patent/JPH06502962A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称　ダイス固Ｍ構造及び方法 本発明は一般に半導体デバイスに関し、特に半導体ダイスを基層に固着する構造 及び方法に関する。
大きな高電力半導体チップあるいはデバイスは、一般に金属あるいはセラミック 基層上に載置され、これら金属あるいはセラミックはヒートシンクとして働き、 チップあるいはデバイスから熱を放散させる。従来技術ではダイスを基層に固着 するため、一般的にはんだ、接着剤、あるいはフリットガラスのような単一の物 質を用いつつ、平面型のダイスを平面型の基層に対して接合していた。もしこれ が適切になされれば、均一な厚みの接合が達成される。
このような従来技術における問題の１つとして熱放散の問題、即ち、ダイスの中 央付近では熱く、そのエツジ付近では冷たくなる傾向があるという問題がある。
このような熱はデバイス性能を制限し、時には半導体にダメージを与えてしまう こともあり得る。
また、ダイスと基層間の熱勾配、及び膨張係数の非整合により、接合部には歪み が生じる。この歪みはダイスの中央付近において最小であり、そのエツジ付近に 向かうにつれて増加し、その結果その接合部を破壊してしまうこともある。
ダイス及び基層間の熱伝達と接合部における歪みレベルは、共に接合部の厚みに 依存し、接合部の厚みが薄くなれはなる程熱伝達は向上するが、歪みの割合は高 くなる。従来のダイス固着において、接合部の厚みは、適切な熱伝達と許容可能 な歪みレベルとの妥協点を示すものである。取り分け、大きな高電力チップを用 いてこれを実現することは困難である。
本発明は改善されたダイス固着構造及び方法を提供する。本発明の構造及び方法 によれば、ダイスにおける温度分布をより均一なものとし、しかもこのダイスの エツジ付近の接合部における歪みを減少させるような方法でダイスと基層間の接 合が提供される。ある実施例では、基層はダイス固着領域において非平面型の表 面を用いて形成さね、更に、ダイスと基層間の接合部は、その中央部よりもダイ スのエツジに向かうにつれ厚みを増すようにされている。また他の実施例では、 その接合部が、ダイスの中央部に向かうにつれて硬く、そしｔエツジに向かうに つれて柔軟なものとなるよう、異なるダイス固着物質が使用される。更にある実 施例では、厚みが増加された接合部と異なるダイス固着物質とが併用される。
第１図は、本発明によるダイス固着構造の一実施例による断面図をその一部を拡 大して示したものである。
第２〜第４図は、第１図と同様な図面であり、本発明によるダイス固着構造の他 の実施例を示すものである。
第１図は本発明を一般的な矩形半導体ダイス１１と一般的な平面型基層１２で示 している。ダイスは平面型低表面１３を有し、基層はこのダイスを受け入れるダ イス固着領域１４を有する。ダイス固着領域は、隆起された中央部分１６と窪。
みを有する外側部分１７を有し、このダイスの中央部分はダイス固着領域の隆起 ダイスの低表面と基層の表面との間の領域を満たすようなダイス固着物質１９に よって基層に接着される。こうして比較的薄い接合部２１がダイス中央部分下方 に形成され、より厚い接合部２２がエツジ部分下方に形成される。
ダイス固着領域の隆起部分は平面型表面２３を有し、この領域の窪み部分は隆起 領域の表面よりも幾分下に位置づけられた平面型表面２４を有する。ダイスの低 表面はこれらの表面に平行である。
ダイス中央部のより薄い接合部によって、その領域におけるダイスと基層間の熱 伝達はよりよく行われることとなり、この結果、ダイス全体でより均一な温度と なる。ダイスのエツジに向かうにつれて接合部を厚くすることにより、エツジ付 近の歪みは減少されるが、厚みをより増加させた接合部は、より薄い接合部を用 いた場合よりも、そのエツジにおいてダイスの温度がいくらか高いものとなるか もしれない。エツジ温度はより高いものであっても問題はないが、その中央部で は接合部がより薄いため、ダイス温度のピークは実際には減少される。
第２図の実施例はほぼ第１図の実施例と同じであり、これら２つの実施例におい て対応する素子には同じ参照番号が示されている。しかしながら第２図の実施例 では、ダイス固着領域の隆起された中央部分のエツジ２６は除去すｆＬｂち丸み を帯びるようにされ、この領域の窪み部分は凹表面２７を用いて形成されている 。
このようにして表面の輪郭を形成することにより、ダイス全体における温度、及 び／又は、歪み分布を最適化することが可能となる。
第３図の実施例において、ダイス固着領域の中央部分の上表面３１は凸状の湾曲 を有し、窪み部分は第２図の実施例と同様に凹状の湾曲を有する。このような表 面輪郭形成により、ダイスの全表面において温度、及び／また、歪み分布を最適 化することが可能となる。
第４図の実施例はほぼ第３図の実施例と同じであり、これらの図において対応す る素子には同じ参照番号が付されている。しかしながら、この第４図の実施例で は、ダイスのエツジ部分は固着領域の窪み部分を越えて拡がっており、ダイスは この固着領域のフロア３３によって支持されている。これにより、組立ての間、 このダイスをあるレベル位置に保持するための固定や工具の必要性はなくなるが 、これによってダイスのエツジに歪みを集中させてしまうことになる。ダイスが 破壊されてしまうのを防ぐため、この実施例で使用される接着剤としては、この ダイスのエツジ部分が破壊する前に壊れるようなものが選択される。
もし望むなら、基層のダイス固着領域内に輪郭形成された載置表面を形成せず、 ダイスの低表面を非平面型表面で形成することにより、より厚い接合部やより薄 い接合部を形成することが可能である。また、ダイスまたは基層は共に非平面型 あるいは輪郭形成された表面を用いて形成され得る。
ダイスを基層に接着するダイス固着物質は、この目的のために適切などのような 物質も使用することができる。このような物質として、はんだ、有機入り接着剤 、ガラス／金属フリットのようなものがある。
温度分布及び歪みレリーフの改善は、ダイスの異なる部分に対して異なるダイス 固着物質を使用することによっても達成され得る。例えば、比較的強く、堅い物 質を歪みが最小の中央領域に使用し、より弱く、より柔軟な物質を歪みがより大 きいエツジに向かって使用することによる。中央領域で使用される物質としてよ り好ましいものは、高い温度伝導性を有するものであり、エツジ部で使用される 物質はより低い温度伝導性を有し得るものである。適切な物質として、中央領域 に対しては、エポキシ入りの非常に堅い銀あるいはダイアモンド、外部領域には 熱可塑性物質が挙げられる。この技術分野に関係する者には明かなように、これ らの物質は、ダイス固着物質として使用する可能な多数の物質中のほんのわずか な例にすぎない。
中央領域及び外部領域に対して異なる物質が使用される場合、２つの領域内で異 なる接合部の厚みを用いる必要はなく、ダイス及び基層これら両方の表面を平ら なものすることが可能である。しかしながら、これら２つの解決法を結びつけ、 比較的強く堅い物質を中央領域内のより薄い接合部に対して、より弱くより柔軟 な物質を外部領域内のより厚い接合部に対して、用いることも可能である。
本発明は多数の重要な特徴及び利点を有する。本発明はダイスと基層間の接合部 を改善し、接合部の両端の熱伝達を改善する一方、接合部の機械歪みの耐久度を 増加させる。ダイスのエツジ付近の接合部を中央付近よりもより厚くすることに より、その中央部における熱伝達はより大きなものとされ得る。より強く、より 熱伝導性のよいダイス物質を接合部の中央に、そしてより弱くより柔軟な物質を エツジに向かって用いることにより、中央に向かってより大きな熱伝達を行ない 、またエツジ付近の歪みの耐久度を増大させることも可能となる。接合部をより 小さくすることと、異なる領域に異なる接合物質を用いるとを組み合わせるこき により、温度及び歪み分布をより制御することが可能となる。
以上の記載から、新しく改善されたダイス固着構造及び方法が提供されることは 明かであろう。しかしながら、以上の記載はより好ましい実施例を詳細に述べた だけのものであり、当業者に明かなように、請求の範囲で定められた本発明の範 囲を逸脱することなく、さまざまな変形や変更を行なうことが可能である。
国際調査報告 国際調査報告 ＵＳ　９００５７３１ Ｓ＾　４１９２７

Claims (21)

    【特許請求の範囲】
  1. １．半導体デバイ父において、１つの載置表面を持つダイス固着領域を有する基 層と、前記載置表面に面した１つの表面を有する半導体ダイスを備え、前記表面 の１つはダイスの中央部分がエッジ部分よりも基層に近接するような方法で輪郭 形成されており、前記半導体デバイスは更に、ダイスの中央部分と基層との間の 領域を満たしその中央部分を基層に接着する第１のダイス固着物質と、ダイスの エッジ部分と基層との間の領域を満たしエッジ部分を基層に接着する第２のダイ ス固着物質とを備えることを特徴とする半導体デバイス。
  2. ２．請求頃記載のデバイスにおいて、前記ダイス固着領域は隆起された中央部分 と、前記載置表面を形成する表面を備えた窪んだ外側部分を備えるデバイス。
  3. ３．請求項１記載のデバイスにおいて、前記第１のダイス固着物質は前記第２の ダイス固着物質よりも堅いデバイス。
  4. ４．請求項１記載のデバイスにおいて、前記第１のダイス固着物質は前記第２の ダイス固着物質よりもより高い熱伝導性を有するデバイス。
  5. ５．半導体デバイスにおいて、１つの載置表面を持つダイス固着領域を有する基 層と、前記載置表面に面した１つの表面を有する半導体ダイスを備え、前記表面 の１つはダイスの中央部分がエッジ部分よりも基層に近接するような方法で輪郭 形成されており、前記半導体デバイスは更に、ダイスと基層との間の領域を満た しダイスの中央部分に向かって比較的薄くなりエッジ部分に向かって比較的厚く なるような接合によってダイスを基層に接着するダイス固着物質を備えることを 特徴とする半導体デバイス。
  6. ６．請求項５記載のデバイスにおいて、前記ダイス固着領域は隆起された中央部 分と、前記載置表面を形成する表面を備えた窪んだ外側部分を備えるデバイス。
  7. ７．請求項６記載のデバイスにおいて、前記ダイス固着領域の中央及び外側部分 の表面は共にほぼ平らであるデバイス。
  8. ８．請求項６記載のデバイスにおいて、前記ダイス固着領域の外側部分の表面は 凹状であるデバイス。
  9. ９．請求項６記載のデバイスにおいて、前記ダイス固着領域の中央部分の表面は その中間に向かって平らであり、その周辺に向かって丸みを帯びているデバイス 。
  10. １０．請求項６記載のデバイスにおいて、前記ダイス固着領域の中央部分の表面 は凸状であるデバイス。
  11. １１．半導体デバイスにおいて、ダイス固着領域を有する基層と、このダイス固 着領域内の半導体ダイスと、ダイスの中央部分を前記基層に接着する比較的堅い ダイス固着物質と、ダイスのエッジ部分を前記基層に接着するより柔軟なダイス 固着物質とを備えることを特徴とする半導体デバイス。
  12. １２．請求項１１記載のデバイスにおいて、前記比較的堅いダイス固着物質は前 記柔軟な物質よりもより高い熱伝導性を有するデバイス。
  13. １３．半導体ダイスを基層に固着する方法において、前記ダイス及び前記基層を 面する関係で位置うけたときに前記ダイスの中央部分が前記エッジ部分よりも基 層に近接するようにして前記ダイス及び前記基層の一方の上に非平面型表面を形 成する段階と、前記ダイスの中央部分と基層との間の第１のダイス固着物質と前 記ダイスのエッジ部分と基層との間の第２のダイス固着物質を用いて前記ダイス を前記基層に面する関係で接着する段階とを備えることを特徴とする方法。
  14. １４．請求項１３記載の方法において、前記基層は前記ダイスが載置される非平 面型表面を用いて形成される方法。
  15. １５．半導体ダイスを基層に固着する方法において、前記ダイス及び前記基層が 面する関係で位置づけられたときに前記ダイスの中央部分がエッジ部分よりも前 記基層に近接するようにして前記ダイス及び前記基層の一方の上に非平面型表面 を形成する段階と、前記ダイスと前記基層との間の領域を満たし前記ダイスの中 央部分に向かって比較的薄くなり前記エッジ部分に向かって厚くなるような接合 を形成するダイス固着物質を用いて前記ダイスを前記基層に面する関係で接着す る段階とを備えることを特徴とする方法。
  16. １６．請求項１５記載の方法において、隆起された中央部分と窪んだ外側部分を 有するダイス固着領域を形成することによって前記非平面型表面が前記基層上に 形成されている方法。
  17. １７．請求項１６記載の方法において、前記ダイス固着領域の前記中央及び前記 外側部分は共にほぼ平坦な表面を用いて形成されている方法。
  18. １８．請求項１６記載の方法において、前記ダイス固着領域の前記外側部分は凹 状の表面を用いて形成されている方法。
  19. １９．請求項１６記載の方法において、前記ダイス固着領域の前記中央部分はそ の中間に向かって平らであり、その周辺に向かって丸みを帯びているような表面 を用いて形成されている方法。
  20. ２０．請求項１６記載の方法において、前記ダイス固着領域の中央部分は凸表面 を用いて形成されている方法。
  21. ２１．半導体ダイスを基層に固着する方法において、前記ダイスの中央部分と基 層との間の第１のダイス固着物質と前記ダイスのエッジ部分と前記基層との間の 第２のダイス固着物質とを用いて前記ダイスを前記基層に接着する方法。
JP2515543A 1989-10-05 1990-10-05 ダイス固着構造 Pending JPH06502962A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41773089A 1989-10-05 1989-10-05
US417,730 1989-10-05
PCT/US1990/005731 WO1991005368A1 (en) 1989-10-05 1990-10-05 Die attach structure and method

Publications (1)

Publication Number Publication Date
JPH06502962A true JPH06502962A (ja) 1994-03-31

Family

ID=23655191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2515543A Pending JPH06502962A (ja) 1989-10-05 1990-10-05 ダイス固着構造

Country Status (3)

Country Link
EP (1) EP0495005A1 (ja)
JP (1) JPH06502962A (ja)
WO (1) WO1991005368A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159994A (ja) * 2011-04-12 2011-08-18 Fuji Electric Co Ltd 半導体装置
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置
JP6163246B1 (ja) * 2016-12-06 2017-07-12 西村陶業株式会社 セラミックス基板の製造方法
JP2021145081A (ja) * 2020-03-13 2021-09-24 日立Astemo株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239131A (en) * 1992-07-13 1993-08-24 Olin Corporation Electronic package having controlled epoxy flow
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US6946742B2 (en) 2002-12-19 2005-09-20 Analog Devices, Inc. Packaged microchip with isolator having selected modulus of elasticity
US20040041254A1 (en) * 2002-09-04 2004-03-04 Lewis Long Packaged microchip
DE102004055817B3 (de) * 2004-11-18 2006-01-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul
US20060118601A1 (en) * 2004-12-06 2006-06-08 Brandenburg Scott D Epoxy-solder thermally conductive structure for an integrated circuit
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
DE102015200980A1 (de) * 2015-01-22 2016-07-28 Robert Bosch Gmbh Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und elektronische Baugruppe
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208735A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd 半導体装置
JPS63237534A (ja) * 1987-03-26 1988-10-04 Nec Corp Ｌｓｉチツプのダイパツド構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208735A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd 半導体装置
JPS63237534A (ja) * 1987-03-26 1988-10-04 Nec Corp Ｌｓｉチツプのダイパツド構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159994A (ja) * 2011-04-12 2011-08-18 Fuji Electric Co Ltd 半導体装置
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置
JP6163246B1 (ja) * 2016-12-06 2017-07-12 西村陶業株式会社 セラミックス基板の製造方法
JP2018093100A (ja) * 2016-12-06 2018-06-14 西村陶業株式会社 セラミックス基板の製造方法
JP2021145081A (ja) * 2020-03-13 2021-09-24 日立Astemo株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
WO1991005368A1 (en) 1991-04-18
EP0495005A1 (en) 1992-07-22

Similar Documents

Publication Publication Date Title
JPH06502962A (ja) ダイス固着構造
US5312508A (en) Attaching crimped wire mesh to an object requiring heat transfer
US5654586A (en) Power semiconductor component having a buffer layer
US5150197A (en) Die attach structure and method
JP2003204020A (ja) 半導体装置
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
US6887777B2 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
JPH10135386A (ja) 半導体ベアチップの製造方法
JPH1117081A (ja) 電力用半導体モジュール
JPH08222670A (ja) 半導体素子搭載用パッケージ
JPS6159660B2 (ja)
JPS62216251A (ja) 高熱伝導性基板
US5757069A (en) Semiconductor lead frame and packaging method
JP3077399B2 (ja) 電気回路用基板およびその製造方法
JP2619155B2 (ja) 混成集積回路装置
JPH07335792A (ja) 半導体素子搭載用パッケージ
JPS62147736A (ja) 半導体素子の搭載方法
JP2504465B2 (ja) 半導体装置
JP2982338B2 (ja) 半導体装置
JP3036291B2 (ja) 半導体装置の実装構造
JPH0621237Y2 (ja) セラミツクパツケ−ジ
JP2917902B2 (ja) 半導体装置
JPH0558569B2 (ja)
JP2764685B2 (ja) 半導体装置とその製造方法
JPH0750371A (ja) 半導体装置