JP3077399B2 - 電気回路用基板およびその製造方法 - Google Patents

電気回路用基板およびその製造方法

Info

Publication number
JP3077399B2
JP3077399B2 JP04194936A JP19493692A JP3077399B2 JP 3077399 B2 JP3077399 B2 JP 3077399B2 JP 04194936 A JP04194936 A JP 04194936A JP 19493692 A JP19493692 A JP 19493692A JP 3077399 B2 JP3077399 B2 JP 3077399B2
Authority
JP
Japan
Prior art keywords
electric circuit
circuit board
bonding agent
solder
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04194936A
Other languages
English (en)
Other versions
JPH068366A (ja
Inventor
正好 小日向
豪政 大村
秀昭 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP04194936A priority Critical patent/JP3077399B2/ja
Publication of JPH068366A publication Critical patent/JPH068366A/ja
Application granted granted Critical
Publication of JP3077399B2 publication Critical patent/JP3077399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Laminated Bodies (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばハイブリッドI
C用の回路基板等ような熱膨張率の異なる複数層からな
る積層体構造の電気回路用基板、および、その電気回路
用基板の製造方法に関する。
【0002】
【従来の技術】複数の層を貼り合わせて得られる積層体
構造の電気回路用基板、殊に電気回路基板、例えばハイ
ブリッドIC基板(HIC基板)にヒートシンクを接合
したものにおいては、はんだをその接合面に均一な厚さ
で塗布してその接合を行っていた。また、この基板上に
電子部品としてICチップを搭載する場合にもはんだ付
けにより接合していた。このはんだとして、例えばAu
−Si合金からなるはんだを用いる場合には400℃程
度の高温での加熱が必要である。このため、特に厚膜H
IC基板のようにICチップを数多くマウントする例に
おいては、その特性が低下することが避けられなかっ
た。また、ICチップとリード線との接合にもはんだが
用いられている。
【0003】
【発明が解決しようとする問題点】熱膨張係数が異なる
材料同士をその接合面に加熱接合剤を用いて均一な厚さ
で接合した場合には、得られた積層体の内部に残留応力
が発生しがちである。このため、積層体に反りが生じ易
い。そして、上記外力の集中する周辺部においては剥離
等の不都合が起こり易い。ことに、固化した金属接合剤
内部および接合界面で亀裂および割れが起こり易いこと
も無視し得ない。そして、熱膨張率の異なる異種材料を
室温で貼り合わせて得られる積層体構造の電気回路用基
板の場合には、高温雰囲気で使用する場合に接合面でず
れが生じて破損し易い。
【0004】そこで、本発明の主たる目的は、電気回路
用基板に反り、割れ、剥離、熱伝導不良等を生じない電
気回路用基板およびその製造方法を開発することであ
る。
【0005】
【問題点を解決するための手段】このような目的は、下
記の本発明により達成される。すなわち、熱膨張係数が
異なる少なくとも2つの層が加熱接合剤を介して接合さ
れる積層体構造の電気回路用基板において、上記加熱接
合剤は、その密度が上記2層の接合面の第1の部分で密
に、この第1の部分とは異なる第2の部分で疎となるよ
うに、分布させた電気回路用基板である。また、上記第
1の部分は上記接合面の中央部であり、上記第2の部分
は上記接合面の周辺部である。さらに、上記電気回路用
基板は回路素子部品を搭載するとともに、上記接合面に
あってこの回路素子部品搭載部分に対応する部分を上記
第1の部分とし、非搭載部分を上記第2の部分としてい
る。
【0006】また、本発明は、熱膨張係数が異なる2つ
の層を加熱接合剤を介して接合することにより、少なく
とも2層からなる積層体構造の電気回路用基板を製造す
る電気回路用基板の製造方法において、上記加熱接合剤
を、上記2層の接合面の中央部で密に、周辺部で疎とな
るように分布させる電気回路用基板の製造方法である。
また、上記接合面の中央部に硬質の加熱接合剤を、その
周辺部に軟質の加熱接合剤を配する電気回路用基板の製
造方法である。
【0007】
【作用】このように、積層体構造の電気回路用基板の接
合面における接合剤の分布に疎密を与えることにより、
特に疎の分布を与えられた周辺部は、塑性変形が容易と
なるので、残留応力が低減し、反りの小さな電気回路用
基板を得ることができる。また、電気回路用基板におい
て、発熱素子の搭載部位の直下の接合剤の分布を密とす
ることにより、十分に良好な熱伝導性を得ることができ
る。さらに、接合剤の密度だけでなく、同一接合面にお
いて、硬質接合剤と軟質接合剤を組み合わせて使用する
ことにより、前述の効果をより高めることができる。そ
して、本発明の方法によれば、接着強度も十分に良好で
ある。
【0008】
【実施例】以下に本発明の実施例について詳述する。図
1は本発明の一実施例を示すものであり、図2は本発明
の他の実施例を示すものである。
【0009】図1に示すように、AlN基板(積層体構
造の電気回路用基板)11の裏面にはアルミニウム板の
ヒートシンク12がはんだ(接合剤)13を介して貼り
合わせられている。このはんだ13はAlN基板11の
裏面またはヒートシンク12の表面にスポット状に塗
布、配設されるが、そのはんだスポットの分布はその面
の中央部が密に、その周辺部が疎となるように分布密度
を変化させている。図中13Aははんだスポットが密の
部分を、13Bは疎の部分を、それぞれ示している。は
んだ13をスポット状(またはドット状)として塗布す
る場合、上記中央部13Aのドットの分布を密としたも
のである。このような疎密分布を与えることにより、接
合後の残留応力が低下し、AlN基板11およびヒート
シンク12からなる電気回路用基板が反ったり、それら
の接合界面で剥離したりする現象を抑えることができ
る。特にその電気回路用基板の周辺部においては、外力
に対する塑性変形が容易となるため、応力の緩和、残留
応力の低減をより効果的に行うことができる。さらに、
このはんだ13の疎密分布を中央部から周辺部に向かっ
て連続的に変化させるならば、本発明の効果がより高め
られる。
【0010】図2に示すように、ハイブリッドIC基板
21の上面の所定位置に発熱素子であるICチップ24
を搭載した場合、その裏面にヒートシンク22をはんだ
23を介して接合するが、この場合、ICチップ(例え
ばパワートランジスタ)24の直下の部分23Aについ
てスポット状のはんだ23の塗布を密にし、他の部分2
3Bを疎としている。これにより、従来よりも少ないは
んだ使用量で上述の良好な熱伝導効果を得ることができ
る。特に、このハイブリッドIC基板に作用する熱サイ
クルの際に生じる繰り返し応力の緩和、解放に有力であ
る。この金属系接合剤としては、はんだ、ろう等のあら
ゆる接合剤を使用することができる。なお、これらの接
合剤は電気回路用基板を構成する層材の種類などに応じ
て決定されるものである。
【0011】また、上記金属系接合剤に代えて、無機系
または有機系の接合剤を用いることができる。無機系接
合剤としては、セメント、水ガラス、セラミックソル
ダ、はんだ(ろう)等の全ての無機接合剤を使用するこ
とができる。また、有機系の接合剤としては、以下のも
のが用いられる。例えば、酢酸ビニル樹脂、メタフリル
酸メチル、アクリル酸エステル等のエマルジョン接着
剤、クロロプレンゴム等のコンタクト接着剤、エピクロ
ルヒドリン+ビスフェノールA等のエポキシ接着剤、ア
クリル系、エポキシ系、ポリエン・チオール系等の光硬
化型接着剤、尿素+ホルマリン等のユリア樹脂接着剤、
フェノール+ホルマリン等のフェノール系接着剤、エチ
レン+酢酸ビニル等のホットメルト接着剤、メタクリル
酸エステル等の嫌気性接着剤、アルファシアノアクリル
酸エステル等の瞬間接着剤、トリレジンイソシアナート
等のウレタン樹脂接着剤、シリコーンゴム等のシリコー
ン樹脂接着剤等のあらゆる接着剤である。なお、これら
の接合剤も電気回路用基板を構成する層材の種類などに
応じて決定されるものである。
【0012】また、本発明の他の態様においては、電気
回路用基板の接合面の中央部に金属系硬質加熱接合剤、
周辺部に軟質加熱接合剤を塗布する。このように、接合
剤を塗布することにより、周辺部の軟質接合剤が熱歪を
吸収して、電気回路用基板の撓みを低減することができ
る。硬質接合剤あるいは軟質接合剤の硬度は、例えば固
化状態をビッカース硬度で評価する。硬質接合剤として
は、無機系接合剤においては融点の高いもの、有機系接
合剤においては、数平均分子量の大きなものを選定する
と好適である。また、軟質接合剤としては、低融点、低
数平均分子量のものを選定すれば効果的である。特に、
接合剤としてはんだを用いる場合は、硬質はんだとして
Au−Si合金はんだ等を、軟質はんだとしてIn系は
んだ等を選定すればよい。本発明の適用範囲として、前
述の疎密分布にこの硬軟接合剤の塗布方法を組み合わせ
る例も包含されることは当然のことである。
【0013】「実験例1」 NiメッキしたAl製の60×11×0.5mmのヒー
トシンクにアルミナ(Al)製の48×12×
0.65mmのハイブリッドIC基板を接合した。接合
は、Inはんだを用い、図3に示すような2×2mmの
モザイク状(A)および図4に示すような2×11mm
のバーコード状(B)に配して、中央部を密に、周辺部
を疎となるようにした。Bにおいてはバーコードの間隔
は2mmおよび15mmとした。また、比較例として、
上記と全く同じHIC基板を、はんだに疎密分布を与え
ずに均一分布として作製した。図5にその分布状態
(C)を示す。上記3枚のハイブリッドIC基板を6時
間室温にて放置し、残留応力を緩和させた後、その反り
を3次元測定器にて測定した。また、3点曲試験にて剥
離試験を行った。その結果を表1に示す。この結果、反
りは均一分布のサンプルCに比べ、モザイク状Aでは約
1/3、バーコード状Bでは約1/8に低減した。ま
た、曲げ試験による破壊モードはすべて基板割れであ
り、接合部での剥離は認められず、HIC基板を保持す
るに十分な接合がなされている。
【0014】
【表1】
【0015】「実験例2」 実験例1の図3に示すモザイク状配列の中央部密分布の
部分のはんだを、硬質はんだであるPb−In−Ag
に、周辺部疎分布の部分を、軟質はんだであるInに、
それぞれ変更した他は同一の基板を用い、同様の測定方
法によりこのサンプルの評価を行った。その結果、実験
例1の全面Inはんだを使用して疎密分布を与えたサン
プルAと比較して反りは低減した。
【0016】
【発明の効果】本発明は、積層体構造の電気回路用基板
の貼り合わせ界面に塗布する接合剤に疎密分布を与え、
かつ硬質および軟質接合剤を使い分けることにより、反
りや撓み等の変形および剥離や割れ等の破壊のおこらな
い電気回路用基板を与えることができる。
【図面の簡単な説明】
【図1】本発明に係る電気回路用基板において接合面に
塗布される接合剤の疎密分布をドット状に配した場合の
平面図(A)および断面図(B)である。
【図2】本発明方法において、発熱素子直下の接合剤密
度をその周辺より高めた場合の電気回路用基板の断面図
(A)、および、その接合剤分布を示す平面図(B)で
ある。
【図3】本発明方法において、発熱素子直下の接合剤密
度をその周辺より高めた場合のその接合剤分布を示す平
面図である。
【図4】本発明方法において、発熱素子直下の接合剤密
度をその周辺より高めた場合のその接合剤分布を示す平
面図である。
【図5】本発明方法において、発熱素子直下の接合剤密
度をその周辺より高めた場合のその接合剤分布を示す平
面図である。
【符号の説明】
11 ハイブリッドIC基板、12 ヒートシンク、1
3 はんだ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭55−42523(JP,U) (58)調査した分野(Int.Cl.7,DB名) B32B 1/00 - 35/00 H01L 23/12 - 23/14 H05K 1/03

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 熱膨張係数が異なる少なくとも2つの層
    が加熱接合剤を介して接合される積層体構造の電気回路
    用基板において、 上記加熱接合剤は、その密度が上記2層の接合面の第1
    の部分で密に、この第1の部分とは異なる第2の部分で
    疎となるように、分布させたことを特徴とする電気回路
    用基板。
  2. 【請求項2】 上記第1の部分は上記接合面の中央部で
    あり、上記第2の部分は上記接合面の周辺部である請求
    項1に記載の電気回路用基板。
  3. 【請求項3】 上記電気回路用基板は回路素子部品を搭
    載するとともに、上記接合面にあってこの回路素子部品
    搭載部分に対応する部分を上記第1の部分とし、非搭載
    部分を上記第2の部分とした請求項1に記載の電気回路
    用基板。
  4. 【請求項4】 熱膨張係数が異なる2つの層を加熱接合
    剤を介して接合することにより、少なくとも2層からな
    る積層体構造の電気回路用基板を製造する電気回路用基
    板の製造方法において、 上記加熱接合剤を、上記2層の接合面の中央部で密に、
    周辺部で疎となるように分布させることを特徴とする電
    気回路用基板の製造方法。
  5. 【請求項5】 上記接合面の中央部に硬質の加熱接合剤
    を、その周辺部に金属系加熱接合剤を配する請求項4に
    記載の電気回路用基板の製造方法。
JP04194936A 1992-06-29 1992-06-29 電気回路用基板およびその製造方法 Expired - Fee Related JP3077399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04194936A JP3077399B2 (ja) 1992-06-29 1992-06-29 電気回路用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04194936A JP3077399B2 (ja) 1992-06-29 1992-06-29 電気回路用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH068366A JPH068366A (ja) 1994-01-18
JP3077399B2 true JP3077399B2 (ja) 2000-08-14

Family

ID=16332807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04194936A Expired - Fee Related JP3077399B2 (ja) 1992-06-29 1992-06-29 電気回路用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3077399B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702294B2 (ja) * 2007-01-23 2011-06-15 三菱マテリアル株式会社 パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
DE102013217348A1 (de) 2013-08-30 2015-03-05 3D-Micromac Ag Verfahren und System zum Herstellen eines Mehrschichtelements sowie Mehrschichtelement
JP7360019B2 (ja) * 2019-08-07 2023-10-12 横浜ゴム株式会社 接合体、及び基材の接合方法

Also Published As

Publication number Publication date
JPH068366A (ja) 1994-01-18

Similar Documents

Publication Publication Date Title
JP2007173794A (ja) はんだ離型層を備えた高性能の再加工可能なヒートシンクおよびパッケージング構造ならびに製造方法
JPH0394459A (ja) 半導体装置およびその製造方法
JP2008108993A (ja) パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP3070579B2 (ja) 半導体装置の実装構造および実装方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2930133B2 (ja) 印刷配線板複合構造体
JP4098403B2 (ja) 接着剤、接着方法及び実装基板の組み立て体
JPH06502962A (ja) ダイス固着構造
JP3505950B2 (ja) 放熱板接合用基板
JP3077399B2 (ja) 電気回路用基板およびその製造方法
JP2005011922A (ja) ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置
JPH11265967A (ja) Lsi実装基板の構造及びその製造方法
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JP2004096034A (ja) モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JPH0831990A (ja) 放熱フィン
JP2004152971A (ja) ヒートシンク付セラミック回路基板及びその製造方法
JPH08222670A (ja) 半導体素子搭載用パッケージ
US5706577A (en) No fixture method to cure die attach for bonding IC dies to substrates
JP2003209346A (ja) 部品の実装方法及び電子装置
JP2003060129A (ja) 回路基板及び回路基板の部分メッキ方法
JP2504465B2 (ja) 半導体装置
JP2521624Y2 (ja) 半導体装置
JPS6431444A (en) Porcelain substrate for surface mounting
JPS62147736A (ja) 半導体素子の搭載方法
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000516

LAPS Cancellation because of no payment of annual fees