JPH0750371A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0750371A JPH0750371A JP5193273A JP19327393A JPH0750371A JP H0750371 A JPH0750371 A JP H0750371A JP 5193273 A JP5193273 A JP 5193273A JP 19327393 A JP19327393 A JP 19327393A JP H0750371 A JPH0750371 A JP H0750371A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- heat dissipation
- package
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 はんだがパッケージ等の側面からはみ出さな
いようにし、かつ放熱効果を低下させることのない技術
を提供する。 【構成】 パッケージの表面にはんだプリフォーム７を
介して放熱用フィン４が取り付けられる半導体装置であ
って、接合部に連結させて、放熱用フィン４の周縁にテ
ーパ部５を設け、接合部の内部からはみ出したはんだが
テーパ部５内に溜まるようにする。
いようにし、かつ放熱効果を低下させることのない技術
を提供する。 【構成】 パッケージの表面にはんだプリフォーム７を
介して放熱用フィン４が取り付けられる半導体装置であ
って、接合部に連結させて、放熱用フィン４の周縁にテ
ーパ部５を設け、接合部の内部からはみ出したはんだが
テーパ部５内に溜まるようにする。
Description
【０００１】本発明は、半導体装置における放熱フィン
やキャップの接合技術、特に、放熱フィン等を本体側に
接合する為に用いて効果のある技術に関するものであ
る。
やキャップの接合技術、特に、放熱フィン等を本体側に
接合する為に用いて効果のある技術に関するものであ
る。
【０００２】
【従来の技術】例えば、特開平４−２３４１５３号及び
特開平４−１２３４４１号公報に示されるように、放熱
部材としての冷却用放熱フィンを備えた半導体装置にあ
っては、アルミ、窒化アルミ等の放熱フィンを接着剤に
よりパッケージ表面に接着している。
特開平４−１２３４４１号公報に示されるように、放熱
部材としての冷却用放熱フィンを備えた半導体装置にあ
っては、アルミ、窒化アルミ等の放熱フィンを接着剤に
よりパッケージ表面に接着している。
【０００３】
【発明が解決しようとする課題】本発明者の検討によれ
ば、放熱フィンの接着剤として熱伝導性に優れる素材で
あるはんだを用いる場合、そのはんだ供給手段として、
メッキ、はんだ蒸着、クリームはんだ、はんだプリフォ
ーム（薄い板状のはんだであり、接合面の形状に合わせ
て切断してある）等がある中で、そのはんだ供給量を厳
密に管理してＬＳＩ及び放熱フィンの側面からはみ出る
はんだ量を抑制し且つ熱抵抗を低減するためには、はん
だプリフォームが最も適し、かつ薄膜化することが望ま
しいと考えられる。
ば、放熱フィンの接着剤として熱伝導性に優れる素材で
あるはんだを用いる場合、そのはんだ供給手段として、
メッキ、はんだ蒸着、クリームはんだ、はんだプリフォ
ーム（薄い板状のはんだであり、接合面の形状に合わせ
て切断してある）等がある中で、そのはんだ供給量を厳
密に管理してＬＳＩ及び放熱フィンの側面からはみ出る
はんだ量を抑制し且つ熱抵抗を低減するためには、はん
だプリフォームが最も適し、かつ薄膜化することが望ま
しいと考えられる。
【０００４】しかし、はんだプリフォームは、薄膜化す
るには取扱性の面から限界（９０Ｐｂ／１０Ｓｎはんだ
の場合、現状では６０μｍ）があり、はんだ接合部が厚
くなるために熱抵抗が大きくなって放熱効果を低下させ
るほか、加圧溶融時に接合部からはんだがはみ出し、基
板実装密度を下げると共に商品性を損なうという問題が
ある。
るには取扱性の面から限界（９０Ｐｂ／１０Ｓｎはんだ
の場合、現状では６０μｍ）があり、はんだ接合部が厚
くなるために熱抵抗が大きくなって放熱効果を低下させ
るほか、加圧溶融時に接合部からはんだがはみ出し、基
板実装密度を下げると共に商品性を損なうという問題が
ある。
【０００５】そこで、本発明の目的は、はんだがパッケ
ージ等の側面からはみ出さないようにし、かつ放熱効果
を低下させることのない技術を提供することにある。
ージ等の側面からはみ出さないようにし、かつ放熱効果
を低下させることのない技術を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【０００８】すなわち、パッケージまたはベース材の表
面に接合部材を介して放熱部材またはキャップが取り付
けられる半導体装置であって、前記パッケージまたは前
記ベース材もしくは前記放熱部材または前記キャップの
周縁にテーパ部または段差部を接合部に連結させて設け
るようにしている。
面に接合部材を介して放熱部材またはキャップが取り付
けられる半導体装置であって、前記パッケージまたは前
記ベース材もしくは前記放熱部材または前記キャップの
周縁にテーパ部または段差部を接合部に連結させて設け
るようにしている。
【０００９】
【作用】上記した手段によれば、加熱雰囲気内で接合処
理を行う際、パッケージ（またはベース材）と放熱用フ
ィン（またはキャップ）を相対押圧することによって接
合面から外部へはみ出すはんだが周縁に設けられたテー
パ部または段差部内に進入し、このテーパ部または段差
部が溜まり部となってパッケージ等の側面から突出する
ことがない。したがって、基板実装密度を低下させるこ
とがないばかりか、放熱効果を損なうこともない。
理を行う際、パッケージ（またはベース材）と放熱用フ
ィン（またはキャップ）を相対押圧することによって接
合面から外部へはみ出すはんだが周縁に設けられたテー
パ部または段差部内に進入し、このテーパ部または段差
部が溜まり部となってパッケージ等の側面から突出する
ことがない。したがって、基板実装密度を低下させるこ
とがないばかりか、放熱効果を損なうこともない。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１１】（実施例１）図１は本発明による半導体装
置の一実施例を示す正面断面図である。
置の一実施例を示す正面断面図である。
【００１２】ＬＳＩ（大規模集積回路）１は片面（裏
面）にバンプ電極２が設けられ、他面（表面）にはメタ
ライズ３が施されている。一方、ＬＳＩ１に装着される
放熱用フィン４（放熱部材）は、ＬＳＩ１のサイズにほ
ぼ等しいサイズを有し、その外周縁の下部は斜めにカッ
トされたテーパ部５（連続した三角断面の溝形状）が設
けられている。そして、このカット面及び接着面の全面
にはメタライズ６が施されている。
面）にバンプ電極２が設けられ、他面（表面）にはメタ
ライズ３が施されている。一方、ＬＳＩ１に装着される
放熱用フィン４（放熱部材）は、ＬＳＩ１のサイズにほ
ぼ等しいサイズを有し、その外周縁の下部は斜めにカッ
トされたテーパ部５（連続した三角断面の溝形状）が設
けられている。そして、このカット面及び接着面の全面
にはメタライズ６が施されている。
【００１３】ここで、メタライズ３及びメタライズ６
は、スパッタ、メッキ等により形成される。また、放熱
用フィン４には、窒化アルミ等の熱伝導性に優れ、かつ
ＬＳＩ１との間の熱膨張係数の小さい材料が用いられ
る。
は、スパッタ、メッキ等により形成される。また、放熱
用フィン４には、窒化アルミ等の熱伝導性に優れ、かつ
ＬＳＩ１との間の熱膨張係数の小さい材料が用いられ
る。
【００１４】ＬＳＩ１と放熱用フィン４の接合は、ＬＳ
Ｉ１の表面に接合部材としてのはんだプリフォーム７
（そのサイズは、放熱用フィン４の接着面の面積相当で
ある）をセットし、このはんだプリフォーム７上に接着
面を下向きにして放熱用フィン４を載置する。ここで、
はんだプリフォーム７の厚さは、取扱性を考慮すると、
９０Ｐｂ／１０Ｓｎはんだであれば、６０μｍ以上が必
要である。
Ｉ１の表面に接合部材としてのはんだプリフォーム７
（そのサイズは、放熱用フィン４の接着面の面積相当で
ある）をセットし、このはんだプリフォーム７上に接着
面を下向きにして放熱用フィン４を載置する。ここで、
はんだプリフォーム７の厚さは、取扱性を考慮すると、
９０Ｐｂ／１０Ｓｎはんだであれば、６０μｍ以上が必
要である。
【００１５】ついで、加熱炉に入れてＬＳＩ１と放熱用
フィン４を相対加圧しながら炉内温度を上げていくと、
はんだプリフォーム７は溶融し、ＬＳＩ１と放熱用フィ
ン４の接合が行われる。接合に際して圧力を加えている
ため、図２に示すように、接合面に介在していた余分な
はんだがテーパ部５へ流出する。内部からはみ出したは
んだはテーパ部５内を埋め、ＬＳＩ１の側面と放熱用フ
ィン４の側面とがほぼ同一平面になり、はんだ８のはみ
出しは生じない。
フィン４を相対加圧しながら炉内温度を上げていくと、
はんだプリフォーム７は溶融し、ＬＳＩ１と放熱用フィ
ン４の接合が行われる。接合に際して圧力を加えている
ため、図２に示すように、接合面に介在していた余分な
はんだがテーパ部５へ流出する。内部からはみ出したは
んだはテーパ部５内を埋め、ＬＳＩ１の側面と放熱用フ
ィン４の側面とがほぼ同一平面になり、はんだ８のはみ
出しは生じない。
【００１６】そして、接合面におけるはんだの厚みは、
例えば１５μｍ程度にすることができる。この厚みは、
溶融温度、荷重、溶融時間等により可変することができ
る。このように、最も放熱性が要求されるＬＳＩ１の中
心部のはんだ厚みを薄くでき、かつ余分なはんだをＬＳ
Ｉ１及び放熱用フィン４の外側にはみ出さないため、高
発熱ＬＳＩを高密度で基板実装が行えるようになる。
例えば１５μｍ程度にすることができる。この厚みは、
溶融温度、荷重、溶融時間等により可変することができ
る。このように、最も放熱性が要求されるＬＳＩ１の中
心部のはんだ厚みを薄くでき、かつ余分なはんだをＬＳ
Ｉ１及び放熱用フィン４の外側にはみ出さないため、高
発熱ＬＳＩを高密度で基板実装が行えるようになる。
【００１７】（実施例２）図３は本発明の第２実施例を
示す部分断面図である。
示す部分断面図である。
【００１８】前記実施例が内部からはみ出すはんだの受
け部がテーパ部５であったのに対し、本実施例は段差部
９にしたところに特徴がある。この段差部９は、テーパ
部５の場合と同様に放熱用フィン４の周辺下部に“Ｌ”
字形のカット（連続した角形の溝断面形状）を施すこと
により形成することができる。段差部９の断面積は、接
合面のサイズ等に応じて決定する。
け部がテーパ部５であったのに対し、本実施例は段差部
９にしたところに特徴がある。この段差部９は、テーパ
部５の場合と同様に放熱用フィン４の周辺下部に“Ｌ”
字形のカット（連続した角形の溝断面形状）を施すこと
により形成することができる。段差部９の断面積は、接
合面のサイズ等に応じて決定する。
【００１９】本実施例によれば、前記実施例と同一の効
果が得られ、内部からはみ出してくるはんだ８は段差部
９に埋め込まれ、ＬＳＩ１及び放熱用フィン４の表面か
ら突出することはない。
果が得られ、内部からはみ出してくるはんだ８は段差部
９に埋め込まれ、ＬＳＩ１及び放熱用フィン４の表面か
ら突出することはない。
【００２０】（実施例３）図４は本発明の第３実施例を
示す正面図である。
示す正面図である。
【００２１】前記各実施例がＬＳＩ１と放熱用フィン４
の外形が同一であったのに対し、本実施例は、放熱用フ
ィン４のサイズをＬＳＩ１の表面積よりも大きくし、放
熱用フィン４にテーパ部や段差部を設けないようにした
ところに特徴がある。この実施例の場合、接合面の内部
からはみ出すはんだ８は表面張力で放熱用フィン４の下
面に展開し、はんだ部に段差等を生じることがない。ま
た、放熱面積も大きくとれることから、放熱効果も向上
する。ただし、実装スペースは広くなるので実装効率の
点では不利になる。
の外形が同一であったのに対し、本実施例は、放熱用フ
ィン４のサイズをＬＳＩ１の表面積よりも大きくし、放
熱用フィン４にテーパ部や段差部を設けないようにした
ところに特徴がある。この実施例の場合、接合面の内部
からはみ出すはんだ８は表面張力で放熱用フィン４の下
面に展開し、はんだ部に段差等を生じることがない。ま
た、放熱面積も大きくとれることから、放熱効果も向上
する。ただし、実装スペースは広くなるので実装効率の
点では不利になる。
【００２２】この場合、放熱効果が多少落ちてもよけれ
ば、放熱用フィン４の外形をＬＳＩ１の表面積より小さ
くとり、はんだをＬＳＩ１の表面に表面張力で展開させ
る構成にすることもできる。
ば、放熱用フィン４の外形をＬＳＩ１の表面積より小さ
くとり、はんだをＬＳＩ１の表面に表面張力で展開させ
る構成にすることもできる。
【００２３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００２４】例えば、上記各実施例においては、テーパ
部５及び段差部９は、１周する連続溝であるとしたが、
図５に示すように、断続的な凹部１０であってもよい。
この凹部１０は、図５では矩形としたが、三角形などで
あってもよい。
部５及び段差部９は、１周する連続溝であるとしたが、
図５に示すように、断続的な凹部１０であってもよい。
この凹部１０は、図５では矩形としたが、三角形などで
あってもよい。
【００２５】また、上記実施例においては、テーパ部
５、段差部９あるいは凹部１０はすべて放熱用フィン４
側に設けるものとしたが、図６に示すように、ＬＳＩ１
側に設けてもよい。
５、段差部９あるいは凹部１０はすべて放熱用フィン４
側に設けるものとしたが、図６に示すように、ＬＳＩ１
側に設けてもよい。
【００２６】さらには、図７に示すようなハーメチック
型の半導体装置にも適用可能である。ここに示す半導体
装置は、はんだバンプ１３を介してベース材（基板）１
１に半導体チップ１２を搭載し、この半導体チップ１２
を覆うようにして“コ”の字形断面を有するキャップ１
４をベース材１１上に接合（低融点のはんだプリフォー
ム１５を用いて行われる）し、内部を封止する構成にな
っている。このような半導体装置にあって、はんだプリ
フォーム１５による接合部のベース材１１またはキャッ
プ１４にテーパ、段差または凹部を設けることで上記各
実施例と同様の効果を得ることができる。
型の半導体装置にも適用可能である。ここに示す半導体
装置は、はんだバンプ１３を介してベース材（基板）１
１に半導体チップ１２を搭載し、この半導体チップ１２
を覆うようにして“コ”の字形断面を有するキャップ１
４をベース材１１上に接合（低融点のはんだプリフォー
ム１５を用いて行われる）し、内部を封止する構成にな
っている。このような半導体装置にあって、はんだプリ
フォーム１５による接合部のベース材１１またはキャッ
プ１４にテーパ、段差または凹部を設けることで上記各
実施例と同様の効果を得ることができる。
【００２７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【００２８】すなわち、パッケージまたはベース材の表
面に接合部材を介して放熱部材またはキャップが取り付
けられる半導体装置であって、前記パッケージまたは前
記ベース材もしくは前記放熱部材または前記キャップの
周縁にテーパ部または段差部を接合部に連結させて設け
るようにしたので、基板実装密度を低下させることがな
く、しかも、放熱効果の低下を招くことがない。
面に接合部材を介して放熱部材またはキャップが取り付
けられる半導体装置であって、前記パッケージまたは前
記ベース材もしくは前記放熱部材または前記キャップの
周縁にテーパ部または段差部を接合部に連結させて設け
るようにしたので、基板実装密度を低下させることがな
く、しかも、放熱効果の低下を招くことがない。
【図１】本発明による半導体装置の一実施例を示す正面
断面図である。
断面図である。
【図２】図１の実施例の接合後の状態を示す部分断面図
である。
である。
【図３】本発明の第２実施例を示す部分断面図である。
【図４】本発明の第３実施例を示す正面図である。
【図５】図１の実施例の変形例を示す正面図である。
【図６】図１の実施例の他の変形例を示す正面図であ
る。
る。
【図７】本発明の適用が可能なハーメチック型の半導体
装置の概略構成を示す断面図である。
装置の概略構成を示す断面図である。
１ ＬＳＩ ２ バンプ電極 ３ メタライズ ４ 放熱用フィン ５ テーパ部 ６ メタライズ ７ はんだプリフォーム ８ はんだ ９ 段差部 １０ 凹部 １１ ベース材 １２ 半導体チップ １３ はんだバンプ １４ キャップ １５ はんだプリフォーム
Claims (4)
- 【請求項１】 パッケージまたはベース材の表面に接合
部材を介して放熱部材またはキャップが取り付けられる
半導体装置であって、前記パッケージまたは前記ベース
材もしくは前記放熱部材または前記キャップの周縁にテ
ーパ部または段差部を接合部に連結させて設けることを
特徴とする半導体装置。 - 【請求項２】 前記接合部材は、接合面の形状及びサイ
ズに準じた大きさのはんだプリフォームであることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記テーパ部または段差部を連続または
断続的に設けることを特徴とする請求項１記載の半導体
装置。 - 【請求項４】 はんだを介して放熱部材がパッケージの
表面に取り付けられる半導体装置であって、前記パッケ
ージ及び前記放熱部材は、他方に対して接合面の面積を
異ならせることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193273A JPH0750371A (ja) | 1993-08-04 | 1993-08-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193273A JPH0750371A (ja) | 1993-08-04 | 1993-08-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750371A true JPH0750371A (ja) | 1995-02-21 |
Family
ID=16305201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5193273A Pending JPH0750371A (ja) | 1993-08-04 | 1993-08-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750371A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019207992A (ja) * | 2018-05-30 | 2019-12-05 | 京セラ株式会社 | 電気素子搭載用パッケージおよび電気装置 |
| JP2020027719A (ja) * | 2018-08-10 | 2020-02-20 | 東京特殊電線株式会社 | 高周波同軸ケーブル接続用コネクタ及び高周波同軸ケーブル接続用コネクタと実装基板との接続構造 |
-
1993
- 1993-08-04 JP JP5193273A patent/JPH0750371A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019207992A (ja) * | 2018-05-30 | 2019-12-05 | 京セラ株式会社 | 電気素子搭載用パッケージおよび電気装置 |
| JP2020027719A (ja) * | 2018-08-10 | 2020-02-20 | 東京特殊電線株式会社 | 高周波同軸ケーブル接続用コネクタ及び高周波同軸ケーブル接続用コネクタと実装基板との接続構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090027857A1 (en) | Heat spreader constructions, intergrated circuitry, methods of forming heat spreader constructions, and methods of forming integrated circuitry | |
| US20080153210A1 (en) | Electronic assembly having an indium wetting layer on a thermally conductive body | |
| JP2002190560A (ja) | 半導体装置 | |
| US5150197A (en) | Die attach structure and method | |
| JPH11121662A (ja) | 半導体装置の冷却構造 | |
| JPH0750371A (ja) | 半導体装置 | |
| JP2002329804A (ja) | 半導体装置 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JPH09153576A (ja) | ヒートシンクを備える半導体装置 | |
| JPH07263618A (ja) | 混成集積回路装置 | |
| JP2001298136A (ja) | ヒートシンク及び該ヒートシンク付き配線基板 | |
| JPS6159660B2 (ja) | ||
| JP2845203B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06232289A (ja) | チップキャリア及びその製造方法 | |
| JP3908590B2 (ja) | ダイボンディング方法 | |
| JPH02240953A (ja) | 半導体装置 | |
| JP3522975B2 (ja) | 半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JPH03145739A (ja) | 半導体チップ | |
| JPH11340386A (ja) | 半導体装置 | |
| JPH0395959A (ja) | リードフレーム | |
| JPS5965458A (ja) | 半導体装置の製造方法 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 |