JPH11340386A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11340386A JPH11340386A JP14717698A JP14717698A JPH11340386A JP H11340386 A JPH11340386 A JP H11340386A JP 14717698 A JP14717698 A JP 14717698A JP 14717698 A JP14717698 A JP 14717698A JP H11340386 A JPH11340386 A JP H11340386A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- semiconductor chip
- heat
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 比較的簡単な方法で熱抵抗を低減し、放熱面
積を広くして、半導体チップの放熱特性を改善した半導
体装置を実現することを課題とする。 【解決手段】 半導体チップ１と、この半導体チップ１
を搭載する基板２と、半導体チップ１および基板２を封
止する封止樹脂１４を有する半導体装置で、基板２の半
導体チップ１の搭載面の裏面側および封止樹脂１４のこ
れと対応する位置に穿孔１６を設けて半導体チップ１の
裏面側を露出させ、この穿孔１６を介して半導体チップ
１を放熱板２２に接合するようにする。
積を広くして、半導体チップの放熱特性を改善した半導
体装置を実現することを課題とする。 【解決手段】 半導体チップ１と、この半導体チップ１
を搭載する基板２と、半導体チップ１および基板２を封
止する封止樹脂１４を有する半導体装置で、基板２の半
導体チップ１の搭載面の裏面側および封止樹脂１４のこ
れと対応する位置に穿孔１６を設けて半導体チップ１の
裏面側を露出させ、この穿孔１６を介して半導体チップ
１を放熱板２２に接合するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体装置のチップの放熱構造を改良した半導
体装置に関する。
し、特に半導体装置のチップの放熱構造を改良した半導
体装置に関する。
【０００２】
【従来の技術】半導体装置の高集積化とクロックの高速
化が進むと、チップレベルの発熱が増大する傾向にあ
り、その放熱が問題になる。十分な放熱が行われず半導
体装置が高温になると動作の不安定、信頼性の低下など
の減少が発生する虞がある。これを防ぐために、従来か
ら行われている方法は、１）モールド樹脂やリードフレ
ームなどの材料に高熱伝導性のものを選ぶ。２）ダイパ
ッドのサイズを大きくしたり、リードフレームの厚みを
増したりするリードフレーム・デザインの変更、３）放
熱板（ヒート・スプレッダ）を内蔵させ、あるいは露出
させ、接合させたりする。などである。
化が進むと、チップレベルの発熱が増大する傾向にあ
り、その放熱が問題になる。十分な放熱が行われず半導
体装置が高温になると動作の不安定、信頼性の低下など
の減少が発生する虞がある。これを防ぐために、従来か
ら行われている方法は、１）モールド樹脂やリードフレ
ームなどの材料に高熱伝導性のものを選ぶ。２）ダイパ
ッドのサイズを大きくしたり、リードフレームの厚みを
増したりするリードフレーム・デザインの変更、３）放
熱板（ヒート・スプレッダ）を内蔵させ、あるいは露出
させ、接合させたりする。などである。
【０００３】放熱板が内蔵されている例としては、例え
ば、図４のようにプラスチック・パッケージＩＣでチッ
プに放熱板（銅板などでできたヒートスプレッダ）を張
り付けて放熱面積を広くしたものがある。
ば、図４のようにプラスチック・パッケージＩＣでチッ
プに放熱板（銅板などでできたヒートスプレッダ）を張
り付けて放熱面積を広くしたものがある。
【０００４】また、例えば特開平６−１４０４６６にお
いては、図５に示すように、ＩＣチップをフリップチッ
プ接合法によって接続し、このチップ裏面にダイ接着剤
を介して放熱板を取り付けることを提案している。これ
により放熱面積が広くなり、放熱が促進される。
いては、図５に示すように、ＩＣチップをフリップチッ
プ接合法によって接続し、このチップ裏面にダイ接着剤
を介して放熱板を取り付けることを提案している。これ
により放熱面積が広くなり、放熱が促進される。
【０００５】また、特開平３−９５９５９では、図６に
示すようにチップを搭載するリードフレームの裏面に放
熱板を一点で接触させて取り付けている。このような方
法を採ると、リードフレーム材とは異なった線熱膨脹係
数の金属を放熱板に用いてもダイパッドに反りを起こす
ようなことがなく、リードフレーム材よりも熱導電率の
優れた銅板などを放熱に用いることができ、放熱が促進
される。
示すようにチップを搭載するリードフレームの裏面に放
熱板を一点で接触させて取り付けている。このような方
法を採ると、リードフレーム材とは異なった線熱膨脹係
数の金属を放熱板に用いてもダイパッドに反りを起こす
ようなことがなく、リードフレーム材よりも熱導電率の
優れた銅板などを放熱に用いることができ、放熱が促進
される。
【０００６】しかし、これらの方法は、あくまで限られ
た面積の放熱板による空気中への放熱に頼っている。ま
た放熱の経路に熱抵抗が存在している。したがって放熱
効果は限られたものになってしまっていた。
た面積の放熱板による空気中への放熱に頼っている。ま
た放熱の経路に熱抵抗が存在している。したがって放熱
効果は限られたものになってしまっていた。
【０００７】
【発明が解決しようとする課題】上述のごとく、従来の
半導体装置の放熱方法にはその構造が決まった段階で、
放熱面積や放熱経路が決まってしまい、放熱効果に限界
があった。
半導体装置の放熱方法にはその構造が決まった段階で、
放熱面積や放熱経路が決まってしまい、放熱効果に限界
があった。
【０００８】本発明はこの点を解決して、比較的簡単な
方法で熱抵抗を低減し、放熱面積を広くして、半導体チ
ップの放熱特性を改善した半導体装置を実現することを
課題とする。
方法で熱抵抗を低減し、放熱面積を広くして、半導体チ
ップの放熱特性を改善した半導体装置を実現することを
課題とする。
【０００９】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、半導体チップと、この半導体チップを搭
載する基板と、前記半導体チップおよび前記基板を封止
する封止樹脂を具備してなる半導体装置において、前記
基板の前記半導体チップの搭載面の裏面側および前記封
止樹脂のこれと対応する位置に穿孔を設けて前記半導体
チップの裏面側を露出させ、この穿孔を介して前記半導
体チップを放熱板に接合することを特徴とする。
め、本発明は、半導体チップと、この半導体チップを搭
載する基板と、前記半導体チップおよび前記基板を封止
する封止樹脂を具備してなる半導体装置において、前記
基板の前記半導体チップの搭載面の裏面側および前記封
止樹脂のこれと対応する位置に穿孔を設けて前記半導体
チップの裏面側を露出させ、この穿孔を介して前記半導
体チップを放熱板に接合することを特徴とする。
【００１０】また、半導体チップと、この半導体チップ
を搭載する第１の放熱板と、前記半導体チップおよび前
記第１の放熱板を封止する封止樹脂を具備してなる半導
体装置において、前記第１の放熱板の前記半導体チップ
の搭載面の裏面側で前記封止樹脂に穿孔を設けて前記第
１の放熱板の裏面側を露出させ、この穿孔を介して前記
第１の放熱板を第２の放熱板に接合することを特徴とす
る。
を搭載する第１の放熱板と、前記半導体チップおよび前
記第１の放熱板を封止する封止樹脂を具備してなる半導
体装置において、前記第１の放熱板の前記半導体チップ
の搭載面の裏面側で前記封止樹脂に穿孔を設けて前記第
１の放熱板の裏面側を露出させ、この穿孔を介して前記
第１の放熱板を第２の放熱板に接合することを特徴とす
る。
【００１１】
【発明の実施の形態】以下、本発明にかかる半導体装置
を添付図面を参照にして詳細に説明する。図１に、本発
明の半導体装置の一実施の形態の要部の断面図を、また
図２にこの半導体装置をマザーボードに実装した構成の
断面図を示す。図１および図２で、１は半導体装置（Ｉ
Ｃ）で、１１はチップ、１２はリードフレーム基板、１
３はボンディングワイヤ、１４はモールド樹脂、１５は
半田バンプ、１６はリードフレーム基板１２に設けられ
た穿孔である。また、２はこの半導体装置が取り付けら
れるマザーボード、２１は基板部、２２は放熱板（ヒー
トシンク）、２３は突起部である。
を添付図面を参照にして詳細に説明する。図１に、本発
明の半導体装置の一実施の形態の要部の断面図を、また
図２にこの半導体装置をマザーボードに実装した構成の
断面図を示す。図１および図２で、１は半導体装置（Ｉ
Ｃ）で、１１はチップ、１２はリードフレーム基板、１
３はボンディングワイヤ、１４はモールド樹脂、１５は
半田バンプ、１６はリードフレーム基板１２に設けられ
た穿孔である。また、２はこの半導体装置が取り付けら
れるマザーボード、２１は基板部、２２は放熱板（ヒー
トシンク）、２３は突起部である。
【００１２】図１から見られるように、この半導体装置
１はフリップチップ型で、リードフレーム基板１２上に
チップ１１が載置され、チップ１１の電極からのボンデ
ィングワイヤ１３はリードフレーム基板１２上の銅配線
を経て最終的に半田バンプ１５に接続されている。チッ
プ１１とリードフレーム基板１２の表面（図の上面）は
モールド樹脂１４によって封止されている。一方、リー
ドフレーム基板１２のチップ１１が載置されている部分
の裏面側は穿孔１６が設けられていて、熱源となるチッ
プ１１の裏面の一部が露出されている。
１はフリップチップ型で、リードフレーム基板１２上に
チップ１１が載置され、チップ１１の電極からのボンデ
ィングワイヤ１３はリードフレーム基板１２上の銅配線
を経て最終的に半田バンプ１５に接続されている。チッ
プ１１とリードフレーム基板１２の表面（図の上面）は
モールド樹脂１４によって封止されている。一方、リー
ドフレーム基板１２のチップ１１が載置されている部分
の裏面側は穿孔１６が設けられていて、熱源となるチッ
プ１１の裏面の一部が露出されている。
【００１３】一方、この半導体装置１が装着されるマザ
ーボード２は配線用の基板部２１と、この基板部２１を
裏打ちする放熱板２２から構成され、放熱板２２の半導
体装置１が装着される部分は基板部２１から放熱板２２
の突起部２３が突出されて半導体装置１の穿孔１６と勘
合するような仕組みになっている。
ーボード２は配線用の基板部２１と、この基板部２１を
裏打ちする放熱板２２から構成され、放熱板２２の半導
体装置１が装着される部分は基板部２１から放熱板２２
の突起部２３が突出されて半導体装置１の穿孔１６と勘
合するような仕組みになっている。
【００１４】図２に示すように、半導体装置１をマザー
ボード２に位置合わせし、半導体装置１の半田バンプ１
５を溶かしてマザーボード２に半導体装置１を装着した
とき、放熱板２２の突起部２３が穿孔１６と勘合して、
その先端平面部がチップ１１の裏面の露出部分に接する
ことになる。これにより、熱源であるチップ１１を放熱
板２２に直接接合させることができ、また、この接触部
分の面積は必要に応じてチップ１１面積の半分近くまで
十分広くとることができるので、熱抵抗を大幅に低減す
ることができる。
ボード２に位置合わせし、半導体装置１の半田バンプ１
５を溶かしてマザーボード２に半導体装置１を装着した
とき、放熱板２２の突起部２３が穿孔１６と勘合して、
その先端平面部がチップ１１の裏面の露出部分に接する
ことになる。これにより、熱源であるチップ１１を放熱
板２２に直接接合させることができ、また、この接触部
分の面積は必要に応じてチップ１１面積の半分近くまで
十分広くとることができるので、熱抵抗を大幅に低減す
ることができる。
【００１５】図３に、本発明の半導体装置の他の実施の
形態の要部の断面図を示す。図３で、１は半導体装置
（ＩＣ）で、１１はチップ、１３はボンディングワイ
ヤ、１４はモールド樹脂、１６はモールド樹脂１４のパ
ッケージに設けられた穿孔、１７はヒートスプレッダ、
１８はリードフレームである。また、２はこの半導体装
置が取り付けられるマザーボード、２１は基板部、２２
は放熱板（ヒートシンク）、２３はこの放熱板２２の突
起部である。
形態の要部の断面図を示す。図３で、１は半導体装置
（ＩＣ）で、１１はチップ、１３はボンディングワイ
ヤ、１４はモールド樹脂、１６はモールド樹脂１４のパ
ッケージに設けられた穿孔、１７はヒートスプレッダ、
１８はリードフレームである。また、２はこの半導体装
置が取り付けられるマザーボード、２１は基板部、２２
は放熱板（ヒートシンク）、２３はこの放熱板２２の突
起部である。
【００１６】図３から見られるように、この半導体装置
１は樹脂パッケージのワイヤボンディング型で、ヒート
スプレッダ１７上にチップ１１が載置され、チップ１１
の電極からのボンディングワイヤ１３はリードフレーム
１８に接続され、全体がモールド樹脂１４で封止されて
いる。ただし、ヒートスプレッダ１７のチップ１１が載
置されている部分の裏面側ではモールド樹脂１４に穿孔
１６が設けられていて、ヒートスプレッダ１７の一部が
露出されている。
１は樹脂パッケージのワイヤボンディング型で、ヒート
スプレッダ１７上にチップ１１が載置され、チップ１１
の電極からのボンディングワイヤ１３はリードフレーム
１８に接続され、全体がモールド樹脂１４で封止されて
いる。ただし、ヒートスプレッダ１７のチップ１１が載
置されている部分の裏面側ではモールド樹脂１４に穿孔
１６が設けられていて、ヒートスプレッダ１７の一部が
露出されている。
【００１７】この半導体装置１が装着されるマザーボー
ド２は配線用の基板部２１と、この基板部２１を裏打ち
する放熱板２２から構成され、放熱板２２の半導体装置
１が装着される部分は基板部２１から放熱板２２の突起
部２３が突出されて半導体装置１の穿孔１６と勘合する
ような仕組みになっている。半導体装置１をマザーボー
ド２に半田付けして装着したとき、放熱板２２の突起部
２３が穿孔１６と勘合して、その先端平面部がヒートス
プレッダ１７のチップ１１が搭載されている裏面側の露
出部分に接することになる。これにより、熱源であるチ
ップ１１から熱抵抗の小さいヒートスプレッダ１７を介
して放熱板２２に熱を伝えることができ、また、この接
触部分の面積は必要に応じてチップ１１面積近くまで十
分広くとることができるので、熱抵抗を大幅に低減する
ことができる。
ド２は配線用の基板部２１と、この基板部２１を裏打ち
する放熱板２２から構成され、放熱板２２の半導体装置
１が装着される部分は基板部２１から放熱板２２の突起
部２３が突出されて半導体装置１の穿孔１６と勘合する
ような仕組みになっている。半導体装置１をマザーボー
ド２に半田付けして装着したとき、放熱板２２の突起部
２３が穿孔１６と勘合して、その先端平面部がヒートス
プレッダ１７のチップ１１が搭載されている裏面側の露
出部分に接することになる。これにより、熱源であるチ
ップ１１から熱抵抗の小さいヒートスプレッダ１７を介
して放熱板２２に熱を伝えることができ、また、この接
触部分の面積は必要に応じてチップ１１面積近くまで十
分広くとることができるので、熱抵抗を大幅に低減する
ことができる。
【００１８】以上のように、本発明の半導体装置による
と、チップに直接または低熱抵抗の材料を介して放熱板
を接合することができ、この接合面積および放熱面積を
かなりの範囲まで自由に選べるので、放熱効果を十分に
高めることができる。また、放熱板とチップあるいはヒ
ートスプレッダに固着する必要がないので、線熱膨脹率
の違いによってチップにストレスがかかるような虞は少
ない。放熱板の材料や厚み、接合部分の形や大きさも、
適宜に広い範囲で選ぶことができる。また、放熱面積を
広く取った割合には全体の厚みや形状を小さくできるの
で、実装体積を少なくすることができる。本発明は、以
上の実施の形態に限定されるものではなく、本発明の趣
旨を逸脱しない範囲で種々の変更をなしうることはいう
までもない。
と、チップに直接または低熱抵抗の材料を介して放熱板
を接合することができ、この接合面積および放熱面積を
かなりの範囲まで自由に選べるので、放熱効果を十分に
高めることができる。また、放熱板とチップあるいはヒ
ートスプレッダに固着する必要がないので、線熱膨脹率
の違いによってチップにストレスがかかるような虞は少
ない。放熱板の材料や厚み、接合部分の形や大きさも、
適宜に広い範囲で選ぶことができる。また、放熱面積を
広く取った割合には全体の厚みや形状を小さくできるの
で、実装体積を少なくすることができる。本発明は、以
上の実施の形態に限定されるものではなく、本発明の趣
旨を逸脱しない範囲で種々の変更をなしうることはいう
までもない。
【００１９】
【発明の効果】以上説明したように本発明の請求項１の
発明は、半導体チップと、この半導体チップを搭載する
基板と、半導体チップおよび基板を封止する封止樹脂を
具備してなる半導体装置において、基板の半導体チップ
の搭載面の裏面側および封止樹脂のこれと対応する位置
に穿孔を設けて半導体チップの裏面側を露出させ、この
穿孔を介して半導体チップを放熱板に接合することを特
徴とする。これにより、比較的簡単な方法で、熱抵抗を
低減し、放熱面積を広くして、半導体チップの放熱特性
を改善することができるとともに、放熱面積の割合には
全体の厚みや形状を小さくして実装体積を小さくするこ
とができる。
発明は、半導体チップと、この半導体チップを搭載する
基板と、半導体チップおよび基板を封止する封止樹脂を
具備してなる半導体装置において、基板の半導体チップ
の搭載面の裏面側および封止樹脂のこれと対応する位置
に穿孔を設けて半導体チップの裏面側を露出させ、この
穿孔を介して半導体チップを放熱板に接合することを特
徴とする。これにより、比較的簡単な方法で、熱抵抗を
低減し、放熱面積を広くして、半導体チップの放熱特性
を改善することができるとともに、放熱面積の割合には
全体の厚みや形状を小さくして実装体積を小さくするこ
とができる。
【００２０】本発明の請求項２の発明では、放熱板は半
導体チップを装着するマザーボード基板の半導体チップ
の反対側にその放熱面を有するとともに、このマザーボ
ード基板を貫通する突起部を有し、この突起部で半導体
チップに接合することを特徴とする。これにより、放熱
板をマザーボード基板と一体に設けることができるの
で、さらに放熱面積の割に全体の厚みや形状を小さくし
て実装体積を小さくすることができる。
導体チップを装着するマザーボード基板の半導体チップ
の反対側にその放熱面を有するとともに、このマザーボ
ード基板を貫通する突起部を有し、この突起部で半導体
チップに接合することを特徴とする。これにより、放熱
板をマザーボード基板と一体に設けることができるの
で、さらに放熱面積の割に全体の厚みや形状を小さくし
て実装体積を小さくすることができる。
【００２１】本発明の請求項３の発明は、半導体チップ
と、この半導体チップを搭載する第１の放熱板と、半導
体チップおよび第１の放熱板を封止する封止樹脂を具備
してなる半導体装置において、第１の放熱板の半導体チ
ップの搭載面の裏面側で封止樹脂に穿孔を設けて第１の
放熱板の裏面側を露出させ、この穿孔を介して第１の放
熱板を第２の放熱板に接合することを特徴とする。これ
により、比較的簡単な方法で、第１および第２の放熱板
間の接合面積を広くし、熱抵抗を低減し、放熱面積を広
くして、半導体チップの放熱特性を改善することができ
るとともに、放熱面積の割合には全体の厚みや形状を小
さくして実装体積を小さくすることができる。
と、この半導体チップを搭載する第１の放熱板と、半導
体チップおよび第１の放熱板を封止する封止樹脂を具備
してなる半導体装置において、第１の放熱板の半導体チ
ップの搭載面の裏面側で封止樹脂に穿孔を設けて第１の
放熱板の裏面側を露出させ、この穿孔を介して第１の放
熱板を第２の放熱板に接合することを特徴とする。これ
により、比較的簡単な方法で、第１および第２の放熱板
間の接合面積を広くし、熱抵抗を低減し、放熱面積を広
くして、半導体チップの放熱特性を改善することができ
るとともに、放熱面積の割合には全体の厚みや形状を小
さくして実装体積を小さくすることができる。
【００２２】本発明の請求項４の発明は、第２の放熱板
は半導体チップを装着するマザーボード基板の半導体チ
ップの反対側にその放熱面を有するとともに、このマザ
ーボード基板を貫通する突起部を有し、この突起部で第
１の放熱板に接合することを特徴とする。これにより、
放熱板をマザーボード基板と一体に設けることができる
ので、さらに放熱面積の割に全体の厚みや形状を小さく
して実装体積を小さくすることができる。
は半導体チップを装着するマザーボード基板の半導体チ
ップの反対側にその放熱面を有するとともに、このマザ
ーボード基板を貫通する突起部を有し、この突起部で第
１の放熱板に接合することを特徴とする。これにより、
放熱板をマザーボード基板と一体に設けることができる
ので、さらに放熱面積の割に全体の厚みや形状を小さく
して実装体積を小さくすることができる。
【図１】本発明の半導体装置の一実施の形態の要部の断
面図。
面図。
【図２】図１の実施の形態の半導体装置をマザーボード
に実装した構成の断面図。
に実装した構成の断面図。
【図３】本発明の半導体装置の一実施の形態の要部の断
面図。
面図。
【図４】放熱板が内蔵された従来の半導体装置の断面
図。
図。
【図５】従来の半導体装置の放熱板の取り付けの一例を
示す断面図。
示す断面図。
【図６】従来の半導体装置の放熱板の取り付けの他の例
を示す断面図。
を示す断面図。
１…半導体装置（ＩＣ）、２…マザーボード、１１…チ
ップ、１２…リードフレーム基板、１３…ボンディング
ワイヤ、１４…モールド樹脂、１５…半田バンプ、１６
…穿孔、１７…ヒートスプレッダ、１８…リードフレー
ム、２１…基板部、２２…放熱板、２３…突起部。
ップ、１２…リードフレーム基板、１３…ボンディング
ワイヤ、１４…モールド樹脂、１５…半田バンプ、１６
…穿孔、１７…ヒートスプレッダ、１８…リードフレー
ム、２１…基板部、２２…放熱板、２３…突起部。
Claims (4)
- 【請求項１】 半導体チップと、この半導体チップを搭
載する基板と、前記半導体チップおよび前記基板を封止
する封止樹脂を具備してなる半導体装置において、 前記基板の前記半導体チップの搭載面の裏面側および前
記封止樹脂のこれと対応する位置に穿孔を設けて前記半
導体チップの裏面側を露出させ、 この穿孔を介して前記半導体チップを放熱板に接合する
ことを特徴とする半導体装置。 - 【請求項２】 前記放熱板は前記半導体チップを装着す
るマザーボード基板の前記半導体チップの反対側にその
放熱面を有するとともに、このマザーボード基板を貫通
する突起部を有し、この突起部で前記半導体チップに接
合することを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 半導体チップと、この半導体チップを搭
載する第１の放熱板と、前記半導体チップおよび前記第
１の放熱板を封止する封止樹脂を具備してなる半導体装
置において、 前記第１の放熱板の前記半導体チップの搭載面の裏面側
で前記封止樹脂に穿孔を設けて前記第１の放熱板の裏面
側を露出させ、 この穿孔を介して前記第１の放熱板を第２の放熱板に接
合することを特徴とする半導体装置。 - 【請求項４】 前記第２の放熱板は前記半導体チップを
装着するマザーボード基板の前記半導体チップの反対側
にその放熱面を有するとともに、このマザーボード基板
を貫通する突起部を有し、この突起部で前記第１の放熱
板に接合することを特徴とする請求項３に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14717698A JPH11340386A (ja) | 1998-05-28 | 1998-05-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14717698A JPH11340386A (ja) | 1998-05-28 | 1998-05-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340386A true JPH11340386A (ja) | 1999-12-10 |
Family
ID=15424310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14717698A Abandoned JPH11340386A (ja) | 1998-05-28 | 1998-05-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340386A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120241915A1 (en) * | 2011-03-22 | 2012-09-27 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Leadframe With Notched Fingers for Stacking Semiconductor Die |
| JP2016535458A (ja) * | 2013-09-27 | 2016-11-10 | インテル・コーポレーション | 両面ダイパッケージ |
-
1998
- 1998-05-28 JP JP14717698A patent/JPH11340386A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120241915A1 (en) * | 2011-03-22 | 2012-09-27 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Leadframe With Notched Fingers for Stacking Semiconductor Die |
| US9472427B2 (en) * | 2011-03-22 | 2016-10-18 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming leadframe with notched fingers for stacking semiconductor die |
| JP2016535458A (ja) * | 2013-09-27 | 2016-11-10 | インテル・コーポレーション | 両面ダイパッケージ |
| US10361142B2 (en) | 2013-09-27 | 2019-07-23 | Intel Corporation | Dual-sided die packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JPH1174425A (ja) | フリップチップパッケージ用高性能熱拡散装置 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JP3367299B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3070579B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JPH06260532A (ja) | フリップチップの接続構造 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2710986B2 (ja) | 電子装置 | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| JPH11340386A (ja) | 半導体装置 | |
| JPH03214763A (ja) | 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
| JP4084984B2 (ja) | 半導体装置の製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPH0497554A (ja) | 高放熱型半導体パッケージ | |
| JP3714808B2 (ja) | 半導体装置 | |
| JPH034039Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Effective date: 20050713 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061113 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20061213 |