JP2016535458A - 両面ダイパッケージ - Google Patents

両面ダイパッケージ Download PDF

Info

Publication number
JP2016535458A
JP2016535458A JP2016541946A JP2016541946A JP2016535458A JP 2016535458 A JP2016535458 A JP 2016535458A JP 2016541946 A JP2016541946 A JP 2016541946A JP 2016541946 A JP2016541946 A JP 2016541946A JP 2016535458 A JP2016535458 A JP 2016535458A
Authority
JP
Japan
Prior art keywords
die
contact points
package substrate
coupled
system level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016541946A
Other languages
English (en)
Other versions
JP6260806B2 (ja
Inventor
ブラウニシュ、ヘニング
エイド、フェラス
エルシェルビニ、アデル、エイ．
スワン、ヨハンナ、エム．
ネルソン、ドン、ダブリュー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016535458A publication Critical patent/JP2016535458A/ja
Application granted granted Critical
Publication of JP6260806B2 publication Critical patent/JP6260806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

装置は、ダイを含み、ダイの第１の面は、第１のタイプの複数のシステムレベル接触点を含み、第２の面は、第２のタイプの複数の接触点を含み、パッケージ基板が、ダイ及びダイの第２の面に連結される。装置は、ダイを含み、ダイの第１の面は、複数のシステムレベル論理接触点を含み、第２の面は、第２の複数のシステムレベル電力接触点を含む。方法は、ダイの第１の面にある第１のタイプの複数のシステムレベル接触点及びダイの第２の面にある第２のタイプの複数のシステムレベル接触点のうちの１つを、パッケージ基板に連結する段階を含む。

Description

集積回路パッケージングである。
次世代の半導体デバイススケーリングは、ダイ積層を伴う複数のアーキテクチャをもたらすことが期待される。ダイオンダイ積層は、本明細書において複数のシステムレベル接続とも称される汎用的な複数の電気的接続を含む、複数の電気的接続または複数の接触点のルーティングに関する複数の問題を提起する。同時に、複数の中央処理装置（ＣＰＵ）のような多くの高性能デバイスは、デバイスから熱を除去するためのサーマルソリューションを備える必要がある。
マザーボードに取り付けられたパッケージ基板を含むシステムの側面図を示し、ここで、パッケージ基板は、複数のＩ／Ｏ接触点をデバイス面に、複数の電力接触点を裏面に、サーマルソリューションを裏面に有するダイを含む。 システムの第２の実施形態を示し、ここで、システムのダイは、複数のＩ／Ｏ接触点をデバイス面に、複数の電力接触点を裏面に有し、システムは、ダイのデバイス面にサーマルソリューションを有する。 ライン２ｂ―２ｂ'を介して図２Ａの構造を示す。 システムの第３の実施形態を示し、ここで、システムのダイは、複数のＩ／Ｏ接触点をデバイス面に、複数の電力接触点を裏面に有し、システムは、ダイのデバイス面にサーマルソリューションを有し、サーマルソリューションは、マイクロチャネル冷却を用いる。 システムの第４の実施形態を示し、ここで、ダイは、複数の電力接触点をデバイス面に、複数のＩ／Ｏ接触点を裏面に有し、システムは、ダイ裏面にサーマルソリューションを有する。 ライン５―５'を介して図４Ａのシステムの実施形態を示し、Ｉ／Ｏブリッジを単一構造として示す。 図４Ａのライン５―５'を介して他の実施形態を示し、ここで、Ｉ／Ｏブリッジは、多重構造として規定される。 システムの第５の実施形態を示し、ここで、システムのダイは、複数の電力接触点をデバイス面に、複数のＩ／Ｏ接触点を裏面に有し、システムは、ダイの裏面にサーマルソリューションを有する。 システムの第６の実施形態を示し、ここで、システムのダイは、複数の電力接触点をデバイス面に、複数のＩ／Ｏ接触点を裏面に有し、システムは、ダイの裏面にサーマルソリューションを有する。 一実装に係るコンピューティングデバイスを示す。
本明細書において説明される複数の実施形態は、ダイの反対面において複数のシステムレベル接触または接触点を分離または切り離す複数の構成を含む。本明細書において説明される複数のシステムレベル接続、接触または接触点は、ダイをシステムに接続する複数の接続であり、当該システムは、マザーボード、ドーターカードまたはより高レベルのモジュールたり得る。本明細書において複数のシステムレベル接続（接触または接触点）の複数の例として代表的に説明されるのは、複数の電力的及び論理的な入力／出力接続である。複数のシステムレベル接続は、論理ダイへの複数のメモリＩ／Ｏ接続のような複数のプライベートインタフェースを対象とする複数の接続と区別されてもよく、このような接続は、パッケージ内部のメモリダイと論理ダイとの間にインタフェースを形成する。このようなプライベートインタフェースは、パッケージが位置するシステムの残りには直接接続されない。以下の複数の実施形態において、複数の電力及び論理Ｉ／Ｏ接続（接触または接触点）である複数のシステムレベル接続の分離が説明される。しかしながら、他の複数のシステムレベル接続（接触または接触点）の分離は、同様のストラテジに従うことが理解されよう。詳細には、本明細書において説明される複数の構成は、電力供給及び論理Ｉ／Ｏをダイの反対面に分離することを示す。このような分離は、完全分離（すなわち、全電力接続がダイの１つの面にあり、全Ｉ／Ｏ接続がダイの反対面にある）または不完全分離（例えば、いくつかのＩ／Ｏ接続はダイのある面に配置され、複数の電力接続または他の複数のＩ／Ｏ接続（例えば、より高速の複数の信号接続）は反対面に配置される）を含んでもよい。
複数の図を参照すると、図１は、例えば、コンピュータまたはサーバに存在し得るシステムの部分の側面図を示す。図１を参照すると、システム１００または半導体デバイスアセンブリは、ダイ１１０を含み、これは、例えば、デバイス面１１５と、反対側または裏面１１８とを有する中央処理装置（ＣＰＵ）ダイである。本実施形態において、複数の電力及び論理Ｉ／Ｏ接続（接触点）は、複数のＩ／Ｏ接触点がデバイス面１１５にあり、複数の電力接触点が裏面１１８に配置されるように分離される。本明細書で用いられるダイは、単一のデバイスレイヤまたは複数の積層デバイスレイヤを有してもよい。複数の電力接触点を裏面１１８に配置する一態様は、関連付けられた複数のラインを、ダイ１１０の複数のスルーシリコンビア（ＴＳＶ）を介して、ダイ１１０のデバイス面１１５から裏面１１８にルーティングすることによる。ＣＰＵダイ１１０は、パッケージ基板１２０に接続される。複数の論理Ｉ／Ｏ接触点は、フリップチップ構成のパッケージ基板１２０に接続されてもよい。パッケージ基板１２０は、マザーボード１３０に接続される。一実施形態において、パッケージ基板１２０とマザーボード１３０との間の接続１２５は、ランドグリッドアレイ（ＬＧＡ）ソケットまたはピングリッドアレイ（ＰＧＡ）ソケットのようなボールグリッドアレイ（ＢＧＡ）インタフェースまたはソケットインタフェースを介してなされる。
上述されたように、複数の電力接触点は、ダイ１１０の裏面１１８に配置される。電力は、マザーボード１３０からパッケージ基板１２０を介して、ダイ１１０の裏面１１８にある複数の電力接続または接触点に伝達される必要がある。一実施形態において、システム１００は、インターポーザ１４０を含み、これは、パッケージ基板１２０に配置され、かつ、同一平面に構成されたダイ１１０の少なくとも一部を囲む。ダイ１１０及びインターポーザ１４０の一部を覆うのは、一実施形態において、３Ｄ電圧レギュレータ１５０である。３Ｄ電圧レギュレータ１５０は、ダイ１１０の裏面１１８に取り付けられ、インターポーザ１４０及び裏面１１８にある複数の電力接触点との複数の接続を含む。このような接続の１つは、はんだ接続である。サーマルマネジメントのために、３Ｄ電圧レギュレータ１５０は、一実施形態において、電力供給インタフェースを介してダイ１１０から熱を除去する熱電冷却デバイスを含む。３Ｄ電圧レギュレータ１５０を覆うのは、本実施形態において、熱交換器１６０であり、これは、例えば、インテグレーテッドヒートスプレッダ（ＩＨＳ）である。一実施形態において、熱交換器１６０は、３Ｄ電圧レギュレータ１５０に対して、これらの間の熱伝導材料１６５を介して取り付けられる。熱交換器１６０、例えばＩＨＳは、ヒートシンク（図示されず）に連結されてもよい。
図２Ａは、システムの第２の実施形態を示す。本実施形態において、両面ダイパッケージが説明され、これは、電力をダイの裏面に、論理Ｉ／Ｏをダイのデバイス面に、サーマルソリューションをさらにダイのデバイス面に有する。図２Ａを参照すると、システム２００は、ダイ２１０を含み、これは、例えば、デバイス面２１５及びデバイス面２１５と反対側の裏面２１８を含むＣＰＵダイである。ダイ２１０は、例えば、フリップチップ構成を介してパッケージ基板２２０に接続され、ここで、例えば、全ての論理Ｉ／Ｏ接触点は、ダイ２１０の周縁に配置され、ダイ２１０の内側を、熱交換器（例えばＩＨＳ）を結合するために利用可能な状態のままとする。図２Ｂは、ライン２ｂ―２ｂ'を介して図２Ａの構造を示し、ダイ２１０のデバイス面２１５の周縁の周りに配置された複数のＩ／Ｏ接触点２１２を示す。
パッケージ基板２２０は、例えば、ＢＧＡインタフェース又はソケットインタフェースであるインタフェース２２５を介して、マザーボード２３０に接続される。本実施形態において、マザーボード２３０は、マザーボードを完全に貫通する開口２３５を含む。開口２３５は、ＩＨＳを収容するような寸法である。図２Ａは、マザーボード２３０の開口２３５を介して配置されたＩＨＳ２６０を示す。一実施形態において、パッケージ基板２２０は、パッケージ基板本体を完全に貫通する開口をさらに含む。つまり、図示されるように、ＩＨＳ２６０は、マザーボード２３０の開口２３５及びパッケージ基板２２０の開口２２３に配置される。このように、ＩＨＳ２６０は、例えば、熱伝導材料２６５を介して、ダイ２１０のデバイス面に接続されてもよい。ＩＨＳ２６０をダイ２１０のデバイス面２１５に配置することによって、ＩＨＳは、マザーボード２３０の第２の面において熱除去に露出される（例えば、ヒートシンクまたは熱除去デバイスは、面２３８（複数のデバイス用の複数の接続を含むマザーボード２３０の面の反対側にある面）に位置し、または配置されてもよい）。熱除去デバイスは、例えば、ヒートシンクまたはファンであってもよい。代表的には、システム２００が他の裏側平面または中位平面に関して垂直に位置する場合、ファンは、熱除去に有用たり得る。
ここでダイ２１０の裏面２１８を参照すると、図２Ａは、ダイ２１０への電力供給が、同一平面に構成されるダイ２１０の少なくとも一部を囲むインターポーザ２４０を介してなされることを示す。インターポーザ２４０を覆うのは、電力供給マルチレイヤ基板２５０である。電力供給マルチレイヤ基板２５０は、例えば、銅のような導電性材料のいくつかのレイヤ（例えば４つのレイヤ）の構造であり、レイヤの数は、複数の横方向寄生成分（抵抗及びインダクタンス）を減らすことを目標とする。電力供給マルチレイヤ基板２５０は、ダイ２１０の裏面２１８の複数の電力接触点及びインターポーザ２４０に、例えば、複数のはんだ接続を介して、接続されてもよい。電力供給マルチレイヤ基板２５０は、また、その面（例えば、ダイ２１０の反対側にある電力供給マルチレイヤ基板２５０の面）にある複数のキャパシタ及び複数のインダクタのような、他の電力供給関連の別個のコンポーネント用の基板として機能してもよい。
図３は、システムの第３の実施形態を示す。システム３００は、電力をダイの裏面３１８に、論理Ｉ／Ｏ及びサーマルソリューションをダイのデバイス面３１５に有する両面ダイパッケージに関して、図２Ａに示されるシステム２００と同様である。図２Ａに示されるシステムと異なり、熱交換器または熱ソリューションは、システムのマザーボード開口を介して配置されない。図３を参照すると、システム３００は、例えば、ＣＰＵのダイ３１０を含む。ダイ３１０は、フリップチップ構成を介してパッケージ基板３２０に接続される。
システム２００と同様に、一実施形態において、複数のＩ／Ｏ接触は、ダイ３１０のデバイス面３１５において、代表的にはダイ３１０のデバイス面３１５の周縁の周りに配置され、ダイ３１０のデバイス面３１５における中央のエリアを、ＩＨＳ接続のために露出された状態のままにする。パッケージ基板３２０は、インタフェース３２５、例えば、ボールグリッドアレイインタフェースまたはソケットインタフェースを介して、マザーボード３３０に接続される。
図３に示される実施形態において、パッケージ基板３２０は、これを貫通する開口を有する。開口３２３は、ＩＨＳの一部を収容するような寸法を有する。図３は、パッケージ基板３２０の開口３２３内に配置され、例えば、熱伝導材料３６５を介してダイ３１０のデバイス面に接続されるＩＨＳ３６０を示す。本実施形態において、ＩＨＳ３６０は、マイクロチャネル冷却（ＭＣＣ）、例えば、液体冷却を組み込む。液体冷却を用いる実施形態では、一実施形態において、液体が、ＩＨＳ３６０に対して供給／除去される。液体がＩＨＳ３６０に対して供給／除去される一態様は、コンジットシステムを介してなされる。図３は、流体をＩＨＳ３６０に流入させることが意図された流入コンジット３６１０を示す。流入コンジット３６１０は、電力供給マルチレイヤ基板３５０の表面でアクセス可能であり、電力供給マルチレイヤ基板３５０を介して、インターポーザ３４０を介して、かつパッケージ基板３２０の少なくとも一部を介して、ＩＨＳ３６０まで延びる。
同様に、システム３００は、流出コンジット３６２０をさらに含む。図示されるように、流出コンジット３６２０は、パッケージ基板３２０の少なくとも一部を介して、インターポーザ３４０を介して、かつ電力供給マルチレイヤ基板３５０を介して、ＩＨＳ３６０から延びる。流出コンジット３６２０は、電力供給マルチレイヤ基板３５０の表面上またはその近くでアクセス可能であり、流体がシステムを介して除去または再循環されることを可能にする。一実施形態において、１つの流入口（流入口３６１０）及び１つの流出口（流出口３６２０）のみが、必要とされる。流入コンジット３６１０は、ＩＨＳを介して流体を分配するべく、マニホールドをＩＨＳ３６０に設けてもよい。マイクロチャネル冷却システム３００は、例えば、複数のデータセンタまたは複数の高性能コンピューティング（ＨＰＣ）設備における、液体冷却インフラストラクチャの配置が有効なソリューションとなり得るサーバマーケットセグメントに、適していてもよい。
図４Ａは、両面ダイパッケージシステムの他の実施形態を示す。本実施形態において、両面ダイパッケージシステムの構成は、ダイのデバイス面４１５にある複数の電力接触点と、ダイの裏面４１８にある複数の論理Ｉ／Ｏ接触点と、さらにダイの裏面４１８にあるサーマルソリューションまたはマネジメントとを含む。図４Ａを参照すると、システム４００は、例えば、複数の電力接触点を含むデバイス面４１５を有するＣＰＵダイのダイ４１０を含む。ダイ４１０の裏面４１８は、複数の論理Ｉ／Ｏ接触点を含む。ダイ４１０は、例えば、フリップチップ構成を介して、パッケージ基板４２０に接続される。パッケージ基板４２０は、例えば、インタフェース４２５を介して、マザーボード４３０に接続され、これは、例えば、ＢＧＡインタフェース又はソケットインタフェースである。ダイ４１０の裏面４１８にある複数の論理Ｉ／Ｏ接触をシステムに接続するべく、システム４００は、インターポーザ４４０及びＩ／Ｏブリッジ４５０を用いる。同一平面に構成されるダイ４１０の少なくとも一部を囲み、パッケージ基板４２０に接続されるのは、インターポーザ４４０である。インターポーザ４４０に配置されるのは、Ｉ／Ｏブリッジ４５０である。Ｉ／Ｏブリッジ４５０は、例えば、インターポーザ４４０と、ダイ４１０の裏面４１８の周縁の周りに配置される複数のＩ／Ｏ接触点との間に複数の接続を形成する複数のトレースを含む有機基板である。一実施形態において、Ｉ／Ｏブリッジ４５０は、それを貫通する開口を有することにより、ダイ４１０の裏面４１８の一部を露出させるフレーム状構成のような単一構造である。他の実施形態において、Ｉ／Ｏブリッジ４５０は、多重ブリッジであってもよい。図４Ｂは、ライン５―５'を介してシステム４００の実施形態を示し、ダイ４１０の部分（中央部分）を露出させる開口を有する単一構造（フレーム）をとして、Ｉ／Ｏブリッジ４５０を示す。図４Ｃは、図４Ａのライン５―５'を介して他の実施形態を示し、ここで、Ｉ／Ｏブリッジ４５０は、多重構造（多重ブリッジ）によって規定される。Ｉ／Ｏブリッジ４５０は、ダイ４１０の裏面４１８にある複数のＩ／Ｏ接触点と、かつ、例えばはんだ接続を介して、さらにインターポーザ４４０とに接続される。Ｉ／Ｏブリッジ接続は、複数のＩ／Ｏ信号をダイ４１０の裏面４１８からパッケージ基板４２０へ、これにより、マザーボード４３０へとルーティングすることを可能にする。
図４Ａは、例えば、熱伝導材料を介してダイ４１０の裏面４１８に接続されるＩＨＳ４６０をさらに示す。
図５は、両面ダイパッケージを含むシステムの他の実施形態を示し、ここで、複数の電力接触点は、ダイのデバイス面５１５に配置され、複数の論理Ｉ／Ｏ接触点は、ダイの裏面５１８に配置され、サーマルマネジメントも、裏面５１８にある。図５を参照すると、システム５００は、ダイ５１０（ＣＰＵ）が、デバイス面５１５において、例えばフリップチップ構成を介してパッケージ基板５２０に接続される点で、図４Ａのシステム４００と同様である。パッケージ基板５２０は、インタフェース５２５、例えば、ＢＧＡインタフェース又はソケットインタフェースを介して、マザーボード５３０に接続される。複数のＩ／Ｏ信号は、パッケージ基板５２０とマザーボード５３０との間で、ダイ５１０の裏面５１８にある複数のＩ／Ｏ接触点までルーティングされる。パッケージ基板５２０の面に配置され、同一平面に構成されるダイ５１０の全部分を含む部分を囲むのは、例えば、誘電材料（例えば有機材料フレーム）のスペーサ５４０である。
図５に示される実施形態において、複数の論理Ｉ／Ｏ接続（例えば、複数の接触点）は、ダイ５１０の裏面５１８に配置される。このような接続は、Ｉ／Ｏパドル５５０によって、ダイ５１０の裏面５１８へ／から、ルーティングされる。一実施形態において、複数のＩ／Ｏ接触点は、ダイ５１０の裏面５１８の周縁の周りに配置される。１つの一体的構造、または図４ＡのシステムにおけるＩ／Ｏブリッジ４５０と同様の多数の個別構造たり得るＩ／Ｏパドル５５０は、このような複数の接触点に、例えばはんだ接続によって接続される。Ｉ／Ｏパドル５５０は、複数の信号を複数のＩ／Ｏ接触点へ、及びこれらからＩ／Ｏケーブル５７０へとルーティングするべく、複数の導電性ラインを含む。Ｉ／Ｏパドル５５０への接続に加えて、Ｉ／Ｏケーブル５７０は、パッケージ基板５２０またはマザーボード５３０にさらに接続される。Ｉ／Ｏケーブル５７０を用いることにより、高速シグナリングが可能となる。Ｉ／Ｏケーブル５７０は、例えば、フレックス回路またはマイクロ同軸ケーブルである。従って、システム５００は、一実施形態において、毎秒１６ギガビット及びそれを超える通信速度が期待されるＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）及びＨｏｓｔ Ｆａｂｒｉｃ Ｉｎｔｅｒｆａｃｅ（ＨＦＩ）の将来的な複数の世代のような、複数の高速シグナリング規格と互換性を有する。
一実施形態において、ダイ５１０の裏面５１８にある複数のシステムレベルＩ／Ｏ接触点は、ダイ５１０に関連付けられた複数のＩ／Ｏ接触点の第１の部分である。例えば、複数のダブルデータレート（ＤＤＲ）メモリバスに関連付けられたもののような、複数のより低速Ｉ／Ｏである、複数のＩ／Ｏ接触点の第２の部分は、上述されたように、複数の電力接続または複数の接触点とともに、ダイ５１０のデバイス面５１５に配置されてもよい。このように、複数のＩ／Ｏ接触点の（例えば、より低速の）第２の部分は、これもまた電力供給用の面であるダイ５１０のデバイス面５１５における接触をなすパッケージ基板５２０を介して、ルーティングされてもよい。複数のＩ／Ｏ接触点の同様の割り当ては、本明細書において説明された複数の実施形態のいずれかにおいて（例えば、図１―５に示された複数のシステムのいずれかにおいて）用いられてもよい。同様に、複数の電力接触点は、ダイのデバイス及び裏面の間でさらに割り当てられてもよい。
図５は、例えば、熱伝導材料を介してダイ５１０の裏面５１８に接続されるＩＨＳ５６０を示す。
図６は、両面ダイパッケージを含むシステムの他の実施形態を示し、これは、複数の電力接続または接触点をダイのデバイス面に、複数の論理Ｉ／Ｏ接触点をダイの裏面に含む。サーマルソリューションは、さらに、ダイの裏面に配置される。図６を参照すると、システム６００は、デバイス面６１５及び裏面６１８を含むダイ６１０を含む。
一実施形態において、複数の電力接続または複数の接触点は、デバイス面６１５に配置され、複数のＩ／Ｏ接続または複数の接触点は、ダイ６１０の裏面６１８に配置される。ダイ６１０は、デバイス面６１５において、例えば、フリップチップ構成を介してパッケージ基板６２０に接続される。ダイ６１０の少なくとも一部を含むパッケージ基板６２０は、マザーボード６３０の開口内に配置される。つまり、マザーボード６３０は、パッケージ基板６２０及びダイ６１０を収容するために適した開口６３５を有する。パッケージ基板６２０は、電力供給ソケットボード６４０を介してマザーボード６３０に接続される。電力供給ソケットボード６４０は、例えば、パッケージ基板６２０の複数の接触点に、例えば互換ソケット接続（接続６２５）を介して接続し、複数の信号をルーティングし、例えばはんだ接続（接続６４５）を介してマザーボード６３０に接続する、複数の接続を有するボードである。一実施形態において、ダイ６１０を含むパッケージ基板６２０は、組み立てられ、ソケット接続６２５を介して電力供給ソケットボード６４０に接続される。組み立てられたパッケージは、電力供給ソケットボード６４０とパッケージ基板６２０との間に機械的互換接続が形成されるように、マザーボード６３０の開口６３５に挿入される。図６に示されるように、ダイ６１０の裏面６１８にある特定の複数のＩ／Ｏ接続（例えば、高速Ｉ／Ｏ接続）は、ダイを囲むフレームのような単一構造、または多重構造であるＩ／Ｏブリッジ６５０に接続される。複数のＩ／Ｏ接触点とＩ／Ｏブリッジ６５０の複数の接続との間の接続は、はんだ接続を介してなされてもよい。Ｉ／Ｏブリッジ６５０は、複数のＩ／Ｏ信号をマザーボード６３０とダイ６１０との間でルーティングすることを可能とする複数のトレースを含む。一実施形態において、マザーボード６３０とＩ／Ｏブリッジ６５０との間の複数のＩ／Ｏ接続は、高周波数動作に対して最適化され（例えば、高速ソケット接続）、その結果、ダイ６１０とマザーボード６３０との間に、複数のビアのような垂直不連続が最小化されたクリーンなＩ／Ｏシグナリングパスがもたらされる。
図６は、例えば、熱伝導材料を介してダイ６１０の裏面６１８に接続されるＩＨＳ６６０をさらに示す。
上述された実施形態において、特定の複数の構造、複数のインターポーザ、複数のブリッジ、複数のパドル等が説明される。このような構造は、誘電材料内に配置される複数のルーティングレイヤまたはライン（例えば、複数のトレース）を含んでもよい。このような構造を形成する複数の技術は、公知であり、バンプレスビルドアップレイヤ（ＢＢＵＬ）、埋め込みウェハレベルＢＧＡ（ｅＷＬＢ）及び埋め込アレイキャパシタ（ＥＡＣ）パッケージングのような、複数の埋め込み技術を含むことが理解される。
図７は、一実装に係るコンピューティングデバイス７００を示す。コンピューティングデバイス７００は、ボード７０２を収容する。ボード７０２は、これらに限定されないが、１つまたは複数のプロセッサチップ７０４及び少なくとも１つの通信チップ７０６を含む多数のコンポーネントを含んでもよい。プロセッサ７０４は、ボード７０２と物理的かつ電気的に連結される。いくつかの実装において、少なくとも１つの通信チップ７０６も、ボード７０２と物理的かつ電気的に連結される。複数のさらなる実装において、通信チップ７０６は、プロセッサ７０４の一部である。
その用途に応じて、コンピューティングデバイス７００は、ボード７０２と物理的かつ電気的に連結されてもされなくてもよい複数の他のコンポーネントを含んでもよい。これらの他のコンポーネントは、限定されないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、グローバルポジショニングシステム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）等のような）マスストレージデバイスを含む。
通信チップ７０６は、コンピューティングデバイス７００への、及びここからのデータ転送のために、複数の無線通信を可能にする。「無線」という用語及びその複数の派生語は、非固体媒体を介しての変調された電磁放射線の利用を介してデータ通信を行うことが可能な複数の回路、複数のデバイス、複数のシステム、複数の方法、複数の技術、複数の通信、複数のチャネル等を説明するために用いられてもよい。当該用語は、関連付けられた複数のデバイスが有線を一切含まないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。通信チップ７０６は、多数の無線規格またはプロトコルのいずれかを実装してもよく、これらは、限定されないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの複数の派生、及び、３Ｇ、４Ｇ、５Ｇならびにそれ以降の世代として指定される任意の他の複数の無線プロトコルを含む。 コンピューティングデバイス７００は、複数の通信チップ７０６を含んでもよい。例えば、第１の通信チップ７０６は、Ｗｉ−Ｆｉ及びＢｌｕｅｔｏｏｔｈ（登録商標）のようなより短距離無線通信範囲専用であってもよく、第２の通信チップ７０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等のようなより長距離無線通信範囲の専用であってもよい。
コンピューティングデバイス７００のプロセッサ７０４は、プロセッサ７０４内にパッケージされた集積回路ダイを含む。本発明のいくつかの実装において、プロセッサの集積回路ダイは、本発明の複数の実装に従って構築された複数のＭＯＳＦＥＴトランジスタのような１つまたは複数のデバイスを含む。「プロセッサ」という用語は、複数のレジスタ及び／又はメモリからの電子データを処理することにより、当該電子データを複数のレジスタ及び／又はメモリに格納され得る他の電子データに変換する、任意のデバイスまたはデバイスの一部を指してもよい。
通信チップ７０６は、通信チップ７０６内にパッケージされた集積回路ダイをさらに含む。本発明の他の実装によれば、通信チップの集積回路ダイは、本発明の複数の実装に従って構築された複数のＭＯＳＦＥＴトランジスタのような１つまたは複数のデバイスを含む。
複数のさらなる実装において、コンピューティングデバイス７００内に収容された他のコンポーネントは、本発明の複数の実装に従って構築された複数のＭＯＳＦＥＴトランジスタのような１つまたは複数のデバイスを含む集積回路ダイを含んでもよい。
様々な実装において、コンピューティングデバイス７００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテイメント制御ユニット、デジタルカメラ、携帯音楽プレーヤまたはデジタルビデオレコーダであってもよい。さらなる実装において、コンピューティングデバイス７００は、データを処理する任意の他の電子デバイスであってもよい。
［実施例］ 例１は、半導体デバイス組み立て装置であり、これは、第１の面及び反対側の第２の面を含むダイをと、ダイの第１の面及びダイの第２の面の１つに連結されるパッケージ基板とを含み、第１の面は、第１のタイプの複数のシステムレベル接触点を含み、第２の面は、第２のタイプの複数のシステムレベル接触点を含む。
例２において、例１の装置における第１のタイプの複数のシステムレベル接触点は、複数の論理入力／出力接触点を含む。
例３において、例１の装置における第２のタイプの複数のシステムレベル接触点は、複数の電力接触点を含む。
例４において、例１の装置は、熱交換器を含み、これは、ダイの第１の面及びダイの第２の面のうち１つに連結され、パッケージ基板及び熱交換器は、ダイの同じ面に連結される。
例５において、例１の装置は、熱交換器を含み、これは、ダイの第１の面及びダイの第２の面のうち１つに連結され、パッケージ基板及び熱交換器は、ダイの反対面に連結される。
例６において、例２のパッケージ基板は、ダイの第２の面に連結され、複数の論理入力／出力接触点の幾つかは、インターポーザを介してパッケージ基板に連結される。
例７において、例２のパッケージ基板は、ダイの第２の面に連結され、複数の論理入力／出力接触点の幾つかは、ケーブルを介してパッケージ基板に連結される。
例８において、例７における複数の論理入力／出力接触点の幾つかは、第１の複数の論理入力／出力接触点を含み、装置は、ダイの第２の面に配置された第２の複数の論理入力／出力接触点を含む。
例９において、例８における第１の複数の論理入力／出力接触点に関連付けられた複数の信号は、第２の複数の論理入力／出力接触点に関連付けられた複数の信号より高速である。
例１０において、例１の装置は、システムボードを含み、パッケージ基板は、システムボードに連結される。
例１１において、例１の装置は、ダイの第１の面及びダイの第２の面のうちの１つに連結される熱交換器を含み、システムボードは、開口を有し、パッケージ基板及び熱交換器のうちの１つは、開口に配置される。
例１２は、半導体デバイス組み立て装置であり、これは、第１の面及び第２の面を含むダイを含み、第１の面は、複数のシステムレベル論理接触点を含み、第２の面は、第１の複数のシステムレベル接触点と異なる機能を含む第２の複数のシステムレベル電力接触点を含む。
例１３において、例１２の装置は、ダイの第１の面及びダイの第２の面のうちの１つに連結されるパッケージ基板を含み、パッケージ基板がダイの第２の面に連結される場合、複数の論理接触点は、インターポーザ及びケーブルのうちの１つを介してパッケージ基板に連結される。
例１４において、例１３の装置におけるパッケージ基板は、ダイの第２の面に連結され、複数の論理接触点は、第１の複数の論理接触点を含み、装置は、ダイの第２の面に配置される第２の複数の論理入力／出力接触点をさらに含む。
例１５において、例１３の装置は、システムボードを含み、パッケージ基板は、システムボードに連結される。
例１６において、例１５の装置は、ダイの第１の面及びダイの第２の面のうちの１つに連結される熱交換器を含み、システムボードは、開口を有し、パッケージ基板及び熱交換器のうちの１つは、開口に配置される。
例１７は、組み立て装置を形成する方法であり、これは、ダイの第１の面にある第１のタイプの複数のシステムレベル接触点及びダイの第２の面にある第２のタイプの複数のシステムレベル接触点のうちの１つをパッケージ基板に連結する段階を含む。
例１８において、例１７の方法は、第１のタイプの複数のシステムレベル接触点及び第２のタイプの複数のシステムレベル接触点のうちの１つを熱交換器に連結する段階を含み、パッケージ基板及び熱交換器は、ダイの反対面に連結される。
例１９において、例１７の方法は、パッケージ基板をシステムボードに連結する段階を含む。
例２０において、例１９の方法は、第１のタイプの複数のシステムレベル接触点及び第２のタイプの複数のシステムレベル接触点のうちの１つを熱交換器に連結する段階を含み、システムボードは、開口を有し、パッケージ基板及び熱交換器のうちの１つは、開口に配置される。
例２１は、例１７から２０に記載の方法のいずれかによって形成されるプロセッサシステムである。
上述の説明において、複数の実施形態に対する十分な理解を与えるべく、多数の具体的な詳細が、説明目的のために示された。しかしながら、当業者にとっては、１つまたは複数の他の実施形態が、これらの具体的な詳細のいくつかがなくても実施可能であることは明らかである。説明された複数の特定の実施形態は、本発明を限定するためではなく、これを示すために提供されるものである。本発明の範囲は、上述された複数の具体例によってではなく、以下の特許請求の範囲によってのみ決定されるものである。他の複数の例において、周知の複数の構造、デバイス及び動作は、説明の理解を不明瞭にすることを回避すべく、ブロック図の形で、または詳細を省略して示されている。適切とみなされる場合には、複数の参照符号または複数の参照符号の末端部分は、任意に同様の複数の特性を有し得る、対応するまたは類似の複数の要素を示すべく、複数の図の間で反復されている。
本明細書全体において、「一実施形態」、「実施形態」、「１つまたは複数の実施形態」または「異なる複数の実施形態」という記載は、例えば、本発明の実施にあたって、特定の特徴が含まれ得ることを意味することも理解されたい。
同様に、説明において、様々な複数の特徴は、場合により、開示を合理化し、様々な発明の態様に対する理解を助けることを目的として、単一の実施形態、図またはその説明の中でグループ化されることを理解されたい。しかしながら、本開示の方法は、本発明が各請求項において明確に記載されたものよりも多くの特徴を必要とするという意図を反映するものと解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、複数の発明の態様は、単一の開示された実施形態の全特徴よりも少ないものにおいても存在し得る。つまり、詳細な説明に続く特許請求の範囲は、これにより詳細な説明に明確に組み込まれ、各請求項は、本発明の別個の実施形態として独立している。

Claims (21)

  1. 第１の面及び反対側の第２の面を含むダイであって、前記第１の面は、第１のタイプの複数のシステムレベル接触点を含み、前記第２の面は、第２のタイプの複数のシステムレベル接触点を含む、ダイと、
    前記ダイの前記第１の面及び前記ダイの前記第２の面のうちの１つに連結されるパッケージ基板と、
    を備える、半導体デバイス組み立て装置。
  2. 前記第１のタイプの複数のシステムレベル接触点は、複数の論理入力／出力接触点を含む、請求項１に記載の装置。
  3. 前記第２のタイプの複数のシステムレベル接触点は、複数の電力接触点を含む、請求項２に記載の装置。
  4. 前記ダイの前記第１の面及び前記ダイの前記第２の面のうちの１つに連結される熱交換器をさらに備え、前記パッケージ基板及び前記熱交換器は、前記ダイの同じ面に連結される、請求項１から３のいずれか１項に記載の装置。
  5. 前記ダイの前記第１の面及び前記ダイの前記第２の面のうちの１つに連結される熱交換器をさらに備え、前記パッケージ基板及び前記熱交換器は、前記ダイの反対面に連結される、請求項１から３のいずれか１項に記載の装置。
  6. 前記パッケージ基板は、前記ダイの前記第２の面に連結され、前記複数の論理入力／出力接触点の幾つかは、インターポーザを介して前記パッケージ基板に連結される、請求項２に記載の装置。
  7. 前記パッケージ基板は、前記ダイの前記第２の面に連結され、前記複数の論理入力／出力接触点の幾つかは、ケーブルを介して前記パッケージ基板に連結される、請求項２に記載の装置。
  8. 前記複数の論理入力／出力接触点の前記幾つかは、第１の複数の論理入力／出力接触点を含み、前記装置は、前記ダイの前記第２の面に配置される第２の複数の論理入力／出力接触点を備える、請求項７に記載の装置。
  9. 前記第１の複数の論理入力／出力接触点に関連付けられた複数の信号は、前記第２の複数の論理入力／出力接触点に関連付けられた複数の信号より高速である、請求項８に記載の装置。
  10. システムボードをさらに備え、前記パッケージ基板は、前記システムボードに連結される、請求項１に記載の装置。
  11. 前記ダイの前記第１の面及び前記ダイの前記第２の面のうちの１つに連結される熱交換器をさらに備え、前記システムボードは、開口を有し、前記パッケージ基板及び前記熱交換器のうちの１つは、前記開口に配置される、請求項１０に記載の装置。
  12. 第１の面及び第２の面を含むダイを備え、前記第１の面は、複数のシステムレベル論理接触点を含み、前記第２の面は、前記複数のシステムレベル論理接触点と異なる機能を含む第２の複数のシステムレベル電力接触点を含む、半導体デバイス組み立て装置。
  13. 前記ダイの前記第１の面及び前記ダイの前記第２の面のうちの１つに連結されるパッケージ基板をさらに備え、前記パッケージ基板が前記ダイの前記第２の面に連結される場合、前記複数のシステムレベル論理接触点は、インターポーザ及びケーブルのうちの１つを介して前記パッケージ基板に連結される、請求項１２に記載の装置。
  14. 前記パッケージ基板は、前記ダイの前記第２の面に連結され、前記複数のシステムレベル論理接触点は、第１の複数の論理接触点を含み、前記装置は、前記ダイの前記第２の面に配置される第２の複数の論理入力／出力接触点をさらに備える、請求項１３に記載の装置。
  15. システムボードをさらに備え、前記パッケージ基板は、前記システムボードに連結される、請求項１３または１４に記載の装置。
  16. 前記ダイの前記第１の面及び前記ダイの前記第２の面のうちの１つに連結される熱交換器をさらに備え、前記システムボードは、開口を有し、前記パッケージ基板及び前記熱交換器のうちの１つは、前記開口に配置される、請求項１５に記載の装置。
  17. ダイの第１の面にある第１のタイプの複数のシステムレベル接触点及びダイの第２の面にある第２のタイプの複数のシステムレベル接触点のうちの１つをパッケージ基板に連結する段階を備える、組み立て装置を形成する方法。
  18. 前記第１のタイプの複数のシステムレベル接触点及び前記第２のタイプの複数のシステムレベル接触点のうちの１つを熱交換器に連結する段階と、前記パッケージ基板をシステムボードに連結する段階とをさらに備え、前記パッケージ基板及び前記熱交換器は、前記ダイの反対面に連結される、請求項１７に記載の方法。
  19. 前記パッケージ基板をシステムボードに連結する段階をさらに備える、請求項１７に記載の方法。
  20. 前記第１のタイプの複数のシステムレベル接触点及び前記第２のタイプの複数のシステムレベル接触点のうちの１つを熱交換器に連結する段階をさらに備え、前記システムボードは、開口を有し、前記パッケージ基板及び前記熱交換器のうちの１つは、前記開口に配置される、請求項１９に記載の方法。
  21. 請求項１７から２０のいずれか１項に記載の方法によって形成されるプロセッサシステム。
JP2016541946A 2013-09-27 2013-09-27 両面ダイパッケージ Active JP6260806B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/062471 WO2015047350A1 (en) 2013-09-27 2013-09-27 Dual-sided die packages

Publications (2)

Publication Number Publication Date
JP2016535458A true JP2016535458A (ja) 2016-11-10
JP6260806B2 JP6260806B2 (ja) 2018-01-17

Family

ID=52744243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541946A Active JP6260806B2 (ja) 2013-09-27 2013-09-27 両面ダイパッケージ

Country Status (6)

Country Link
US (2) US9711428B2 (ja)
EP (1) EP3050095B1 (ja)
JP (1) JP6260806B2 (ja)
KR (1) KR20160036667A (ja)
CN (1) CN105874590B (ja)
WO (1) WO2015047350A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020513694A (ja) * 2016-12-21 2020-05-14 マイクロン テクノロジー，インク． 下にあるインターポーザを通じて拡張するヒートスプレッダを有する半導体ダイアセンブリ及び関連技術

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096582B2 (en) * 2016-07-08 2018-10-09 Cisco Technology, Inc. Enhanced power distribution to application specific integrated circuits (ASICS)
JP7200104B2 (ja) * 2016-08-01 2023-01-06 ヴァイロジン バイオテック カナダ リミテッド 免疫系刺激分子を発現する腫瘍溶解性単純ヘルペスウイルスベクター
CN110383209B (zh) * 2017-02-24 2023-08-11 慧与发展有限责任合伙企业 用于组装出可扩展模块的方法、可扩展设备及系统
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
US10424527B2 (en) * 2017-11-14 2019-09-24 International Business Machines Corporation Electronic package with tapered pedestal
US10667399B1 (en) * 2018-11-27 2020-05-26 Nokia Solutions And Networks Oy Discrete component carrier
US11521914B2 (en) 2018-12-27 2022-12-06 Intel Corporation Microelectronic assemblies having a cooling channel
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node
US10910327B2 (en) * 2019-03-29 2021-02-02 Intel Corporation Electronic device package with reduced thickness variation
EP3716321A1 (en) * 2019-03-29 2020-09-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled
US10991635B2 (en) 2019-07-20 2021-04-27 International Business Machines Corporation Multiple chip bridge connector

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340386A (ja) * 1998-05-28 1999-12-10 Sony Corp 半導体装置
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム
US20070152313A1 (en) * 2005-12-29 2007-07-05 Shanggar Periaman Stacked die semiconductor package
US20110068478A1 (en) * 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2012009717A (ja) * 2010-06-26 2012-01-12 Zycube:Kk 半導体チップ及びそれを搭載した半導体モジュール
JP2013077691A (ja) * 2011-09-30 2013-04-25 Fujikura Ltd 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US20130181354A1 (en) * 2012-01-12 2013-07-18 Broadcom Corporation Semiconductor Interposer Having a Cavity for Intra-Interposer Die
WO2013114481A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291216A (ja) 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JPH11340396A (ja) 1998-05-22 1999-12-10 Rohm Co Ltd 電子部品製造用フープ状リードフレームの構造
WO2000069236A1 (en) 1999-05-10 2000-11-16 Microsubstrates Corporation A thermally enhanced via/bga microwave circuit ceramic package
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6819001B2 (en) 2003-03-14 2004-11-16 General Electric Company Interposer, interposer package and device assembly employing the same
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US20070090517A1 (en) 2005-10-05 2007-04-26 Moon Sung-Won Stacked die package with thermally conductive block embedded in substrate
KR20070118869A (ko) 2006-06-13 2007-12-18 삼성전자주식회사 적층형 상부기판을 갖는 반도체 패키지 및 그 제조방법
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
US8552563B2 (en) * 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
KR101027524B1 (ko) 2009-07-03 2011-04-06 이화여자대학교 산학협력단 갈바니 치환반응을 이용하여 표면 증강 라만 산란이 향상된 금 나노구조체의 제조방법 및 이에 따라 제조되는 금 나노구조체
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
KR101099577B1 (ko) * 2009-09-18 2011-12-28 앰코 테크놀로지 코리아 주식회사 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
TWI400998B (zh) * 2010-08-20 2013-07-01 Nan Ya Printed Circuit Board 印刷電路板及其製造方法
US8427833B2 (en) * 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8716855B2 (en) * 2010-11-10 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit system with distributed power supply comprising interposer and voltage regulator module
CN103814627A (zh) * 2011-09-21 2014-05-21 莫塞德技术公司 用于将嵌入的芯片连接到印刷电路板中的方法和设备
US20140159250A1 (en) * 2011-12-31 2014-06-12 Robert M. Nickerson Bbul top side substrate layer enabling dual sided silicon interconnect and stacking flexibility
US20130181360A1 (en) * 2012-01-18 2013-07-18 Xilinx, Inc. Integrated circuit connectivity using flexible circuitry
US9177884B2 (en) * 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US9331062B1 (en) * 2013-12-06 2016-05-03 Altera Corporation Integrated circuits with backside power delivery

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340386A (ja) * 1998-05-28 1999-12-10 Sony Corp 半導体装置
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム
US20070152313A1 (en) * 2005-12-29 2007-07-05 Shanggar Periaman Stacked die semiconductor package
US20110068478A1 (en) * 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2012009717A (ja) * 2010-06-26 2012-01-12 Zycube:Kk 半導体チップ及びそれを搭載した半導体モジュール
JP2013077691A (ja) * 2011-09-30 2013-04-25 Fujikura Ltd 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US20130181354A1 (en) * 2012-01-12 2013-07-18 Broadcom Corporation Semiconductor Interposer Having a Cavity for Intra-Interposer Die
WO2013114481A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020513694A (ja) * 2016-12-21 2020-05-14 マイクロン テクノロジー，インク． 下にあるインターポーザを通じて拡張するヒートスプレッダを有する半導体ダイアセンブリ及び関連技術
US10971422B2 (en) 2016-12-21 2021-04-06 Micron Technology, Inc. Semiconductor die assembly having a heat spreader that extends through an underlying interposer and related technology

Also Published As

Publication number Publication date
US20160211190A1 (en) 2016-07-21
US10361142B2 (en) 2019-07-23
US20170287808A1 (en) 2017-10-05
CN105874590B (zh) 2019-08-13
EP3050095A1 (en) 2016-08-03
US9711428B2 (en) 2017-07-18
EP3050095B1 (en) 2019-02-13
EP3050095A4 (en) 2017-08-30
KR20160036667A (ko) 2016-04-04
JP6260806B2 (ja) 2018-01-17
WO2015047350A1 (en) 2015-04-02
CN105874590A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
JP6260806B2 (ja) 両面ダイパッケージ
EP2808891B1 (en) Direct external interconnect for embedded interconnect bridge package
JP6161747B2 (ja) スタックされたメモリ要素を有する半導体デバイスおよび半導体デバイス上にメモリ要素をスタックする方法
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
KR102181794B1 (ko) 오포섬-다이 패키지-온-패키지 장치
US11824041B2 (en) Hyperchip
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
KR20210071818A (ko) 재구성된 웨이퍼 조립체
US11742293B2 (en) Multiple die package using an embedded bridge connecting dies
US20240038729A1 (en) Double-sided substrate with cavities for direct die-to-die interconnect
US10873145B2 (en) Ground heat sink for dual inline memory module cooling
US11145632B2 (en) High density die package configuration on system boards
WO2018106266A1 (en) Microelectronic die stack having at least one rotated microelectronic die
US11756941B2 (en) Enhanced dummy die for MCP
US20220399249A1 (en) Liquid cooled interposer for integrated circuit stack

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6260806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250