JP5984652B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5984652B2 JP5984652B2 JP2012267156A JP2012267156A JP5984652B2 JP 5984652 B2 JP5984652 B2 JP 5984652B2 JP 2012267156 A JP2012267156 A JP 2012267156A JP 2012267156 A JP2012267156 A JP 2012267156A JP 5984652 B2 JP5984652 B2 JP 5984652B2
- Authority
- JP
- Japan
- Prior art keywords
- cooling body
- sealing
- mold
- semiconductor device
- cooling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
(実施の形態1)
まず、図1を参照して、本発明の実施の形態1に係る半導体装置を説明する。本実施の形態に係る半導体装置は、半導体素子1と、半導体素子1と電気的に接続される電極2と、半導体素子1と接続され高い放熱性を有する放熱板4aと、絶縁板5を介して放熱板4bと接続される別の放熱板4bと、別の放熱板4bとはんだ3cを介して接続される冷却体6と、半導体素子1、放熱板4a,4b、絶縁板5、および冷却体6の一部とを覆う封止体7とを備える。
冷却体6を構成する材料は放熱板4a,4bと同様放熱性の高い材料とし、例えば、銅やアルミニウム等の金属を用いてもよい。一般に、冷却体6の線膨張係数は、絶縁板5の線膨張係数とは異なる。冷却体6は、任意の方法で準備することができ、たとえば、上記金属からなる板状材料をプレス加工により所定の大きさに打ち抜き、得られた部材にバリ取り等表面処理したものを用いてもよい。
次に、本発明の実施の形態2に係る半導体装置およびその製造方法について説明する。図5を参照して、実施の形態2に係る半導体装置およびその製造方法は、基本的には実施の形態1に係る半導体装置およびその製造方法と同様の構成を備えるが、モールド金型21の凹部23が、モールド金型21と別体の凹部形成部材24により形成されている点で異なる。つまり、実施の形態2におけるモールド金型21は、封止対象材10を保持する空間が内部に形成されたベース金型21aと、ベース金型21aの空間内に配置され、凹部23を規定する凹部形成部材24とを含む。凹部形成部材24とは、凹部23を規定する開口が形成された、たとえば、板状の部材である。
Claims (6)
- 半導体素子と、
前記半導体素子と絶縁板を介して積層された冷却体と、
前記半導体素子、前記絶縁板、および前記冷却体の一部を覆う封止体とを備え、
前記冷却体は、前記封止体の表面に沿うとともに前記封止体から突出した主面と、前記主面に連なり前記主面と交差する方向に延びる端面とを含み、
前記端面の少なくとも一部は前記封止体の表面より突出しており、
前記端面が前記封止体の表面より突出している高さは、前記冷却体の反り量よりも大きい、半導体装置。 - 前記冷却体の端面において、前記封止体の内部に位置する一方端部はダレ部を含む、請求項1に記載の半導体装置。
- 前記冷却体において、前記主面の粗度より前記端面の粗度の方が大きく、
前記冷却体は、ベース体と、前記ベース体の表面の少なくとも一部上に形成された被覆層とを含み、
前記主面の反対側に位置する面には前記被覆層が形成される一方、前記端面では前記ベース体の表面部分が露出している、請求項1または2に記載の半導体装置。 - モールド金型を準備する工程と、
前記モールド金型の内部に、半導体素子と絶縁板と冷却体とを含む封止対象材を配置する工程と、
前記封止対象材が配置された前記モールド金型の内部に、封止体となるべき材料を導入することで、前記封止体により前記封止対象材を封止する工程とを備え、
前記モールド金型を準備する工程では、前記冷却体の一部を嵌めこむ凹部が形成された前記モールド金型が準備され、
前記凹部の深さは、前記封止対象材を配置する工程において見込まれる前記冷却体の反り量と比べて大きくなるように設けられており、
前記封止対象材を配置する工程では、前記凹部に前記冷却体の一部が嵌めこまれた状態とされる、半導体装置の製造方法。 - 前記モールド金型は、前記封止対象材を保持する空間が内部に形成されたベース金型と、
前記ベース金型の前記空間内に配置され、前記凹部を規定する凹部形成部材とを含む、請求項4に記載の半導体装置の製造方法。 - 前記封止する工程では、前記モールド金型の内部に前記封止体となるべき材料を導入する前に、あらかじめ前記冷却体を加熱する、請求項4または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267156A JP5984652B2 (ja) | 2012-12-06 | 2012-12-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267156A JP5984652B2 (ja) | 2012-12-06 | 2012-12-06 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014116349A JP2014116349A (ja) | 2014-06-26 |
JP5984652B2 true JP5984652B2 (ja) | 2016-09-06 |
Family
ID=51172078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012267156A Expired - Fee Related JP5984652B2 (ja) | 2012-12-06 | 2012-12-06 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5984652B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3261965B2 (ja) * | 1996-02-21 | 2002-03-04 | 富士電機株式会社 | 半導体装置 |
US7061080B2 (en) * | 2001-06-11 | 2006-06-13 | Fairchild Korea Semiconductor Ltd. | Power module package having improved heat dissipating capability |
JP5206007B2 (ja) * | 2008-02-15 | 2013-06-12 | オムロン株式会社 | パワーモジュール構造 |
JP2010114256A (ja) * | 2008-11-06 | 2010-05-20 | Panasonic Corp | 半導体装置、および半導体装置の製造方法 |
JP2011198864A (ja) * | 2010-03-18 | 2011-10-06 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
-
2012
- 2012-12-06 JP JP2012267156A patent/JP5984652B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014116349A (ja) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4302607B2 (ja) | 半導体装置 | |
CN107112316B (zh) | 半导体模块 | |
JP6300633B2 (ja) | パワーモジュール | |
WO2017175612A1 (ja) | パワーモジュール、パワー半導体装置及びパワーモジュール製造方法 | |
US9390995B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4899481B2 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法 | |
JP6743916B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5414644B2 (ja) | 半導体装置 | |
JP2014216459A (ja) | 半導体装置 | |
WO2018179981A1 (ja) | 半導体装置 | |
US20150061114A1 (en) | Semiconductor device and method of manufacturing the same | |
US10529643B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2015159258A (ja) | 半導体装置及びその製造方法 | |
JP2017092056A (ja) | 電力半導体装置 | |
JP2015095561A (ja) | 半導体装置及びその製造方法 | |
KR20190005736A (ko) | 반도체 모듈 | |
JP2014168044A (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
JP2015185835A (ja) | 半導体装置及びその製造方法 | |
JP5984652B2 (ja) | 半導体装置およびその製造方法 | |
JP7413668B2 (ja) | 半導体装置及びその製造方法 | |
JP2014090016A (ja) | パワー半導体モジュール | |
JP2012054487A (ja) | 電子装置 | |
JP5680011B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP2016131197A (ja) | 半導体装置の製造方法 | |
JP6230522B2 (ja) | パワー半導体装置およびその製造方法ならびに絶縁基板部 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160802 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5984652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |