CN104465558A - 半导体封装件以及半导体装置 - Google Patents

半导体封装件以及半导体装置 Download PDF

Info

Publication number
CN104465558A
CN104465558A CN201410412630.XA CN201410412630A CN104465558A CN 104465558 A CN104465558 A CN 104465558A CN 201410412630 A CN201410412630 A CN 201410412630A CN 104465558 A CN104465558 A CN 104465558A
Authority
CN
China
Prior art keywords
base metal
metal portion
semiconductor
semiconductor device
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410412630.XA
Other languages
English (en)
Inventor
里见明洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104465558A publication Critical patent/CN104465558A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及半导体封装件以及半导体装置。一实施例的半导体封装件具备基底金属部、框架体、多根配线以及盖体。所述基底金属部在背面具有多个沟槽，并在正面可搭载半导体芯片。所述框架体配置在所述基底金属部的正面上。所述多根配线设置成贯通所述框架体的侧面。所述盖体配置在所述框架体上。

Description

半导体封装件以及半导体装置
本申请以日本专利申请2013-190751(申请日：2013年9月13日)为基础，并基于该申请享受优先权利益。本申请通过参照该申请而包含该申请的全部内容。
技术领域
本发明的实施例涉及半导体封装件以及半导体装置。
背景技术
以往的半导体装置具有搭载在半导体封装件内部的半导体芯片。在这种以往的半导体装置中，半导体封装件具有搭载了半导体芯片的基底金属部、以包围半导体芯片的方式设置在该基底金属部上的框状的陶瓷框架、以及安装在陶瓷框架上的盖体。半导体芯片通过陶瓷框架以及盖体被气密封装。
这种以往的半导体装置为了释放半导体芯片所发出的热量，安装在散热器上进行使用。半导体装置优选为尽量以低热阻安装在散热器上。
但是，基于构成半导体封装件的各个部件的线膨胀系数不同、以及与基底金属部的表面平行的截面中的半导体封装件的形状不同等影响，在半导体封装件的制造过程中的热处理工序中，有着基底金属部发生翘曲、半导体封装件整体发生翘曲的问题。当这样将发生翘曲的半导体封装件安装在散热器上时，在二者之间形成空气层。由于该空气层无法形成散热通道，因此二者之间的热阻会增加。
作为抑制在半导体装置与散热器之间形成空气层的手段，在半导体封装件的基底金属部与散热器之间夹入散热贴片的手段、以及在半导体封装件的基底金属部与散热器之间涂布散热膏的手段为公众所知。
但是，在以例如采用GaAs或GaN等形成的FET(场效应晶体管)等的发热量大的功率半导体作为半导体芯片而搭载在半导体封装件中的情况下，上述方法难以充分地降低二者之间的热阻。
由此，考虑用直接焊接的方法将半导体装置安装到散热器的手段。焊锡与散热贴片和散热膏相比，导热系数高。因此，认为能够更进一步降低半导体装置与散热器之间的热阻。
但是，为了尽量减小半导体装置与散热器之间的热阻，通常使半导体封装件的基底金属部的背面平坦化。因此，半导体装置与散热器之间熔融的焊锡在平坦的基底金属部的背面扩散性差，有时会在焊锡内形成气泡。
当这样在焊锡内形成气泡、即焊锡的质量下降时，半导体装置与散热器之间的热阻会增加。
发明内容
本发明的目的在于提供一种能够利用焊锡以低热阻安装在散热器上的半导体封装件以及半导体装置。
一实施例的半导体封装件具备基底金属部、框架体、多根配线以及盖体。所述基底金属部在背面具有多个沟槽，并在正面可搭载半导体芯片。所述框架体配置在所述基底金属部的正面上。所述多根配线设置成贯通所述框架体的侧面。所述盖体配置在所述框架体上。
一实施例的半导体装置具备基底金属部、半导体芯片、框架体、多根配线以及盖体。所述基底金属部在背面具有多个沟槽。所述半导体芯片搭载在所述基底金属部的正面上。所述框架体在所述基底金属部的正面上，以包围所述半导体芯片的方式进行配置。所述多根配线设置成贯通所述框架体的侧面，一端电连接所述半导体芯片。所述盖体配置在所述框架体上。
上述结构的半导体封装件以及半导体装置能够利用焊锡以低热阻安装在散热器上。
附图说明
图1是模式化地示出涉及第一实施例的半导体装置的俯视图。
图2是沿着图1的点划线A-A’的半导体装置的剖面图。
图3是沿着图2的点划线B-B’的半导体装置的剖面图。
图4是从背面侧观察涉及第一实施例的半导体装置的半导体封装件的情况下的俯视图。
图5是示出安装在散热器上的涉及第一实施例的半导体装置的图，是与图2相对应的剖面图。
图6是示出安装在散热器上的涉及第一实施例的半导体装置的图，是与图3相对应的剖面图。
图7是示出将以往的半导体装置安装在散热器上的情况的俯视图。
图8是示出将以往的半导体装置安装在散热器上的情况的俯视图，是沿着图7的点划线C-C’的剖面图。
图9是示出涉及第一实施例的变形例的半导体装置的图，是与图4相对应的俯视图。
图10是示出涉及第一实施例的变形例的半导体装置的图，是与图2相对应的剖面图。
图11是示出涉及第一实施例的变形例的半导体装置的图，是与图3相对应的剖面图。
图12是从背面侧观察涉及第二实施例的半导体装置的半导体封装件的情况下的俯视图。
图13是沿着图12的点划线D-D’的涉及第二实施例的半导体装置的剖面图。
图14是沿着图13的点划线B-B’的涉及第二实施例的半导体装置的剖面图。
具体实施方式
一实施例的半导体封装件具备基底金属部、框架体、多根配线以及盖体。所述基底金属部在背面具有多个沟槽，并在正面可搭载半导体芯片。所述框架体配置在所述基底金属部的正面上。所述多根配线设置成贯通所述框架体的侧面。所述盖体配置在所述框架体上。
一实施例的半导体装置具备基底金属部、半导体芯片、框架体、多根配线以及盖体。所述基底金属部在背面具有多个沟槽。所述半导体芯片搭载在所述基底金属部的正面上。所述框架体在所述基底金属部的正面上，以包围所述半导体芯片的方式进行配置。所述多根配线设置成贯通所述框架体的侧面，一端电连接到所述半导体芯片。所述盖体配置在所述框架体上。
以下，对涉及实施例的半导体封装件以及半导体装置进行说明。
(第一实施例)
图1是模式化地示出涉及第一实施例的半导体装置的俯视图。另外，图2是沿着图1的点划线A-A’的半导体装置的剖面图。此外，在图1中，半导体封装件的内部结构用虚线示出。图1以及图2所示的半导体装置10在半导体封装件的内部搭载了半导体芯片11。
半导体封装件由基底金属部12、框架体13以及盖体14构成(图2)。
基底金属部12能够在正面搭载半导体芯片11等。该基底金属部12是通过例如将铜以及钼等的异种金属进行层叠加工而形成的，或者是通过使铜以及钨等的异种金属的粉末混合固化的粉末冶金法而形成的。铜具有高导热性，钼和钨的线膨胀系数与例如由GaAs、GaN等构成的半导体芯片11近似。由这样的异种金属形成的基底金属部12具有高导热性。进一步，如上所述那样由异种金属形成的基底金属部12能够抑制由于与所搭载的半导体芯片11的线膨胀系数不同而产生的翘曲。
框架体13例如是由陶瓷组成的陶瓷框架，配置在基底金属部12的正面上。而且，在框架体13上设有例如由与框架体13相同的材料、即陶瓷构成的板状的盖体14(图2)。
另外，在这样的半导体封装件中设有输入侧配线15a和输出侧配线15b，所述输入侧配线15a用于向搭载在内部的半导体芯片11输入高频信号等，所述输出侧配线15b用于输出在半导体芯片11中经过处理的高频信号等。这些配线15a、15b设置成贯通框架体13。
图3是沿着图2的点划线B-B’的半导体装置的剖面图。如图3所示，在框架体13的一侧面设有凹部13a。而且，在凹部13a内，以填埋凹部13a的方式设有第一电介质块16a、输入侧配线15a以及第二电介质块17a。输入侧配线15a设置在第一电介质块16a上，第二电介质块17a以覆盖输入侧配线15a的方式设置在第一电介质块16a上。
参考图1以及图2。第一电介质块16a以及输入侧配线15a设置成，从框架体13的内侧面朝半导体封装件的内部方向突出，并且从框架体13的外侧面朝半导体封装件的外部方向突出。第二电介质块17a也同样地设置成，从框架体13的内侧面朝半导体封装件的内部方向突出，并且从框架体13的外侧面朝半导体封装件的外部方向突出。但是，第二电介质块17a设置成覆盖输入侧配线15a的一部分，即，使输入侧配线15a的一端以及另一端露出。而且，输入侧配线15a中从第二电介质块17a露出的另一端设有输入引线18a。
虽然省略与图3相同的图示，但是在输出侧也形成为同样的结构。即，在与具有凹部13a的侧面相对的框架体13的另一侧面也设有凹部13b。而且，与输入侧同样地在该凹部13b内，以填埋凹部13b的方式设有第一电介质块16b、输出侧配线15b以及第二电介质块17b(图1以及图2)。
第一电介质块16b以及输出侧配线15b设置成，从框架体13的内侧面朝半导体封装件的内部方向突出，并且从框架体13的外侧面朝半导体封装件的外部方向突出。第二电介质块17b也同样地设置成，从框架体13的内侧面朝半导体封装件的内部方向突出，并且从框架体13的外侧面朝半导体封装件的外部方向突出。但是，第二电介质块17b设置成使输出侧配线15b的一端以及另一端露出。而且，输出侧配线15b中从第二电介质块17b露出的另一端设有输出引线18b。
图4是从背面侧观察这种半导体封装件的情况下的俯视图。如图4所示，在半导体封装件的背面、即基底金属部12的背面设有多个狭缝(slit)19。多个狭缝19呈网眼状地设置在基底金属部12的整个背面。即，多个狭缝19使相互隔开且相互平行设置的多个第一狭缝19a与同样相互隔开且相互平行设置的多个第二狭缝19b相互交叉，从而形成在基底金属部12的整个背面。
在涉及本实施例的半导体装置10中，多个狭缝19设置成使多个第一狭缝19a与多个第二狭缝19b相互在本质上垂直相交。
如图2以及图3所示，各个狭缝19设置成在其垂直剖面中的形状呈V字状。例如，各个狭缝19设置成具有小于等于基底金属部12厚度的1/3左右、例如0.1～3.0mm左右的深度。在此，狭缝19的深度是指基底金属部12的背面与狭缝19的顶点(图4中虚线所示的部分)之间的距离。
具有这样的多个狭缝19的基底金属部12例如以如下的方式形成。首先，对金属板反复进行铣削(fraise)加工，使金属板的背面平坦化，直到形成基底金属部12的金属板的背面的中心线平均粗糙度达到例如1.6a左右为止。接下来，例如通过加工中心等对平坦化的金属板的背面进行加工，由此设置多个狭缝19。这样，形成基底金属部12。
此外，基底金属部12背面的多个狭缝19可以是例如铣削加工完成前的金属板所具有的多个凹部。即，金属板背面的中心线平均粗糙度大于等于6.3a的情况下，可以将这样的金属板背面的多个凹部作为多个狭缝。在将凹部作为狭缝的情况下，由于能够省略形成基底金属部12时的铣削加工重复次数以及用于形成狭缝19的加工工序，因此形成基底金属部12变得容易。
以下，虽然在本申请中将上述狭缝19以及凹部称为沟槽，但是在实施例的说明中，对沟槽为狭缝19的情况进行说明。
参考图1以及图2。如上述说明那样的、在具有于背面设有多个狭缝19的基底金属部12的半导体封装件的内部，分别搭载有半导体芯片11以及输入输出用的匹配电路图案20a、20b。它们在基底金属部12的正面上以被框架体13包围的方式进行搭载。
半导体芯片11例如是采用氮化镓的高输出功率晶体管(GaN-HEMT)等的功率半导体，搭载在基底金属部12的正面上。此外，虽然如图1所示，在涉及实施例的半导体装置10中搭载有两个半导体芯片11，但是并不限定半导体芯片11的数量。另外，被搭载的半导体芯片11不限于功率半导体。
另外，输入用的匹配电路图案20a设置在电介质基板21a的表面上，该电介质基板21a在基底金属部12的正面上设置于输入侧配线15a与半导体芯片11之间。该匹配电路图案20a在一端连接半导体芯片11，在另一端连接输入侧配线15a的一端。匹配电路图案20a的一端与半导体芯片11之间、匹配电路图案20a的另一端与输入侧配线15a的一端之间分别通过例如电线等的连接导体22a连接。
输出用的匹配电路图案20b设置在电介质基板21b的表面上，该电介质基板21b在基底金属部12的正面上设置于输出侧配线15b与半导体芯片11之间。该匹配电路图案20b在一端连接半导体芯片11，在另一端连接输出侧配线15b的一端。匹配电路图案20b的一端与半导体芯片11之间、匹配电路图案20b的另一端与输出侧配线15b的一端之间分别通过例如电线等的连接导体22b连接。
此外，如图1所示，在涉及实施例的半导体装置10中搭载有两个半导体芯片11。因此，输入用的匹配电路图案20a形成从输入侧配线15a朝向半导体芯片11分成两条分支的分支电路，输出用的匹配电路图案20b形成从导体芯片11朝向输出配线15b将两条电路合波的合波电路。但是，输入用的匹配电路图案20a的分支数以及输出用的匹配电路图案20b的合波数分别根据被搭载的半导体芯片11的数量来决定。
图5以及图6是分别示出安装在散热器上的涉及本实施例的半导体装置的图。图5是与图2相对应的剖面图，图6是与图3相对应的剖面图。如图5以及图6所示，半导体装置10借助焊锡24被安装在表面平坦的散热器23上。焊锡24设置成接触到包括基底金属部12的狭缝19内部在内的半导体装置10的整个背面，半导体装置10借助这样的焊锡24被安装在表面平坦的散热器23上。
根据以上说明的涉及本实施例的半导体封装件以及半导体装置10，由于在基底金属部12的背面设有多个狭缝19，因此能够抑制基底金属部12发生翘曲，并能够抑制半导体封装件以及半导体装置10发生翘曲。以下对该效果进行说明。
基于制造半导体封装件时的热处理，相对应于构成半导体封装件的各部件、半导体封装件的形状，出现基底金属部翘曲的现象。基于制造半导体封装件时的热处理而在基底金属部的各部分产生应力，该应力使基底金属部正面的长度与基底金属部背面的长度不相同，该现象由此而产生。
例如基底金属部呈凸形翘曲的现象是基于应力造成基底金属部正面的长度变长，而基底金属部背面的长度变短而产生的。但是，在背面具有多个狭缝19的基底金属部12上产生这样的应力的情况下，各狭缝19的宽度变宽，以抑制基底金属部12正面的长度与基底金属部12背面的长度出现不一致。其结果是抑制基底金属部12呈凸状翘曲。
另外，基底金属部呈凹状翘曲的现象是基于应力造成基底金属部正面的长度变短，而基底金属部背面的长度变长而产生的。但是，在背面具有多个狭缝19的基底金属部12上产生这样的应力的情况下，各狭缝19的宽度收缩，以抑制基底金属部12正面的长度与基底金属部12背面的长度出现不一致。其结果是抑制基底金属部12呈凹状翘曲。
这样，根据涉及本实施例的半导体封装件以及半导体装置10，通过设置在基底金属部12背面的多个狭缝19的宽度伸缩，抑制基底金属部12正面的长度与基底金属部12背面的长度出现不一致。其结果是抑制基底金属部12发生翘曲，并抑制半导体封装件以及半导体装置10发生翘曲。
接下来，基于以上说明的涉及本实施例的半导体封装件以及半导体装置10，由于在基底金属部12的背面设有多个狭缝19，因此能够使得用于将半导体装置10安装在散热器23上的焊锡24的质量提高。以下，一边对半导体装置10安装到散热器23上的安装方法进行说明，一边对该效果进行说明。
首先，在散热器23正面上的规定位置形成规定量的焊锡24，并加热焊锡24使其熔融。
接下来，以熔融的焊锡24接触到半导体装置10的背面的方式调整半导体装置10进行配置。当使熔融的焊锡24接触到半导体装置10的背面时，通过狭缝19的毛细管现象，熔融的焊锡24良好地扩散到半导体装置10的整个背面。此时，被封闭在半导体装置10与散热器23之间的气泡经狭缝19被释放到半导体装置10的外部。
最后，使扩散到半导体装置10的整个背面的焊锡24冷却凝固。由此，如图5以及图6所示，半导体装置10被安装到散热器23上。
此外，在散热器23的正面上形成焊锡24，并预先在半导体装置10的背面也形成焊锡，由此能够提高安装操作的操作性，并且能够更容易地将半导体装置10安装在散热器23上。
如以上说明的那样，根据涉及本实施例的半导体封装件以及半导体装置10，通过在基底金属部12的背面设置多个狭缝19，利用毛细管现象，能够将熔融的焊锡24容易地扩散到半导体装置10的整个背面。进一步，由于各狭缝19形成用于将封闭在半导体装置10与散热器23之间的气泡释放到半导体装置10外部的释放通道，因此能够抑制在散热器23与半导体装置10之间的焊锡24内形成气泡，从而能够提高焊锡24的质量。
这样，根据涉及本实施例的半导体封装件件以及半导体装置10，由于在基底金属部12的背面设有多个狭缝19，因此能够抑制基底金属部12的翘曲，并能够提高用于安装的焊锡24的质量。其结果是能够降低半导体装置10与散热器23之间的热阻。
此外，在上述说明中，虽然对应用了在背面设有多个狭缝19的基底金属部12的情况进行了说明，但是即使应用具有背面的中心线平均粗糙度大于等于6.3a的多个凹部的基底金属部，也能够获得同样的效果。
(变形例)
以下，对涉及第一实施例的半导体封装件以及半导体装置10的变形例进行说明。首先参考图7以及图8，对安装在散热器上的以往的半导体装置进行说明。图7以及图8是示出将以往的半导体装置安装在散热器上的情况的图。图7是在从上侧观察以往的半导体装置的情况下的俯视图，图8是示出沿着图7的点划线C-C’的以往的半导体装置的剖面图。
如图7以及图8所示，在将基底金属部112背面平坦的以往的半导体装置100安装在散热器23上的情况下，在用于将半导体装置100安装于散热器23上的焊锡24中，容易在半导体装置100的中央区域下方形成空气层101。由于该空气层101无法形成散热通道，因此像这样将半导体装置100安装于散热器23上的情况下，二者之间的热阻升高。
在此，在涉及第一实施例的半导体封装件以及半导体装置10中，在基底金属部12的整个背面设置了多个狭缝19。但是，多个狭缝19未必需要设置在基底金属部12的整个背面，可以仅设置在基底金属部12背面的一部分区域。
图9、图10以及图11分别是示出涉及变形例的半导体封装件以及半导体装置的图。图9是与图4相对应的俯视图，图10是与图2相对应的剖面图，图11是与图3相对应的剖面图。此外，在图9～图11中，对与涉及第一实施例的半导体装置10相同的部分赋予相同的符号。
例如，如图7以及图8所示，在焊锡24内容易在半导体装置100的中央区域下方形成空气层101的情况下，如图9、图10以及图11所示，多个狭缝19’可以仅设置在容易形成空气层101的、发热的半导体芯片11正下方的区域，即，可以仅设置在例如基底金属部12’背面的中央部。即使是这样将多个狭缝19’仅设置在基底金属部12’背面的一部分区域的涉及变形例的半导体封装件以及半导体装置10’，也能够获得与涉及第一实施例的半导体封装件以及半导体装置10同样的效果。
(第二实施例)
图12是从背面侧观察涉及第二实施例的半导体装置的半导体封装件的情况下的俯视图。另外，图13是沿着图12的点划线D-D’的涉及第二实施例的半导体装置的剖面图，图14是沿着图13的点划线B-B’的涉及第二实施例的半导体装置的剖面图。以下，参考图12～图14，对涉及第二实施例的半导体装置30进行说明。此外，在以下的说明中，对与涉及第一实施例的半导体装置10相同的部分赋予相同的符号，省略其说明。
如图12～图14所示，涉及第二实施例的半导体装置30与涉及第一实施例的半导体装置10比较，设置在半导体封装件的基底金属部32背面的狭缝39的结构不同。
即，在涉及第二实施例的半导体装置30中，在半导体封装件的基底金属部32的整个背面设有互相平行且成条纹状的多个狭缝39。
如图13所示，各个狭缝39设置成在其垂直剖面中的形状呈V字状。例如，各个狭缝39设置成具有小于等于基底金属部32厚度的1/3左右、例如0.1～3.0mm左右的深度。在此，狭缝39的深度是指基底金属部32的背面与狭缝39的顶点(图12中虚线所示的部分)之间的距离。
具有这样的多个狭缝39的基底金属部32与涉及第一实施例的半导体装置10所具有的半导体封装件的基底金属部12以同样的方式形成。
另外，基底金属部32的背面的多个狭缝39可以是例如铣削加工完成前的金属板所具有的多个凹部。即，金属板背面的中心线平均粗糙度大于等于6.3a的情况下，可以将这样的金属板背面的多个凹部作为多个狭缝39。这一点与涉及第一实施例的半导体装置10所具有的半导体封装件的基底金属部12是相同的。
此外，这样的半导体装置30也与涉及第一实施例的半导体装置10同样地借助焊锡24安装在散热器23上，而此时的焊锡24设置成接触到包括狭缝39内部在内的半导体装置30的整个背面。
在这样的涉及本实施例的半导体封装件以及半导体装置30中，由于也在基底金属部32的背面设有多个狭缝39，因此能够抑制基底金属部32的翘曲，并能够提高用于安装的焊锡24的质量。其结果是能够降低半导体装置30与散热器32之间的热阻。
此外，在涉及本实施例的半导体装置30中，即使应用具有背面的中心线平均粗糙度大于等于6.3a的多个凹部的基底金属部，也能够获得同样的效果。另外，虽未图示，与涉及第一实施例的半导体装置的变形例相同，相互平行的多个狭缝39可以仅设置在基底金属部32的中央区域等基底金属部32的一部分区域，即使是这样的半导体装置，也能够获得与涉及本实施例的半导体装置同样的效果。
虽然对本发明的几个实施例进行了说明，但是这些实施例是作为示例而提出，并不意味着限定发明的保护范围。这些新的实施例可以以其他多种方式实施，在不偏离发明宗旨的范围内，可以进行各种省略、替换、变更。本实施例及其变形包含于发明的保护范围以及宗旨内，并包含于权力要求书中记载的发明及其均等的保护范围内。

Claims (20)

1.一种半导体封装件，其特征在于，具备：
基底金属部，其在背面具有多个沟槽，在正面可搭载半导体芯片；
框架体，配置在所述基底金属部的正面上；
多根配线，设置成贯通所述框架体的侧面；以及
盖体，配置在所述框架体上。
2.根据权利要求1所述的半导体封装件，其特征在于，
所述沟槽设置在所述基底金属部的整个背面。
3.根据权利要求2所述的半导体封装件，其特征在于，
所述沟槽为狭缝。
4.根据权利要求3所述的半导体封装件，其特征在于，
多个所述狭缝设置成网眼状。
5.根据权利要求3所述的半导体封装件，其特征在于，
多个所述狭缝设置成条纹状。
6.根据权利要求1所述的半导体封装件，其特征在于，
所述基底金属部具有背面的中心线平均粗糙度大于等于6.3a的多个凹部；
所述沟槽为所述基底金属部所具有的凹部。
7.根据权利要求1所述的半导体封装件，其特征在于，
所述沟槽设置在所述基底金属部的背面的中央部。
8.根据权利要求7所述的半导体封装件，其特征在于，
所述沟槽为狭缝。
9.根据权利要求8所述的半导体封装件，其特征在于，
多个所述狭缝设置成网眼状。
10.根据权利要求1所述的半导体封装件，其特征在于，
借助焊锡安装在表面平坦的散热器上。
11.一种半导体装置，其特征在于，具备：
基底金属部，在背面具有多个沟槽；
半导体芯片，搭载在所述基底金属部的正面上；
框架体，在所述基底金属部的正面上以包围所述半导体芯片的方式配置；
多根配线，设置成贯通所述框架体的侧面，一端电连接在所述半导体芯片；以及
盖体，配置在所述框架体上。
12.根据权利要求11所述的半导体装置，其特征在于，
所述沟槽设置在所述基底金属部的整个背面。
13.根据权利要求12所述的半导体装置，其特征在于，
所述沟槽为狭缝。
14.根据权利要求13所述的半导体装置，其特征在于，
多个所述狭缝设置成网眼状。
15.根据权利要求13所述的半导体装置，其特征在于，
多个所述狭缝设置成条纹状。
16.根据权利要求11所述的半导体装置，其特征在于，
所述基底金属部具有背面的中心线平均粗糙度大于等于6.3a的多个凹部；
所述沟槽为所述基底金属部所具有的凹部。
17.根据权利要求11所述的半导体装置，其特征在于，
所述沟槽设置在所述基底金属部的背面的中央部。
18.根据权利要求17所述的半导体装置，其特征在于，
所述沟槽为狭缝。
19.根据权利要求18所述的半导体装置，其特征在于，
多个所述狭缝设置成网眼状。
20.根据权利要求11所述的半导体装置，其特征在于，
借助焊锡安装在表面平坦的散热器上。
CN201410412630.XA 2013-09-13 2014-08-20 半导体封装件以及半导体装置 Pending CN104465558A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013190751A JP2015056608A (ja) 2013-09-13 2013-09-13 半導体パッケージおよび半導体装置
JP2013-190751 2013-09-13

Publications (1)

Publication Number Publication Date
CN104465558A true CN104465558A (zh) 2015-03-25

Family

ID=51033022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410412630.XA Pending CN104465558A (zh) 2013-09-13 2014-08-20 半导体封装件以及半导体装置

Country Status (6)

Country Link
US (1) US20150076681A1 (zh)
EP (1) EP2849220A3 (zh)
JP (1) JP2015056608A (zh)
KR (1) KR20150031162A (zh)
CN (1) CN104465558A (zh)
TW (1) TW201513271A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684234A (zh) * 2017-01-20 2017-05-17 深圳市润芯科技有限公司 Led晶片封装基板、其制备方法及led光源
CN106784254A (zh) * 2017-01-20 2017-05-31 深圳市润芯科技有限公司 Led晶片封装框架、组件、工艺及led光源
CN108231986A (zh) * 2016-12-09 2018-06-29 丰田合成株式会社 电子装置
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101995229B1 (ko) * 2018-11-09 2019-07-02 주식회사 디에스전자 내부 정합형 고출력 증폭기
TWI743557B (zh) * 2019-09-05 2021-10-21 朋程科技股份有限公司 功率元件封裝結構
JP7472478B2 (ja) 2019-12-03 2024-04-23 三菱電機株式会社 プリント配線板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6512674B1 (en) * 1999-07-26 2003-01-28 Nec Corporation Package for semiconductor device having radiating substrate and radiator fin
US20070210378A1 (en) * 2006-03-08 2007-09-13 Oki Electric Industry Co., Ltd. Semiconductor device
JP2011082325A (ja) * 2009-10-07 2011-04-21 Nec Corp 半導体素子搭載部材及び半導体装置の製造方法
JP5091459B2 (ja) * 2006-02-07 2012-12-05 株式会社住友金属エレクトロデバイス 高放熱型電子部品収納用パッケージの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6316457U (zh) * 1986-07-18 1988-02-03
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
JPH03200355A (ja) * 1989-09-18 1991-09-02 Matsushita Electron Corp 樹脂封止型半導体装置
JPH0555419A (ja) * 1991-08-23 1993-03-05 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk 半導体デバイスの放熱取付け構造
JPH05226527A (ja) * 1992-02-14 1993-09-03 Toshiba Corp ヒートシンクおよびそれを用いた半導体モジュール
JP2004296788A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR101653684B1 (ko) * 2010-05-28 2016-09-02 삼성전자 주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
KR20110130851A (ko) * 2010-05-28 2011-12-06 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
JP5869890B2 (ja) * 2011-07-29 2016-02-24 株式会社神戸製鋼所 放熱板、及び放熱板の製法
JP2013125952A (ja) * 2011-12-16 2013-06-24 Toyota Motor Corp 半導体装置
JP2013149892A (ja) * 2012-01-23 2013-08-01 Fujitsu General Ltd 電子部品およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6512674B1 (en) * 1999-07-26 2003-01-28 Nec Corporation Package for semiconductor device having radiating substrate and radiator fin
JP5091459B2 (ja) * 2006-02-07 2012-12-05 株式会社住友金属エレクトロデバイス 高放熱型電子部品収納用パッケージの製造方法
US20070210378A1 (en) * 2006-03-08 2007-09-13 Oki Electric Industry Co., Ltd. Semiconductor device
JP2011082325A (ja) * 2009-10-07 2011-04-21 Nec Corp 半導体素子搭載部材及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231986A (zh) * 2016-12-09 2018-06-29 丰田合成株式会社 电子装置
CN106684234A (zh) * 2017-01-20 2017-05-17 深圳市润芯科技有限公司 Led晶片封装基板、其制备方法及led光源
CN106784254A (zh) * 2017-01-20 2017-05-31 深圳市润芯科技有限公司 Led晶片封装框架、组件、工艺及led光源
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构

Also Published As

Publication number Publication date
KR20150031162A (ko) 2015-03-23
EP2849220A3 (en) 2015-04-29
US20150076681A1 (en) 2015-03-19
EP2849220A2 (en) 2015-03-18
TW201513271A (zh) 2015-04-01
JP2015056608A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
CN104465558A (zh) 半导体封装件以及半导体装置
CN103367268B (zh) 基于pcb的射频功率封装窗口框架
CN204119175U (zh) 一种基于pcb工艺的超宽带微波功率放大器模块
US10529652B2 (en) Integrated circuit (IC) package with a solder receiving area and associated methods
US9077138B2 (en) Semiconductor laser device
US10643969B2 (en) Semiconductor module and method for manufacturing the same
CN104025292A (zh) 半导体封装、其制造方法及模具、半导体封装的输入输出端子
US10051742B2 (en) Power module and manufacturing method thereof
CN103972193A (zh) 功率晶体管装置和用于制造功率晶体管装置的方法
CN105632947A (zh) 一种半导体器件的封装结构及其制造方法
CN104835805A (zh) 毫米波段用半导体封装件以及毫米波段用半导体装置
CN104218007B (zh) 小脚印半导体封装
CN104037152A (zh) 芯片载体结构、芯片封装及其制造方法
US10763416B2 (en) Light emitting device and leadframe thereof
JP4062157B2 (ja) 半導体モジュール実装構造
US20190318974A1 (en) Circuit module and method of manufacturing the same
US10777542B2 (en) Power semiconductor module for an inverter circuit and method of manufacturing the same
CN108735718B (zh) 具有热过孔的无源电气部件
WO2019130474A1 (ja) 半導体装置
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN110676233B (zh) 一种压接式功率开关模块及其制备方法
CN106409694B (zh) 半导体装置及其制造方法
US11749638B2 (en) Method for contacting and packetising a semiconductor chip
US20220173006A1 (en) Chip package, semiconductor arrangement, method of forming a chip package, and method of forming a semiconductor arrangement
TW202324668A (zh) 含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325