CN105632947A - 一种半导体器件的封装结构及其制造方法 - Google Patents

一种半导体器件的封装结构及其制造方法 Download PDF

Info

Publication number
CN105632947A
CN105632947A CN201511007961.6A CN201511007961A CN105632947A CN 105632947 A CN105632947 A CN 105632947A CN 201511007961 A CN201511007961 A CN 201511007961A CN 105632947 A CN105632947 A CN 105632947A
Authority
CN
China
Prior art keywords
chip
radiator element
metal
chip carrier
electric connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511007961.6A
Other languages
English (en)
Inventor
尤文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei silicon microelectronics technology Co., Ltd.
Original Assignee
Hefei Zuan Investment Partnership Enterprise
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Zuan Investment Partnership Enterprise filed Critical Hefei Zuan Investment Partnership Enterprise
Priority to CN201511007961.6A priority Critical patent/CN105632947A/zh
Publication of CN105632947A publication Critical patent/CN105632947A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体器件的封装结构及其制造方法。半导体器件的封装结构包括散热片，由芯片，芯片载体和电连接结构组成的组合结构和塑封体；芯片的电极通过电连接结构连接至芯片载体，以通过芯片载体的至少一个外延管脚实现与外部电路的电性连接；组合结构位于散热片的上方，并且两者之间的间距不小于0.2mm；具有绝缘性能的塑封材料包覆所述散热片的第一部分，所述芯片，所述芯片载体的第一部分和所述电连接结构，并填充所述组合结构和所述散热片之间的间隔空隙，以形成所述塑封体；散热片和外延管脚裸露于塑封体。

Description

一种半导体器件的封装结构及其制造方法
技术领域
本发明涉及半导体器件的封装制造技术，尤其涉及一种功率半导体器件的封装结构和封装方法。
背景技术
鉴于大功率半导体器件对散热性能的较高的需求，根据现有技术的大功率半导体器件的封装结构和封装方法，通常采用一面积较大的由导热金属构成的散热片来提供散热通道。
参考图1A和1B，所示为依据现有技术的一种大功率半导体器件的封装结构的原理图和相应的剖面图。图1A所示的大功率半导体器件的直插式封装结构包括由散热片1-1和管脚1-2组成的金属框架1，具有绝缘性能的粘接胶层2，芯片3，金属引线4和塑封体5。芯片3通过粘接胶层2安置在散热片1-1的上表面，同时，芯片3的电极通过金属引线4连接至相应的管脚1-2。管脚1-2的一部分，技术引线4，芯片3，粘接胶层2和散热片1-1的一部分通过塑封材料进行塑封形成塑封体5，使得管脚1-2和散热片1-1裸露于塑封体5外。裸露的管脚1-2用以实现芯片与外部电路的电连接，裸露的散热片1-1用以向外部环境散热。
由于散热片1-1和管脚1-2是一体的，并且，散热片的厚度比管脚的厚度要大的多，一方面提高了制造难度和制造成本，另一方面，金属和塑封料之间的热膨胀差异，导致大面积的金属框架1在封装结构容易产生分层甚至剥离等可靠性问题。同时，由于散热片1-1和管脚1-2是一体的，在大功率半导体器件的封装结构与外部散热装置进行连接时，需要在散热片1-1和散热装置之间增加一绝缘结构来将两者进行隔离，以保证大功率半导体器件的封装结构的电学性能，但是这样的方式增加了制造成本，同时也降低了散热效果。再者，这样的封装结构，也给芯片的安装方式，数目和灵活性带来了一定的限制和局限性。
发明内容
有鉴于此，本发明的目的在于提供一种新型的半导体器件的封装结构和方法，已解决现有技术中散热性能不佳，封装结构局限性大等技术问题。
依据本发明一实施例的半导体器件的封装结构，包括：散热片，组合结构和塑封体；其中，
所述散热片由具有散热性能的金属构成；
所述组合结构包括至少一个芯片，芯片载体和电连接结构；
所述芯片载体由具有导电性能的金属组成，以给所述芯片提供机械支撑；以及所述芯片的电极通过所述电连接结构连接至所述芯片载体，以通过所述芯片载体的至少一个外延管脚实现与外部电路的电性连接；
所述组合结构位于所述散热片的上方，并且两者之间的间距不小于0.2mm；
具有绝缘性能的塑封材料包覆所述散热片的第一部分，所述芯片，所述芯片载体的第一部分和所述电连接结构，并填充所述组合结构和所述散热片之间的间隔空隙，以形成所述塑封体；
所述散热片裸露于所述塑封体外，以提供散热通道；
所述外延管脚裸露于所述塑封体外，以提供外部电性连接。
优选地，所述电连接结构为金属引线，用以将所述芯片的电极引至对应所述外延管脚。
优选地，所述芯片载体还包括载片台，用以承载所述芯片；所述外延管脚与所述载片台相连接或者断开。
优选地，还包括一粘胶层；所述粘胶层的第一表面连接至所述芯片的下表面，相对的另一表面连接至所述载片台。
优选地，所述电连接结构为金属凸块，所述芯片通过所述金属凸块倒装连接至所述芯片载体。
优选地，所述芯片载体包括一组指状金属结构，所述芯片的电极通过所述金属凸块连接至对应的所述指状金属结构。
优选地，所述芯片位于所述指状金属结构的正面或者背面。
依据本发明的一种制造上述的半导体器件的封装结构的制造方法，包括以下步骤：
利用模具制造具有导电性能的金属组成的芯片载体，所述芯片载体用以给所述芯片提供机械支撑，以及通过所述芯片载体的至少一个外延管脚实现与外部电路的电性连接；
将至少一个芯片通过一组电连接结构连接至所述芯片载体，以形成一组合结构；
取包封模具的上模具和下模具，将散热片放置在所述下模具；
将所述组合结构放置于所述散热片上方，并且两者之间的间距不小于0.2mm；
将具有绝缘性能的塑封材料加热至熔融状态，并注入到所述包封模具内，所述上模具冲压所述下模具，使得所述塑封材料包覆所述散热片的第一部分，所述芯片，所述芯片载体的第一部分和所述电连接结构，并填充所述组合结构和所述散热片之间的间隔空隙，经冷却后形成所述塑封体；
所述散热片裸露于所述塑封体外，以提供散热通道；
所述外延管脚裸露于所述塑封体外，以提供外部电性连接。
优选地，其特征在于，所述电连接结构为金属引线，用以将所述芯片的电极引至对应所述外延管脚。
优选地，其特征在于，所述电连接结构为金属凸块，所述芯片通过所述金属凸块倒装连接至所述芯片载体。
优选地，其特征在于，所述芯片载体包括一组指状金属结构，所述芯片的电极通过所述金属凸块连接至对应的所述指状金属结构。
附图说明
图1A所示为依据现有技术的一种大功率半导体器件的封装结构的原理图；
图1B所示为图1A所示的大功率半导体器件的封装结构的剖面图；
图2A所示为依据本发明第一实施例的半导体器件封装结构的芯片载体的结构框图；
图2B所示为依据本发明第一实施例的半导体器件封装结构的组合结构的结构框图；
图2C所示为依据本发明第一实施例的半导体器件封装结构的剖面图；
图3所示为依据本发明第二实施例的半导体器件的封装结构的剖面图；
图4所示为依据本发明一实施例的半导体器件的封装结构的制造方法的流程图。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
参考图2A，所示为依据本发明第一实施例的半导体器件封装结构的芯片载体的结构框图。在该实施例中，该芯片载体2由导电性能的金属组成，包括载片台2-1和至少一个外延管脚2-2；载片台2-1用以给芯片提供机械支撑；外延管脚2-2用以与芯片的电极连接，实现与外部电路的电性连接。外延管脚2-2可以与载片台2-1连接或者断开。外延管脚2-2可以高于或者低于载片台2-1的平面，也可以与载片台2-1共平面。
参考图2B，所示为依据本发明第一实施例的半导体器件封装结构的组合结构的结构框图。在该实施例中，该芯片4放置于图2A所示的芯片载体2上，以获得机械支撑和电性连接。一组金属引线5作为电连接结构，以将芯片4的电极引至对应的外延管脚2-2，使的外延管脚具有对应的电极性。该组合结构还可以包括粘胶层3；粘胶层3的第一表面连接至芯片4的下表面，相对的另一表面连接至载片台2-，1，以固定和机械支撑芯片4。
参考图2C，所示为依据本发明第一实施例的半导体器件的封装结构的剖面图。在该实施例中，该半导体器件的封装结构包括图2B所示的组合结构、散热片5和塑封体6。散热片1由具有散热性能的金属构成。该组合结构位于散热片5的上方，并且两者之间的间距D不小于0.2mm；具有绝缘性能的塑封材料部分包覆散热片1和外延管脚2-1，以及全部包覆芯片4，金属引线5，粘胶层3和载片台2-1，并填充该组合结构和散热片1之间的间隔空隙，以形成塑封体6，使得散热片1裸露于塑封体6外，以提供散热通道；同时，外延管脚2-2裸露于塑封体6外，以提供外部电性连接。外延管脚2-2可以沿着塑封体6的一侧边延伸或者沿着多个侧边延伸。散热片的底部和/或侧边可以裸露于塑封体6外，以向外部媒介或者环境散热。
通过上述依据本发明实施例的半导体器件的封装结构，由于散热片和组合结构之间是分离的，相对于现有技术中散热片和管脚的一体化的结构，避免了大面积的金属框架在封装结构容易产生分层甚至剥离等可靠性问题；并且，散热片可以选择散热性能更佳的金属，同时，同样的封装尺寸下，散热片的面积可以设置的更大，提高了封装结构的散热性能；另一方面，通过具有绝缘性能的塑封材料来填充散热片和组合结构之间的间隙，可以保证散热片和组合结构之间良好的绝缘性能。在与外部散热装置进行连接时，不再需要增加一绝缘结构来将两者进行隔离；再者，散热片和组合结构之间的绝缘隔离，芯片的安装方式和数目可以更加灵活。
参考图3，所示为依据本发明第二实施例的半导体器件的封装结构的剖面图。在该实施例中，芯片通过倒装方式连接至芯片载体，相比较使用键合引线的正装安装方式，组合结构的体积可以更小。芯片载体包括一组相互分离的指状金属结构，指状金属结构的形状可以是规则的或者不规则的几何形状。在该实施例中，电连接结构为一组金属凸块，例如，焊锡球或者铜柱等结构。芯片331和332的电极通过金属凸块34连接至对应的指状金属结构，以使指状金属结构具有相应的电极性。芯片33的数目可以为多个，并且可以安装在指状金属结构的同一表面或者分别安装至指状金属结构的相对的两个表面，例如，芯片331连接至指状金属结构32的下表面，芯片332连接至指状金属结构32的上表面。指状金属结构32一方面给芯片提供电性连接，另一方面也提供对芯片的机械支撑。
散热片31由具有散热性能的金属构成，例如铜或者铝金属。该组合结构与散热片相互分离，并位于散热片31的上方，并且两者之间的间距D不小于0.2mm。
具有绝缘性能的塑封材料部分包覆散热片31和指状金属结构32，以及全部包覆芯片331和332和金属凸块34，并填充该组合结构和散热片31之间的间隔空隙，以形成塑封体35，使得散热片31裸露于塑封体35外，以提供散热通道；同时，指状金属结构32裸露于塑封体35外，以提供外部电性连接。指状金属结构32可以沿着塑封体35的一侧边延伸或者沿着多个侧边延伸。散热片的底部和/或侧边可以裸露于塑封体35外，以向外部媒介或者环境散热。
通过上述依据本发明实施例的半导体器件的封装结构，由于散热片和组合结构之间是分离的，相对于现有技术中散热片和管脚的一体化的结构，避免了大面积的金属框架在封装结构容易产生分层甚至剥离等可靠性问题；并且，散热片可以选择散热性能更佳的金属，同时，同样的封装尺寸下，散热片的面积可以设置的更大，提高了封装结构的散热性能；另一方面，通过具有绝缘性能的塑封材料来填充散热片和组合结构之间的间隙，可以保证散热片和组合结构之间良好的绝缘性能。在与外部散热装置进行连接时，不再需要增加一绝缘结构来将两者进行隔离；再者，散热片和组合结构之间的绝缘隔离，芯片的安装方式和数目可以更加灵活；采用芯片倒装的封装方式，管脚的排列可以更加灵活，封装体积可以更小，封装结构的电学性能和可靠性也更加好。
参考图4，所示为依据本发明一实施例的半导体器件的封装结构的制造方法，包括以下步骤：
步骤1：利用模具制造具有导电性能的金属组成的芯片载体；
该芯片载体用以给芯片提供机械支撑，以及通过该芯片载体的至少一个外延管脚实现与外部电路的电性连接；
步骤2：将至少一个芯片通过一组电连接结构连接至该芯片载体，以形成一组合结构；
步骤3：取包封模具的上模具和下模具，将散热片放置在所述下模具；
步骤4：将组合结构放置于散热片上方，并且两者之间的间距不小于0.2mm；
步骤5：将具有绝缘性能的塑封材料加热至熔融状态，并注入到所述包封模具内，所述上模具冲压所述下模具，使得塑封材料包覆散热片的第一部分，芯片，芯片载体的第一部分和电连接结构，并填充组合结构和散热片之间的间隔空隙，经冷却后形成塑封体；
所述散热片裸露于所述塑封体外，以提供散热通道；
所述外延管脚裸露于所述塑封体外，以提供外部电性连接。
通过上述半导体器件的封装结构的制造方法，散热片和组合结构之间是分离的，相对于现有技术中散热片和管脚的一体化的结构，避免了大面积的金属框架在封装结构容易产生分层甚至剥离等可靠性问题；并且，散热片可以选择散热性能更佳的金属，同时，同样的封装尺寸下，散热片的面积可以设置的更大，提高了封装结构的散热性能；另一方面，通过具有绝缘性能的塑封材料来填充散热片和组合结构之间的间隙，可以保证散热片和组合结构之间良好的绝缘性能。在与外部散热装置进行连接时，不再需要增加一绝缘结构来将两者进行隔离；再者，散热片和组合结构之间的绝缘隔离，芯片的安装方式和数目可以更加灵活。
依据上述本发明实施例的半导体器件的封装结构的制造方法中，电连接结构可以为金属引线，用以将芯片的电极引至对应的外延管脚，实现芯片的正装安装方式。
依据上述本发明实施例的半导体器件的封装结构的制造方法中，电连接结构可以为金属凸块，芯片通过所述金属凸块倒装连接至芯片载体，实现芯片的倒装安装方式。其中，芯片载体可以包括一组指状金属结构，芯片的电极通过所述金属凸块连接至对应的所述指状金属结构。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种半导体器件的封装结构，其特征在于，包括：散热片，组合结构和塑封体；其中，
所述散热片由具有散热性能的金属构成；
所述组合结构包括至少一个芯片，芯片载体和电连接结构；
所述芯片载体由具有导电性能的金属组成，以给所述芯片提供机械支撑；以及所述芯片的电极通过所述电连接结构连接至所述芯片载体，以通过所述芯片载体的至少一个外延管脚实现与外部电路的电性连接；
所述组合结构位于所述散热片的上方，并且两者之间的间距不小于0.2mm；
具有绝缘性能的塑封材料包覆所述散热片的第一部分，所述芯片，所述芯片载体的第一部分和所述电连接结构，并填充所述组合结构和所述散热片之间的间隔空隙，以形成所述塑封体；
所述散热片裸露于所述塑封体外，以提供散热通道；
所述外延管脚裸露于所述塑封体外，以提供外部电性连接。
2.根据权利要求1所述的半导体器件的封装结构，其特征在于，所述电连接结构为金属引线，用以将所述芯片的电极引至对应所述外延管脚。
3.根据权利要求2所述的半导体器件的封装结构，其特征在于，所述芯片载体还包括载片台，用以承载所述芯片；所述外延管脚与所述载片台相连接或者断开。
4.根据权利要求3所述的半导体器件的封装结构，其特征在于，还包括一粘胶层；所述粘胶层的第一表面连接至所述芯片的下表面，相对的另一表面连接至所述载片台。
5.根据权利要求1所述的半导体器件的封装结构，其特征在于，所述电连接结构为金属凸块，所述芯片通过所述金属凸块倒装连接至所述芯片载体。
6.根据权利要求5所述的半导体器件的封装结构，其特征在于，所述芯片载体包括一组指状金属结构，所述芯片的电极通过所述金属凸块连接至对应的所述指状金属结构。
7.根据权利要求6所述的半导体器件的封装结构，其特征在于，所述芯片位于所述指状金属结构的正面或者背面。
8.一种制造如权利要求1所述的半导体器件的封装结构的制造方法，其特征在于，包括以下步骤：
利用模具制造具有导电性能的金属组成的芯片载体，所述芯片载体用以给所述芯片提供机械支撑，以及通过所述芯片载体的至少一个外延管脚实现与外部电路的电性连接；
将至少一个芯片通过一组电连接结构连接至所述芯片载体，以形成一组合结构；
取包封模具的上模具和下模具，将散热片放置在所述下模具；
将所述组合结构放置于所述散热片上方，并且两者之间的间距不小于0.2mm；
将具有绝缘性能的塑封材料加热至熔融状态，并注入到所述包封模具内，所述上模具冲压所述下模具，使得所述塑封材料包覆所述散热片的第一部分，所述芯片，所述芯片载体的第一部分和所述电连接结构，并填充所述组合结构和所述散热片之间的间隔空隙，经冷却后形成所述塑封体；
所述散热片裸露于所述塑封体外，以提供散热通道；
所述外延管脚裸露于所述塑封体外，以提供外部电性连接。
9.根据权利要求8所述的半导体器件的封装结构的制造方法，其特征在于，所述电连接结构为金属引线，用以将所述芯片的电极引至对应所述外延管脚。
10.根据权利要求8所述的半导体器件的封装结构的制造方法，其特征在于，所述电连接结构为金属凸块，所述芯片通过所述金属凸块倒装连接至所述芯片载体。
11.根据权利要求10所述的半导体器件的封装结构的制造方法，其特征在于，所述芯片载体包括一组指状金属结构，所述芯片的电极通过所述金属凸块连接至对应的所述指状金属结构。
CN201511007961.6A 2015-12-24 2015-12-24 一种半导体器件的封装结构及其制造方法 Pending CN105632947A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511007961.6A CN105632947A (zh) 2015-12-24 2015-12-24 一种半导体器件的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511007961.6A CN105632947A (zh) 2015-12-24 2015-12-24 一种半导体器件的封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN105632947A true CN105632947A (zh) 2016-06-01

Family

ID=56047748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511007961.6A Pending CN105632947A (zh) 2015-12-24 2015-12-24 一种半导体器件的封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105632947A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601714A (zh) * 2017-01-25 2017-04-26 长电科技（宿迁）有限公司 一种活动顶针内绝缘封装结构及其工艺方法
CN106783764A (zh) * 2017-01-25 2017-05-31 长电科技（宿迁）有限公司 一种固定顶针内绝缘封装结构及其工艺方法
CN106920785A (zh) * 2017-03-29 2017-07-04 江苏长电科技股份有限公司 一种内绝缘封装结构的制造工艺
CN106935520A (zh) * 2017-03-29 2017-07-07 江苏长电科技股份有限公司 一种内绝缘封装结构及其制造工艺
US10497642B2 (en) 2017-05-17 2019-12-03 General Electric Company Integrated power semiconductor packaging apparatus and power converter
CN113066777A (zh) * 2021-03-03 2021-07-02 福建福顺半导体制造有限公司 一种高散热型半导体器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201011655Y (zh) * 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
CN101131986A (zh) * 2006-08-24 2008-02-27 成都芯源系统有限公司 引线框结构、半导体器件及倒装器件的制造方法
CN101523596A (zh) * 2006-08-10 2009-09-02 威世通用半导体公司 具有改进的散热性能的半导体器件
CN201527968U (zh) * 2009-11-19 2010-07-14 浙江华越芯装电子股份有限公司 集成电路增强散热型封装结构
CN204375722U (zh) * 2014-12-23 2015-06-03 杰群电子科技（东莞）有限公司 一种半导体封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523596A (zh) * 2006-08-10 2009-09-02 威世通用半导体公司 具有改进的散热性能的半导体器件
CN101131986A (zh) * 2006-08-24 2008-02-27 成都芯源系统有限公司 引线框结构、半导体器件及倒装器件的制造方法
CN201011655Y (zh) * 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
CN201527968U (zh) * 2009-11-19 2010-07-14 浙江华越芯装电子股份有限公司 集成电路增强散热型封装结构
CN204375722U (zh) * 2014-12-23 2015-06-03 杰群电子科技（东莞）有限公司 一种半导体封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601714A (zh) * 2017-01-25 2017-04-26 长电科技（宿迁）有限公司 一种活动顶针内绝缘封装结构及其工艺方法
CN106783764A (zh) * 2017-01-25 2017-05-31 长电科技（宿迁）有限公司 一种固定顶针内绝缘封装结构及其工艺方法
CN106920785A (zh) * 2017-03-29 2017-07-04 江苏长电科技股份有限公司 一种内绝缘封装结构的制造工艺
CN106935520A (zh) * 2017-03-29 2017-07-07 江苏长电科技股份有限公司 一种内绝缘封装结构及其制造工艺
US10497642B2 (en) 2017-05-17 2019-12-03 General Electric Company Integrated power semiconductor packaging apparatus and power converter
CN113066777A (zh) * 2021-03-03 2021-07-02 福建福顺半导体制造有限公司 一种高散热型半导体器件结构

Similar Documents

Publication Publication Date Title
CN105632947A (zh) 一种半导体器件的封装结构及其制造方法
CN108231714B (zh) 一种功率模块及其制作方法
CN103314437B (zh) 功率半导体模块及电源单元装置
US9472538B2 (en) Semiconductor device manufacturing method and semiconductor device
CN104701193A (zh) 具有片状重分布结构的电子组件
CN101821848B (zh) 用于将两个或两个以上裸片以无线方式连接到三个外部引线的多芯片模块和经封装半导体组合件
US20200194364A1 (en) Semiconductor module and method for manufacturing the same
US20200286808A1 (en) Plug-in type power module and subsystem thereof
US11387159B2 (en) Chip package
CN104659012A (zh) 具有在再分配结构和装配结构之间的电子芯片的电子部件
US9466542B2 (en) Semiconductor device
CN209150089U (zh) 半导体装置
CN105431938A (zh) 改善散热特性的半导体装置
US9040357B2 (en) Semiconductor packaging method using connecting plate for internal connection
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2010034350A (ja) 半導体装置
US9666557B2 (en) Small footprint semiconductor package
US11315850B2 (en) Semiconductor device
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
JP5957866B2 (ja) 半導体装置
JP2010177619A (ja) 半導体モジュール
KR20150060045A (ko) 전력 모듈 패키지 및 그 제조 방법
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN214099627U (zh) 智能功率模块
CN114256172A (zh) 功率mosfet的高可靠性封装结构及封装工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180212

Address after: 230000 room 208, A2 building, No. 800 Innovation Industrial Park, No. 800, Wangjiang West Road, Anhui high tech Zone

Applicant after: Hefei silicon microelectronics technology Co., Ltd.

Address before: Room 190, room H2, two, innovation industrial park, No. 2800, new avenue of innovation, Hefei high tech Zone, Anhui

Applicant before: HEFEI ZUAN INVESTMENT PARTNERSHIP ENTERPRISE

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601

RJ01 Rejection of invention patent application after publication