CN209150089U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN209150089U
CN209150089U CN201690001618.2U CN201690001618U CN209150089U CN 209150089 U CN209150089 U CN 209150089U CN 201690001618 U CN201690001618 U CN 201690001618U CN 209150089 U CN209150089 U CN 209150089U
Authority
CN
China
Prior art keywords
conductor substrate
substrate
terminal
conductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690001618.2U
Other languages
English (en)
Inventor
中田洋辅
川濑达也
石原三纪夫
宫本昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of CN209150089U publication Critical patent/CN209150089U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种能够得到均匀的散热性并且能够易于向冷却器安装的半导体装置(100)，其具有衬底材料(1)、半导体元件(3)和端子(5)。衬底材料(1)包括：绝缘衬底(10)；第1导体衬底和第2导体衬底(11、12)，其在绝缘衬底(10)的一侧的主表面(10A)上彼此隔开间隔配置；和第3导体衬底(13)，其配置在绝缘衬底(10)的与一侧的主表面(10A)相反的一侧即另一侧的主表面(10B)上。半导体元件(3)连接于第1导体衬底(11)的与绝缘衬底(10)相反的一侧。端子(5)连接于半导体元件(3)的与第1导体衬底(11)相反的一侧。端子(5)从半导体元件(3)上的区域延伸到第2导体衬底(12)的上方的区域，并且与第2导体衬底(12)连接。衬底材料(1)、半导体元件(3)和端子(5)的至少一部分被树脂(9)密封。第3导体衬底(13)从树脂(9)露出。

Description

半导体装置
技术领域
本实用新型涉及一种半导体装置(semiconductor apparatus)，尤其涉及一种用于提高冷却效率的功率半导体装置 (power semiconductor apparatus)。
背景技术
例如在日本发明专利公开公报特开2015-115471号(专利文献1)中公开了一种机构，该机构在搭载有IGBT(Insulated Gate Bipolar Transistor；绝缘栅双极型晶体管)等功率半导体元件的半导体装置中，使功率半导体元件产生的热仅从该半导体装置的最下方的表面侧等一面来散热。另一方面，例如日本发明专利公开公报特开 2003-258166号(专利文献2)中公开了一种用于提高散热性的其他功率半导体装置。在这些半导体装置中，在其最下方的表面侧接合有散热器等冷却器，能够从其下方来散热。
现有技术文献
专利文献
专利文献1：日本发明专利公开公报特开2015-115471号
专利文献2：日本发明专利公开公报特开2003-258166号
实用新型内容
实用新型要解决的技术问题
一般情况下，半导体元件中，基本上传导到上方的热比传导到其下方的热更难向外部散热，期望使传导到其上方的热高效地散热。但是，在日本发明专利公开公报特开2015-115471号中，发热量大的两个功率半导体元件双方的上表面均与金属板连接。因此，在日本发明专利公开公报特开2015-115471号中，连接在半导体元件的上方的金属板从两个功率半导体元件接收大的发热量。另外，一般情况下半导体元件的热阻比导体材料等的热阻大。因此，认为由于热容量的问题而导致经由该金属板向装置外部的散热性不充分。即，认为日本发明专利公开公报特开2015-115471号公开的半导体装置整体上的散热性不充分。
另一方面，在日本发明专利公开公报特开2003-258166 号中，为以下结构：在半导体元件的上表面侧和下表面侧双方接合有金属体，上述双方的金属体在半导体元件的下表面侧从树脂材料露出。因此，传导到半导体元件的上方的热与传导到半导体元件的下方的热同样地通过连接在半导体元件的下方的冷却器等高效地散热。
但是，在日本发明专利公开公报特开2003-258166号中，在半导体装置的最下方的表面侧从树脂材料露出的、接合于半导体元件的下表面侧的第1金属体和接合于半导体元件的上表面侧的第2金属体双方需要通过绝缘片等进行电绝缘。因此，由于该绝缘片的存在而导致难以确保向其下方安装冷却器的位置精度等。另外，在半导体元件的下表面侧，要求确保从树脂材料露出的第1金属体和第2金属体之间的平行度，但是，像那样将两个金属体双方配置在同一平面上时，难以使其成为确保半导体装置整体的平行度的形态。如果上述两个金属体之间的平行度较差，则发生以下问题：例如在第2金属体与散热器(heat sink)之间形成间隙而导致从第2金属体的散热性降低，或者难以确保第1金属体和第2金属体之间的绝缘性。
本实用新型是鉴于上述技术问题而完成的，其目的在于提供一种能得到均匀的散热性并且能易于向冷却器安装的半导体装置。
用于解决技术问题的技术方案
本实用新型的半导体装置具有衬底材料、半导体元件和端子。衬底材料包括：绝缘衬底；第1导体衬底和第2导体衬底，其在绝缘衬底的一侧的主表面上彼此隔开间隔配置；和第3导体衬底，其配置在绝缘衬底的与一侧的主表面相反的一侧即另一侧的主表面上。半导体元件连接于第1导体衬底的与绝缘衬底相反的一侧。端子连接于半导体元件的与第1导体衬底相反的一侧。端子从半导体元件上的区域延伸到第2导体衬底的上方的区域，并且与第2导体衬底连接。衬底材料、半导体元件和端子的至少一部分被树脂密封。第3导体衬底从树脂露出。
实用新型效果
根据本实用新型，端子以从半导体元件的上表面侧延伸到配置于半导体元件的下表面侧的第2导体衬底的方式连接，因此，能够提高从半导体元件的上表面侧向下表面侧的散热性。另外，通过衬底的另一侧的主表面上的第3导体衬底来提高半导体装置整体的平坦性，从而易于向其下方安装冷却器。
附图说明
图1是表示实施方式1的半导体装置的特征部分的结构的概略剖视图。
图2是表示实施方式1的半导体装置的、包含图1所示特征部分的半桥电路的结构的概略俯视图。
图3是表示实施方式2的半导体装置的特征部分的结构的概略剖视图。
图4是表示实施方式2的半导体装置的、包含图3所示特征部分的半桥电路的结构的概略俯视图。
图5是表示实施方式3的半导体装置的特征部分的结构的概略剖视图。
图6是表示实施方式3的半导体装置的、包含图5所示特征部分的半桥电路的结构的概略俯视图。
图7是表示实施方式4的半导体装置的特征部分的结构的概略剖视图。
图8是表示实施方式4的半导体装置的、包含图7所示特征部分的半桥电路的结构的概略俯视图。
图9是表示实施方式5的半导体装置的特征部分的结构的概略剖视图。
图10是表示实施方式5的半导体装置的、包含图9所示特征部分的半桥电路的结构的概略俯视图。
具体实施方式
下面，根据附图对一实施方式进行说明。
(实施方式1)
首先，使用图1和图2对本实施方式的半导体装置的结构进行说明。此外，图1是沿图2中I-I线的局部的概略剖视图。参照图1，本实施方式的半导体装置100主要具有衬底材料1、半导体元件3、端子5、连接材料7和树脂9。连接材料7具有连接材料7A、7B、7C。
衬底材料1包括绝缘衬底10、第1导体衬底11、第2 导体衬底12和第3导体衬底13。绝缘衬底10例如为由氮化铝构成的具有绝缘性的平板状部件，例如在俯视时呈矩形形状。绝缘衬底10 具有一侧的主表面10A和另一侧的主表面10B，其中，一侧的主表面 10A配置在图1中的上方，另一侧的主表面10B配置在与一侧的主表面10A相反的一侧、即配置在图1中的下方。第1导体衬底11和第 2导体衬底12是配置在绝缘衬底10的一侧的主表面10A上的平板状部件。
第1导体衬底11和第2导体衬底12在一侧的主表面10A 上彼此隔开间隔配置。第3导体衬底13配置在绝缘衬底10的另一侧的主表面10B上。第3导体衬底13是在俯视时例如呈矩形形状的平板状部件。优选为，第3导体衬底13配置为，以至少在俯视时包含与第1导体衬底11和第2导体衬底12重叠的区域的方式覆盖另一侧的主表面10B上的尽量大的区域，更优选为配置为覆盖另一侧的主表面10B的整个表面。优选为，第1导体衬底11、第2导体衬底12和第3导体衬底13例如由铜构成，且直接接合在一侧的主表面10A上或另一侧的主表面10B上。
其次，半导体元件3是搭载有IGBT、MOSFET(Metal Oxide Semiconductor FieldEffect Transistor；金属氧化物半导体场效应晶体管)或二极管等功率半导体装置的芯片状部件。作为半导体元件3主体的芯片状部件优选为是宽带隙半导体(wide bandgapsemiconductor)元件，半导体元件3优选为例如由以硅和碳为主要成分的化合物构成，优选为例如由碳化硅(SiC)构成。这样一来，能够缩小半导体元件3的尺寸。半导体元件3通过焊料等连接材料7A 连接于第1导体衬底11的与绝缘衬底10相反的一侧、即图1的上侧。
图1中虽未示出，但在半导体元件3的图1的上侧的表面和半导体元件3的图1的下侧的表面形成有例如由铝薄膜构成的电极和由镍构成的焊料接合用金属膜。在此，焊料接合用金属膜形成于电极的俯视时的外侧，在供给焊料等连接材料7A之前先供给该焊料接合用金属膜，其是用于保护电极不受连接材料7A影响的金属膜。由铝薄膜构成的电极例如也可以是后述的控制用电极4。
端子5通过焊料等连接材料7B连接于半导体元件3的与第1导体衬底11相反的一侧、即图1的上侧。端子5从半导体元件3上的区域延伸到第2导体衬底12的上方的区域，并且，与第2 导体衬底12连接。即，端子5通过连接材料7B与半导体元件3的上侧的表面接合，并且，通过焊料等连接材料7C与第2导体衬底12的上侧的表面接合。
因此，端子5与第2导体衬底12直接连接。在此所谓直接连接的意思为，端子5与第2导体衬底12之间除了焊料等用于连接二者的连接材料以外没有夹杂任何部件(例如绝缘片等)。即，在第2导体衬底12的图1的上侧没有连接半导体元件3。端子5仅与单一的半导体元件3连接。
连接材料7A在图1的上下方向上的厚度优选为在50μm 以上200μm以下，连接材料7B的该厚度优选为在50μm以上300μm 以下。另外，连接材料7C的该厚度优选为在5μm以上200μm以下。通过连接材料7具有50μm以上的厚度，能够缓冲在与半导体元件3、第1导体衬底11、第2导体衬底12和端子5的接触部由于二者的线膨胀系数的差异而产生的应力。另外，通过使半导体元件3的正下方的连接材料7A的厚度在200μm以下，能够抑制连接材料7A处的热阻的下降和搭载在其上的半导体元件3的倾斜。并且，通过使连接材料7B、7C的厚度的上限值在300μm以下，能够吸收端子5的平行度公差，同时抑制连接材料7B、7C处的热阻的下降。
端子5的位于衬底材料1侧、即图1的下侧的第1端子表面在第2导体衬底12的正上方距衬底材料1的距离短于在第1导体衬底11的正上方距衬底材料1的距离。即，端子5以在第1导体衬底11的正上方和第2导体衬底12的正上方之间的区域向图1的下侧延伸的方式弯曲。如果图1中的连接材料7A和连接材料7C的厚度大致相等，则端子5被配置为使其在第2导体衬底12的正上方的部分比其在第1导体衬底11的正上方的部分向图1的下侧降低，该降低的量为半导体元件3和连接材料7B在图1的上下方向上的厚度之和的量。
端子5是矩形形状的板状导体，在俯视时例如在从第1 导体衬底11向第2导体衬底12的方向上较长地延伸。端子5例如由铜等导体材料形成，具有0.3mm以上2.0mm以下左右的厚度。另外，优选为端子5的热容量比第1导体衬底11的热容量大。
在半导体装置100中，上述衬底材料1、半导体元件3 和端子5的至少一部分被树脂9密封。即，在图1中，衬底材料1的绝缘衬底10的一侧的主表面10A上，第1导体衬底11和第2导体衬底12的表面的、被其他部件连接的区域以外的区域被密封的树脂9 覆盖。半导体元件3也是被连接材料7A、7B接合的区域以外的区域被树脂9覆盖。端子5在比图1的衬底材料1的右端靠右侧的区域从树脂9露出，但在除此以外的区域中，除被接合材料7B、7C接合的区域外均被树脂9覆盖。尤其是，端子5的位于与衬底材料1相反的一侧、即图1的上侧的第2端子表面至少在第1导体衬底11和第2 导体衬底12的正上方被树脂9覆盖。因此，除了伸出到树脂9外侧的图1的右端区域外，端子5的第2端子表面不会从树脂9的最上方的表面露出，其整体被树脂9覆盖。树脂9例如为普遍公知的环氧类树脂材料。
但是，第3导体衬底13不被树脂9密封，而从树脂9 露出。第3导体衬底13的图1下侧的主表面13B在除与绝缘衬底10 的另一侧的主表面10B接合的区域外的其他区域从树脂9露出。
衬底材料1、半导体元件3、第1导体衬底11、第2导体衬底12和端子5的至少一部分被树脂9密封，据此，能够确保上述各部件与半导体装置100的外部的电绝缘性。另外，通过树脂9，能够抑制由于异物和湿度等外部干扰因素引起的半导体元件3与其他各部件的短路。因此，能够提高半导体装置100的可利用性和可靠性。
此外，虽未图示，但图1所示的半导体装置100的下方、即第3导体衬底13的下侧的主表面13B通过不同于连接材料7的例如脂膏(grease)等接合材料，与散热器等冷却器连接。
半导体元件3在其上侧的表面例如具有多个控制用电极 4。控制用电极4例如通过由铝构成的线材(wire)21与外部电极25 电连接。外部电极25是用于将树脂9的内侧和外侧、即半导体装置 100的内侧和外侧电连接的电极，从树脂9的内侧的区域延伸到外侧的区域。据此，能够从半导体装置100的外部经由外部电极25和线材21向半导体元件3输入电信号。因此，能够从半导体装置100的外部使半导体元件3进行动作。
参照图2，图1所示的半导体装置100的剖视图实际上是半导体装置100整体的一部分，例如相当于图2的右半部分的区域。此外，在图2中，为了便于说明，省略了图1的树脂9的图示。
如图2所示，第2导体衬底12在俯视时呈矩形形状。但是，第1导体衬底11不仅延伸扩展到与图1所示的第2导体衬底12的左侧相邻的区域、即与图2所示的第2导体衬底12的下侧相邻的区域，而且由此延伸扩展到与图2的左侧相邻的区域。连接于第1 导体衬底11的图1的上侧的半导体元件3以呈矩形形状扩展的方式载置于第1导体衬底11上的局部区域上，不被载置于除此以外的区域上。在此，将第1导体衬底11中俯视时半导体元件3连接于其上的区域作为第1区域，将除此以外的区域作为第2区域。
衬底材料1还包括第4导体衬底14，该第4导体衬底 14在绝缘衬底10的一侧的主表面10A上与第1导体衬底11和第2 导体衬底12彼此隔开间隔配置。第4导体衬底14配置于图2的绝缘衬底10的左上侧的区域，优选为与第1导体衬底11～第3导体衬底13同样，例如由铜构成。虽未图示，但第4导体衬底14例如通过与图1同样的焊料等连接材料7直接接合在一侧的主表面10A上。
在第4导体衬底14的与绝缘衬底10相反的一侧、即图 1的上侧连接有其他半导体元件30。虽未图示，但第4导体衬底14 和其他半导体元件30例如通过与图1同样的焊料等连接材料7直接接合。其他半导体元件30优选为基本上与半导体元件3同样，例如由以硅和碳为主要成分的化合物构成，优选为例如由碳化硅(SiC) 构成。
在其他半导体元件30的与第4导体衬底14相反的一侧、即图1的上侧连接有其他端子50。其他端子50与端子5同样，从其他半导体元件30上的区域延伸到第1导体衬底11上的第2区域、即从图2中的上侧的区域延伸到下侧的区域。而且，其他端子50与第1 导体衬底11的第2区域连接。即，其他端子50通过连接材料7与其他半导体元件30的上侧的表面接合，并且，通过连接材料7与第1 导体衬底11的上侧的表面中相当于第2区域的区域接合。
据此，在图2中，图1中示出剖视图的第1导体衬底11 上的半导体元件3和相邻于第1导体衬底11的第2导体衬底12通过端子5连接，图2中配置于它们的左侧的第4导体衬底14上的其他半导体元件30和相邻于第4导体衬底14的第1导体衬底11的第2 区域通过其他端子50连接。在第1导体衬底11上电连接有端子5和其他端子50双方，据此构成半桥电路。
即，第1导体衬底11同时具有作为第1区域的作用和作为第2区域的作用双方，其中，所述第1区域是连接有半导体元件 3且使其正上方的端子5连接于其他第2导体衬底12的区域，与此相反，所述第2区域是接收并连接其他端子50的区域，其中其他端子 50与其他第4导体衬底14的其他半导体元件30连接。换言之，图2 的左半部分的区域中的连接有其他半导体元件30的第4导体衬底14 相当于图2的右半部分的区域中的连接有半导体元件3的第1导体衬底11，图2的左半部分的区域中的第1导体衬底11相当于图2的右半部分的区域中的未连接半导体元件3的第2导体衬底12。即，半导体元件3没有直接连接于第1导体衬底11的第2区域。
通过如此使第1导体衬底11兼具两个作用，与分别具有两个作用的部件形成为单独的部件的情况相比，能够缩小其所占的面积。另外，通过并排排列三个半桥电路，能够构成全桥电路，从而能够将其收纳于一个半导体装置100中。
搭载于图2所示的半导体元件3和其他半导体元件30 的上述功率半导体装置具有以下两者的功能：作为开关的功能和作为回流二极管(reflux diode)的功能，具体而言，该功率半导体装置可以使用功率MOSFET和RC-IGBT。这样一来，与搭载具有作为开关的功能的功率半导体装置的半导体元件和搭载具有作为回流二极管的功能的功率半导体装置的半导体元件作为单独的芯片而被安装在衬底材料1上的情况相比，能够减少芯片的数量。即，减少芯片的数量能够相应地减小半导体元件3、30在衬底材料1的上表面上占据的面积。因此，减小半导体元件3、30所占据的面积能够相应地将半导体装置100的平面布局用于其他区域。另外，减小半导体元件3、30 所占据的面积能够相应地缩短半导体元件3与第2导体衬底12的距离、和其他半导体元件30与第1导体衬底11的第2区域的距离，从而能够缩短端子5在连结半导体元件3与第2导体衬底12的方向上的长度和其他端子50在连结其他半导体元件30与第2区域的方向上的长度。
具有以上结构的本实施方式的半导体装置100基本上通过以下说明的制造方法来形成。以下对半导体装置100的制造方法的主要部分进行说明。
优选为，第1导体衬底11、第2导体衬底12和第3导体衬底13通过使用铜-氧共晶液相来直接接合在一侧的主表面10A或另一侧的主表面10B上，其中，所述铜-氧共晶液相是使用构成第1 导体衬底11、第2导体衬底12和第3导体衬底13的铜中含有的微量氧化物而形成的。或者，第1导体衬底11、第2导体衬底12和第3 导体衬底13也可以使用添加了钛和锆等活性金属材料的钎料来直接接合在一侧的主表面10A或另一侧的主表面10B上。这样形成的绝缘衬底10与第1导体衬底11、第2导体衬底12和第3导体衬底13 的接合界面能够具有良好的导热性、可靠性和平坦性。
当更详细地说明在绝缘衬底10的一侧的主表面10A和另一侧的主表面10B上接合第1导体衬底11、第2导体衬底12和第 3导体衬底13的接合方法时，首先，将铜的平板接合于一侧的主表面 10A和另一侧的主表面10B上。然后，一侧的主表面10A上的铜的平板通过通常的照相制版技术、即曝光和显影处理形成为电路图案。该电路图案被药液蚀刻，据此，在一侧的主表面10A上形成第1导体衬底11和第2导体衬底12。从使用上述药液进行的蚀刻工序的可生产性和、抑制由于一侧的主表面10A上的电路图案与另一侧的主表面 10B上的电路图案的厚度和形状等的不均衡引起的绝缘衬底10的翘曲的观点来看，优选为上述铜平板的厚度在0.6mm以下程度。
例如在半导体元件3的制造工序中通过一般公知的溅射法来形成半导体元件3的上侧或下侧的表面上的由铝薄膜构成的电极。另外，在通过上述溅射法形成铝的电极之后，使用一般公知的湿镀法或溅射法等来形成半导体元件3的上侧或下侧的表面上的焊料接合用金属膜。
半导体元件3通过焊料等连接材料7A连接在第1导体衬底11上。具体而言，在半导体元件3上预先形成有上述电极和焊料接合用金属膜的基础上，在第1导体衬底11上载置作为连接材料 7A的焊料等，进一步在连接材料7A上叠放半导体元件3。然后，在还原气氛中对它们进行加热，据此，实现半导体元件3的背面与第1 导体衬底11的焊料接合。此外，在将上述半导体元件3接合在第1 导体衬底11上时，同时在半导体元件3的表面上设置作为连接材料 7B的焊料等，据此，能够预先形成与后述端子5连接的连接材料。如上所述，通过将第1导体衬底11和半导体元件3用焊料等连接材料7A接合，能够使第1导体衬底11和半导体元件3之间可通电和导热地良好地连接，且能够确保两者的连接界面的可靠性。
端子5如下这样形成：通过对具有0.3mm以上2.0mm 以下程度的厚度的铜板进行冲压加工(punching)，来使其成为图1 那样其局部区域与除此之外的其他区域相比(至少以半导体元件3和连接材料7B的厚度的和的量)靠下方配置的形状，此后一边进行控制一边进行加工，以通过压力加工(press processing)使局部区域相对于其他区域以所需的尺寸的量靠下方配置。据此，能够任意调整端子5的第1端子表面与第1导体衬底11的表面的距离、和端子5的第1端子表面与第2导体衬底12的表面的距离的关系。优选为，端子5例如在第1导体衬底11上与第2导体衬底12上之间的区域弯曲，据此，端子5在该区域的沿图1的左右方向延伸的角度成为相对于沿绝缘衬底10的一侧的主表面10A的方向例如为30°以上45°以下的角度。
端子5被载置于在半导体元件3上预先设置的作为连接材料7B的焊料和在第2导体衬底12上预先设置的作为连接材料7C 的焊料的上方的规定位置。在该状态下整个系统在还原气氛中被加热，据此，端子5、半导体元件3和第2导体衬底12被彼此接合。
在端子5被连接，通过打线接合(Wire Bonding)来电连接控制用电极4和外部电极25之后，整个系统通过树脂9被密封成图1所示的形态。该工序优选为例如通过传递模塑成型法(transfer molding method)或灌封法(potting method)来进行。传递模塑成型法是向设置有整个系统的模具内压入具有流动性的树脂，且通过加压和加热来使树脂硬化的方法。另外，灌封法是使具有流动性的树脂流入设置有整个系统的树脂框内，且通过加热来使树脂硬化的方法。
在从树脂9露出的第3导体衬底13的下侧的表面上涂布有脂膏等接合材料，使用板簧等将冷却器接合在第3导体衬底13 的下侧的表面上。即，第3导体衬底13和冷却器通过板簧的推压力而彼此固定在一起。据此，能够将图1所示的半导体装置100整体连接于易于良好地导热的冷却器。
接着，对本实施方式的主要作用效果进行说明。
再次参照图1，假设在第2路径的第2导体衬底12的上方的区域也配置半导体元件，则由于该半导体元件自身的发热，与在该部分不存在半导体元件的本实施方式的结构相比，从图1的半导体元件3的上方经端子5传导的第2路径中的散热作用减弱。另外，构成半导体元件的碳化硅等材料的热阻比导体材料的热阻大，据此也会使第2路径中的散热作用减弱。
因此，在本实施方式中为以下结构：半导体元件3的发热能够从以下的两个路径即第1路径和第2路径进行散热。第1路径是从半导体元件3开始经其下侧的连接材料7A进一步传导到下方的第1导体衬底11、绝缘衬底10、第3导体衬底13，再由此传导到其下方的未图示的冷却器的路径。另外，第2路径是从半导体元件3开始经由其上侧的连接材料7B到达端子5，经端子5传导到第2导体衬底12侧之后传导到连接材料7C、第2导体衬底12、绝缘衬底10、第3导体衬底13，再由此传导到其下方的未图示的冷却器的路径。
即，半导体元件3的发热从其上侧和下侧的双方的表面经第1路径和第2路径进行散热。对于传导到半导体元件3的上方的热，也能够使之通过经由端子5的第2路径，从衬底材料1向其下方的未图示的冷却器高效地散热。因此，在本实施方式中，与从半导体元件3的下方仅通过第1路径进行散热的情况相比，能够显著提高散热效率。
端子5通过连接材料7B与半导体元件3连接并且通过连接材料7C与第2导体衬底12直接连接，据此，实现通过第2路径进行的散热。因此，端子5的第1端子表面以如下方式弯曲：其在第 2导体衬底12的正上方距衬底材料1的在图1的上下方向上的距离比在第1导体衬底11的正上方距衬底材料1的在图1的上下方向上的距离短。通过具有这种结构，能够使从半导体元件3的上侧传导到端子5的热更早地向下方传播而到达衬底材料1。
能够从半导体元件3的上侧和下侧的表面这两个表面进行散热而提高散热性，这尤其是在半导体装置100中特别有效，其中该半导体装置100使用了碳化硅等化合物半导体，在更高温条件下使用且难以将芯片大面积化。
接着，在本实施方式中，相当于半导体装置100的最下部的第3导体衬底13从树脂露出。若第3导体衬底13以从树脂9露出且覆盖绝缘衬底10的另一侧的主表面10B的大部分的方式形成，则能够通过平坦的第3导体衬底13的下侧的表面部牢固地支承整个半导体装置100的根基。这是基于：第3导体衬底13被牢固地接合在构成衬底材料1的绝缘衬底10的另一侧的主表面上；绝缘衬底10 是能够牢固地支承衬底材料1和包含该衬底材料1的整个半导体装置 100的根基的部件。因此，若适用本实施方式的衬底材料1和第3导体衬底13的结构，能够提高半导体装置100的平行度、即平坦性。
另外，在本实施方式中，半导体装置100的最下部的导体衬底仅为第3导体衬底13。即，仅第3导体衬底13与其下方的冷却器连接。因此，例如与半导体装置通过彼此隔开间隔的多个导体衬底与冷却器连接的情况相比，包含第3导体衬底13的整个半导体装置100的平行度必然得到改善。
假设第3导体衬底13的局部的平行度变差，例如在将冷却器以两者之间隔着绝缘片的方式安装在第3导体衬底13的下方的情况下，绝缘片与其上方的半导体装置100之间产生空隙，这些区域之间的热阻增加。另外，若第3导体衬底13与冷却器之间产生空隙，则在该空隙的部分进行蠕缓放电(creeping discharge)，因此，难以确保该区域中的绝缘性。因此，若如本实施方式那样半导体装置 100的最下部、即第3导体衬底13的平坦性提高，则能够使第3导体衬底13与其下方的冷却器的接合更良好。因此，能够进一步提高从第3导体衬底13向冷却器的散热性。
通过衬底材料1包含的绝缘衬底10，能够确保连接于衬底材料1的下方的冷却器与半导体元件3等的电绝缘状态。因此，能够使用脂膏或焊料等的简单的部件来接合衬底材料1与冷却器。
半导体装置100包含的半导体元件3与第1导体衬底11 和端子5的连接、端子5与第2导体衬底12的连接通过焊料等连接材料7来进行。连接材料7更优选使用焊料。
由于使用了上述连接材料7连接半导体装置100含有的各部件之间，有时会形成由于各部件的尺寸误差而导致的图1的上下方向上的阶梯(高低差)等不良状况。通过以包含上述绝缘衬底10 的衬底材料1为根基而形成平坦性优异的半导体装置100，能够极力减小该阶梯(高低差)等。但是，即使那样也残存微小的阶梯。因此，在本实施方式中，连接各部件的连接材料7例如更优选为使用含有锡、铜和银的焊料。若使用这种焊料，易于填平上述微小的阶梯，据此能够抵消该阶梯。
另外，焊料的导热率为约60W/m·K，脂膏的导热率为约5W/m·K，绝缘片的导热率为约10W/m·K，因此，焊料的导热率大于脂膏和绝缘片的导热率。因此，即使假设在各部件之间形成阶梯，且无法通过焊料完全抵消该阶梯，也能够通过焊料的高导热率来抑制各部件之间的热阻的增加，从而能够确保半导体装置100的可靠性。
另外，优选为端子5的热容量比第1导体衬底11的热容量大。例如若使第1导体衬底11和第2导体衬底12的厚度薄至 0.6mm以下，则能够减小其与冷却器的在图1的上下方向上的距离，从而能够降低第1导体衬底11的恒定热阻。但是，与此相反，由于第1导体衬底11和第2导体衬底12的厚度较薄且其热容量较小，因此第1导体衬底11的瞬态热阻增高。另一方面，端子5的厚度最大为2.0mm左右，与第1导体衬底11和第2导体衬底12相比形成得较厚。因此，能够通过端子5降低瞬态热阻。另外，端子5和第2导体衬底12的恒定热阻与端子5的截面面积成反比。因此，通过将端子5 形成得较厚，能够降低端子5和第2导体衬底12的恒定热阻，从而能够促进第2路径中的从端子5向第2导体衬底12的导热。
此外，在本实施方式中，端子5的第2端子表面在第1 导体衬底11和第2导体衬底12的正上方被树脂9覆盖，端子5不从树脂9的最上方的表面露出。因此，能够将用于固定半导体装置100 的固定器具和控制衬底等载置于树脂9的最上方的表面、即半导体装置100的最上方的表面的上方。
(实施方式2)
图3是沿图4中III-III线的局部的概略剖视图。参照图3和图4，本实施方式的半导体装置200基本上具有与实施方式1的半导体装置 100的结构相同的结构。因此，对同一结构要素标注同一参照号码，不再重复其说明。在半导体装置200中，在第1导体衬底11的正上方的端子5的与半导体元件3相反的一侧、即图3的上侧配置有第1 热容量体(first heatcapacity body)31。第1热容量体31通过连接材料 7D与端子5的上侧的表面连接。即，连接材料7具有连接材料7A、 7B、7C、7D。
第1热容量体31例如优选为以铜为母材的散热器，通过对铜板的冲压加工形成为例如长方体形状。在形成第1热容量体31 时，不需要如形成端子5时那样用于形成弯曲部的压力加工。因此，能够使用比用于形成端子5的铜板厚的铜板，从而能够形成例如厚度为3.0mm的第1热容量体31。使用了连接材料7D的端子5与第1 热容量体31的接合工序例如能够与使用了连接材料7A的半导体元件 3与端子5的接合工序同时使用焊料来进行。此时，优选为使用夹具来确保第1热容量体31的位置精度。
这样形成的第1热容量体31的热容量比第1导体衬底 11和第2导体衬底12的热容量大。
下面对本实施方式的作用效果进行说明。本实施方式除了实施方式1的作用效果外，还取得下面的作用效果。
在本实施方式中，在端子5上连接热容量比第1导体衬底11和第2导体衬底12大的第1热容量体31。因此，与实施方式1 相比，能够进一步增大组合了端子5和第1热容量体31的部分整体的热容量。另外，与实施方式1相比，能够进一步降低组合了端子5 和第1热容量体31的部分整体的瞬态热阻。其结果，与实施方式1 相比，能够进一步提高散热性。
第1热容量体31与端子5分体形成，且通过连接材料 7D与端子5连接。因此，能够不使端子5的形状复杂化而取得增大组合了端子5和第1热容量体31的部件的热容量等效果。
(实施方式3)
图5是沿图6中V-V线的局部的概略剖视图。参照图5和图6，本实施方式的半导体装置300基本上具有与实施方式1、2的半导体装置100、200的结构相同的结构。因此，对同一结构要素标注同一参照号码，不再重复其说明。在半导体装置300中，在第2导体衬底 12的正上方的端子5的与衬底材料1相反的一侧、即图5的上侧配置有第2热容量体32。第2热容量体32通过连接材料7D与端子5的上侧的表面连接。即，连接材料7具有连接材料7A、7B、7C、7D。第2热容量体32使用与第1热容量体31相同的材质，通过相同的制法形成为相同尺寸，因此，省略详细的说明。
这样形成的第2热容量体32的热容量比第1导体衬底 11和第2导体衬底12的热容量大。
下面对本实施方式的作用效果进行说明。本实施方式除了实施方式1、2的作用效果外，还取得下面的作用效果。
在本实施方式中，在端子5上连接热容量比第1导体衬底11和第2导体衬底12大的第2热容量体32。因此，能够使组合了端子5和第2热容量体32的部分整体的热容量比实施方式1进一步增大。另外，能够使组合了端子5和第2热容量体32的部分整体的瞬态热阻比实施方式1进一步降低。其结果，与实施方式1相比，能够进一步提高散热性。
此外，与第1导体衬底11的正上方相比，在第2导体衬底12的正上方(如果连接材料7A和连接材料7C的厚度相等)，端子5向图5的下侧配置半导体元件3和连接材料7B的厚度的量。因此，即使在第2导体衬底12的正上方形成有厚的第2热容量体32，只要其厚度和连接材料7D的厚度的和在半导体元件3和连接材料7B 的厚度的和以下，第2热容量体32的最上方的表面的高度就不会比第1导体衬底11上的端子5的最上方的表面高。因此，与如实施方式2那样在第1导体衬底11(半导体元件3)的正上方形成第1热容量体31的情况相比，若如本实施方式那样在第2导体衬底12的正上方形成第2热容量体32，则能够抑制半导体装置100整体的尺寸尤其是图5的上下方向上的尺寸的增加。因此，与实施方式2相比更能够使半导体装置100整体小型化，其结果，能够进一步提高冷却性能。
(实施方式4)
图7是沿图8中VII-VII线的局部的概略剖视图。参照图7和图 8，本实施方式的半导体装置400基本上具有与实施方式1～3的半导体装置100～300的结构相同的结构。因此，对同一结构要素标注同一参照号码，不再重复其说明。在半导体装置400中具有以下结构：与实施方式1的半导体装置100不同，端子5没有与第2导体衬底12 直接连接，两者之间配置有连接材料7以外的部件。具体而言，端子 5隔着第3热容量体33与第2导体衬底12连接。与第1热容量体31 和第2热容量体32同样，第3热容量体33通过对铜板的冲压加工而形成为长方体形状的散热器。因此，省略对第3热容量体33的详细说明。第3热容量体33通过连接材料7C连接于第2导体衬底12的与衬底材料1相反的一侧、即图7的上侧。另外，第3热容量体33在其图7的上侧通过连接材料7D与端子5连接。第3热容量体33 优选为热容量比第1导体衬底11和第2导体衬底12大。
另外，在本实施方式中，尤其是在第1导体衬底11和第2导体衬底12的厚度相等的情况下，优选为，形成为连接材料7A、半导体元件3和连接材料7B的厚度的和等于连接材料7C、第3热容量体33和连接材料7D的厚度的和。在该情况下，端子5无需以配置于在第2导体衬底12上的区域到衬底材料1的距离比在第1导体衬底11上的区域到衬底材料1的距离短的位置的方式弯曲，端子5具有在第1导体衬底11上的区域与第2导体衬底12上的区域之间平坦的形状。
下面对本实施方式的作用效果进行说明。本实施方式除了实施方式1～3的作用效果外，还取得下面的作用效果。
在本实施方式中，能够有效利用配置于端子5与第2导体衬底12之间的第3热容量体33作为垫片。据此，与实施方式1相比，能够进一步增大组合了端子5和第3热容量体33的部分整体的热容量。另外，通过第3热容量体33，与实施方式1相比，组合了端子5和第3热容量体33的部分整体的截面面积增大，因此，能够降低瞬态热阻和恒定热阻双方，从而能够进一步提高第2路径的散热性。
另外，在本实施方式中，与实施方式3同样，也在第2 导体衬底12的正上方配置第3热容量体33。因此，与如实施方式2 那样在第1导体衬底11(半导体元件3)的正上方形成第1热容量体 31的情况相比，若如本实施方式那样在第2导体衬底12的正上方形成第2热容量体32，则能够抑制半导体装置400整体的图7的上下方向上的尺寸的增加。因此，与实施方式2相比更能够使半导体装置400 整体小型化，其结果，能够进一步提高冷却性能。
并且，如上所述，在本实施方式中，通过调整第3热容量体33的厚度，能够使端子5为平坦的形状。这样一来，无需进行用于在连接在连接材料7B和连接材料7D上的端子5上形成向下方弯曲的部分的压力加工。因此，能够削减端子5的加工費，并且能够将端子5的厚度的上限值设计得更高。具体而言，可以使端子5的厚度为3.0mm。这是由于，为了通过压力加工使铜板弯曲，要求铜板较薄。
(实施方式5)
图9是沿图10中IX-IX线的局部的概略剖视图。参照图9和图 10，本实施方式的半导体装置500基本上具有与实施方式4的半导体装置400的结构相同的结构。因此，对同一结构要素标注同一参照号码，不再重复其说明。但是，在半导体装置500中，半导体装置400 的第3热容量体33和连接材料7D的部分与端子5构成为一体。因此，端子5为由铜板构成的结构，且由以下部分合体而成：与半导体装置 400的端子5同样的从第1导体衬底11上的区域平坦延伸到第2导体衬底12上的区域的区域；相当于半导体装置400的第3热容量体33 和连接材料7D的部分的突起部5T。换言之，端子5具有衬底材料1 侧的第1端子表面在第2导体衬底12的正上方向衬底材料1侧突起的突起部5T。据此，第1端子表面在第2导体衬底12的正上方距衬底材料1的距离短于在第1导体衬底11的正上方距衬底材料1的距离。
突起部5T的厚度例如为约1mm，优选为0.7mm以上 1.3mm以下。
突起部5T和第2导体衬底12通过连接材料7C连接。另外，与其他实施方式同样，在第1导体衬底11上，通过半导体元件3上的连接材料7B连接有端子5。
下面对本实施方式的作用效果进行说明。本实施方式除了实施方式4的作用效果外，还取得下面的作用效果。
通过如本实施方式那样设置突起部5T，使实施方式4 的连接材料7D和第3热容量体33的部分与端子5一体化，与实施方式4相比，能够削减零部件数量，从而能够易于进行加工。另外，作为焊料的连接材料7D的部分被作为铜板一部分的突起部5T代替。焊料的导热率为约60W/m·K，与此相对，铜的导热率为约400W/m·K，与焊料相比非常大。因此，通过适用本实施方式的端子5，与实施方式4相比，能够进一步提高第2路径的散热性。
以上，说明了实施方式2～5的各结构例如适用于图4、6、 8、10的右半部分的区域，但同样也能够将其适用于图4、6、8、10 的左半部分的区域。在该情况下，可以认为第4导体衬底14上连接有其他半导体元件30的区域相当于图3、5、7、9的第1导体衬底11 上连接有半导体元件3的区域，认为第1导体衬底11的第2区域相当于图3、5、7、9的第2导体衬底12上的区域。
另外，也可以将实施方式1～5的图1、3、5、7、9所示的特征适当地与图2、4、6、8、10的左半部分的区域和右半部分的区域分别组合来适用。即，也可以在技术上不矛盾的范围内将以上说明的各实施方式中的技术特征适当组合来适用。
应当认为本次公开的实施方式在所有方面均是例示，而不是限定。本实用新型的范围不由上述说明表示，而是由技术方案表示，且包含与技术方案同等的意思和范围内的所有变更。
附图标记说明
1：衬底材料；3：半导体元件；4：控制用电极；5：端子；5T：突起部；7、7A、7B、7C、7D：连接材料；9：树脂；10：绝缘衬底；10A：一侧的主表面；10B：另一侧的主表面；11：第1 导体衬底；12：第2导体衬底；13：第3导体衬底；21：线材；25：外部电极；30：其他半导体元件；31：第1热容量体；32：第2热容量体；50：其他端子；100、200、300、400、500：半导体装置。

Claims (11)

1.一种半导体装置，其特征在于，具有：
衬底材料，其包括绝缘衬底、第1导体衬底、第2导体衬底和第3导体衬底，其中，所述第1导体衬底和所述第2导体衬底在所述绝缘衬底的一侧的主表面上彼此隔开间隔配置，所述第3导体衬底配置在所述绝缘衬底的与所述一侧的主表面相反的一侧即另一侧的主表面上；
半导体元件，其连接于所述第1导体衬底的与所述绝缘衬底相反的一侧；和
端子，其连接于所述半导体元件的与所述第1导体衬底相反的一侧，
所述端子从所述半导体元件上的区域延伸到所述第2导体衬底的上方的区域，并且与所述第2导体衬底连接，
所述衬底材料、所述半导体元件和所述端子的一部分被树脂密封，
所述第3导体衬底从所述树脂露出。
2.根据权利要求1所述的半导体装置，其特征在于，
所述端子与所述第2导体衬底直接连接。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述端子的位于所述衬底材料侧的第1端子表面在所述第2导体衬底的正上方距所述衬底材料的距离比在所述第1导体衬底的正上方距所述衬底材料的距离短。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述端子的热容量比所述第1导体衬底的热容量大。
5.根据权利要求1或2所述的半导体装置，其特征在于，
还具有第1热容量体，该第1热容量体位于在所述第1导体衬底的正上方的所述端子的与所述半导体元件相反的一侧，
所述第1热容量体的热容量比所述第1导体衬底和所述第2导体衬底的热容量大。
6.根据权利要求1或2所述的半导体装置，其特征在于，
还具有第2热容量体，该第2热容量体位于在所述第2导体衬底的正上方的所述端子的与所述衬底材料相反的一侧，
所述第2热容量体的热容量比所述第1导体衬底和所述第2导体衬底的热容量大。
7.根据权利要求1所述的半导体装置，其特征在于，
所述端子通过第3热容量体与所述第2导体衬底连接。
8.根据权利要求1或2所述的半导体装置，其特征在于，
所述端子的位于与所述衬底材料相反的一侧的第2端子表面至少在所述第1导体衬底和所述第2导体衬底的正上方被所述树脂覆盖。
9.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体元件具有作为开关的功能和作为回流二极管的功能。
10.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体元件由宽带隙半导体构成。
11.根据权利要求1或2所述的半导体装置，其特征在于，
所述衬底材料还包括第4导体衬底，该第4导体衬底在所述绝缘衬底的所述一侧的主表面上与所述第1导体衬底和所述第2导体衬底彼此隔开间隔配置，并且，
所述半导体装置具有：
其他半导体元件，其连接于所述第4导体衬底的与所述绝缘衬底相反的一侧；和
其他端子，其连接于所述其他半导体元件的与所述第4导体衬底相反的一侧，
所述第1导体衬底包括连接有所述半导体元件的第1区域和所述第1区域以外的第2区域，
所述其他端子从所述其他半导体元件上的区域延伸到所述第1导体衬底上的所述第2区域，并且与所述第1导体衬底的所述第2区域连接。
CN201690001618.2U 2016-04-01 2016-04-01 半导体装置 Active CN209150089U (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/060953 WO2017168756A1 (ja) 2016-04-01 2016-04-01 半導体装置

Publications (1)

Publication Number Publication Date
CN209150089U true CN209150089U (zh) 2019-07-23

Family

ID=59962843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690001618.2U Active CN209150089U (zh) 2016-04-01 2016-04-01 半导体装置

Country Status (4)

Country Link
US (1) US10825751B2 (zh)
JP (1) JP6849660B2 (zh)
CN (1) CN209150089U (zh)
WO (1) WO2017168756A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013895A (ja) * 2018-07-18 2020-01-23 株式会社オートネットワーク技術研究所 回路基板
JP7187992B2 (ja) * 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両
JP7188049B2 (ja) * 2018-12-17 2022-12-13 富士電機株式会社 半導体装置
EP3772087A1 (de) * 2019-07-30 2021-02-03 Siemens Aktiengesellschaft Montage einer elektronischen baugruppe
JP7392319B2 (ja) * 2019-08-13 2023-12-06 富士電機株式会社 半導体装置
JP7480715B2 (ja) 2021-01-19 2024-05-10 三菱電機株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP3627738B2 (ja) 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP3941728B2 (ja) * 2003-04-07 2007-07-04 富士電機ホールディングス株式会社 電力用半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4325571B2 (ja) 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP4531087B2 (ja) 2007-11-19 2010-08-25 三菱電機株式会社 電力用半導体装置
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP5391162B2 (ja) * 2010-08-17 2014-01-15 三菱電機株式会社 電力用半導体装置
US8810026B2 (en) * 2010-09-02 2014-08-19 Toyota Jidosha Kabushiki Kaisha Semiconductor module
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP2014150203A (ja) 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュール、およびパワーモジュールの製造方法
JP2015115471A (ja) 2013-12-12 2015-06-22 三菱電機株式会社 電力用半導体装置
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
US10559538B2 (en) * 2015-02-25 2020-02-11 Mitsubishi Electric Corporation Power module

Also Published As

Publication number Publication date
US10825751B2 (en) 2020-11-03
WO2017168756A1 (ja) 2017-10-05
JP6849660B2 (ja) 2021-03-24
US20190067159A1 (en) 2019-02-28
JPWO2017168756A1 (ja) 2018-11-29

Similar Documents

Publication Publication Date Title
CN209150089U (zh) 半导体装置
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
JP5656907B2 (ja) パワーモジュール
CN105684147B (zh) 半导体模块及其制造方法
CN104620372B (zh) 半导体装置
CN109216313A (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US9159715B2 (en) Miniaturized semiconductor device
JPWO2015064232A1 (ja) 半導体モジュール
KR101614669B1 (ko) 전력용 반도체 장치
JP5895220B2 (ja) 半導体装置の製造方法
US9466542B2 (en) Semiconductor device
CN104821302A (zh) 半导体装置
CN109659284A (zh) 半导体装置
CN105051898B (zh) 半导体装置
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
CN105632947A (zh) 一种半导体器件的封装结构及其制造方法
CN210349834U (zh) 双面散热的功率器件模组
KR101946467B1 (ko) 반도체 장치의 방열구조
CN104067388A (zh) 带散热鳍片的半导体模块
EP3896732B1 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
CN110098178A (zh) 半导体器件
JP2013120866A (ja) 半導体装置
CN209708964U (zh) 一种功率模块及电子设备
CN209896058U (zh) 功率半导体器件和封装件
JP5724415B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant