JPWO2015064232A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JPWO2015064232A1
JPWO2015064232A1 JP2015544859A JP2015544859A JPWO2015064232A1 JP WO2015064232 A1 JPWO2015064232 A1 JP WO2015064232A1 JP 2015544859 A JP2015544859 A JP 2015544859A JP 2015544859 A JP2015544859 A JP 2015544859A JP WO2015064232 A1 JPWO2015064232 A1 JP WO2015064232A1
Authority
JP
Japan
Prior art keywords
metal foil
cooler
semiconductor module
insulating substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015544859A
Other languages
English (en)
Other versions
JP6217756B2 (ja
Inventor
教文 山田
教文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2015064232A1 publication Critical patent/JPWO2015064232A1/ja
Application granted granted Critical
Publication of JP6217756B2 publication Critical patent/JP6217756B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

ピン接合を利用した半導体モジュールにおいて、冷却能力を向上できる半導体モジュールを提供することを目的とする。半導体素子１と、半導体素子１の上面に電気的および熱的に接続されたピン１０と、ピン配線用絶縁基板５ａの裏面に第１金属箔５ｂ、おもて面に 第２金属箔５ｃを備え、かつ第１金属箔５ｂとピン１０とが接合しているピン配線基板５と、第１セラミック絶縁基板２ａのおもて面に第３金属箔２ｂ、裏面に 第４金属箔２ｃを備え、かつ、第３金属箔２ｂが半導体素子１の下面に接合されている第１ＤＣＢ基板２と、第４金属箔２ｃに熱的に接続された第１冷却器６ と、第２金属箔５ｃに熱的に接続された第２冷却器７とを備える。

Description

本発明は、ピン接合を利用した半導体モジュールにおいて、冷却能力を向上させた半導体モジュールに関する。
冷却能力を向上した半導体モジュールに関する文献として、次の特許文献１、２の半導体モジュールが知られている。
特許文献１には、両面に金属箔が配置された絶縁基板の間に半導体チップと金属板とを備え、各絶縁基板の外側を冷却器と接合させている構造が開示されている。
特許文献２には、両面に金属箔が配置された絶縁基板の間に半導体チップとリード電極とを備え、各絶縁基板の外側に銅ベースを配置し、さらに各銅ベース（放熱板）の外側にヒートシンク(冷却器)を配置した構造が開示されている。
また、ピン接合を利用した半導体モジュールを開示した文献として、特許文献３が知られている。特許文献３には、半導体チップとプリント基板をインプラントピンで接続した構造が開示されている。
ＷＯ２００９/１２５７７９号公報 特開２００７-２５１０７６号公報 ＷＯ２０１１/０８３７３７号公報
特許文献１の発明には、半導体素子へ通電時にワイヤボンディングされたワイヤと電極との間に熱応力がかかり長期間のオンオフの繰り返しによってワイヤが電極から剥離し易いという問題点がある。
特許文献２の発明は、特許文献１のワイヤに相当するものをリード電極に置き換えているものの、同様に剥離現象が生じる恐れがある。
特許文献３には、上記の剥離現象を抑制する対策として考え出されたピン接合構造の半導体モジュールが開示されている。しかしながら、該半導体モジュールにおいて半導体素子の冷却面は片面のみであり、冷却能力が低く、大電力化することが難しいという問題点がある。
したがって、本発明の目的は、ピン接合を利用した半導体モジュールにおいて、冷却能力を向上させた半導体モジュールを提供することにある。
上記目的を達成するため、本発明の半導体モジュールは、半導体素子と、前記半導体素子の上面に電気的および熱的に接続されたピンと、ピン配線用絶縁基板、前記ピン配線用絶縁基板の裏面に配置した第１金属箔、および前記ピン配線用絶縁基板のおもて面に配置した第２金属箔を備えており、かつ前記第１金属箔と前記ピンとが接合しているピン配線基板と、第１セラミック絶縁基板、前記第１セラミック絶縁基板のおもて面に配置した第３金属箔、および前記第１セラミック 絶縁基板の裏面に配置した第４金属箔を備えており、前記第３金属箔は、前記半導体素子の下面に接合されている第１ＤＣＢ基板と、前記第４金属箔に熱的に接続された第１冷却器と、前記第２金属箔に熱的に接続された第２冷却器と、を備えることを特徴とする。
本発明の半導体モジュールの一実施形態において、第２セラミック絶縁基板、前記第２セラミック絶縁基板の裏面に配置した第５金属箔、および前記第２セラミック絶縁基板のおもて面に配置した第６金属箔を備えた第２ＤＣＢ基板を備え、前記第２金属箔と前記第２冷却器との間に第２ＤＣＢ基板を配置して熱的に接続されていることが好ましい。
本発明の半導体モジュールの他の実施形態において、前記第２金属箔と前記第２冷却器との間にヒートスプレッダを配置して熱的に接続されていることが好ましい。
本発明の上記の実施形態に係る半導体モジュールにおいては、前記半導体素子および前記ピンの組は複数を備えることができる。
本発明の上記の実施形態に係る半導体モジュールにおいては、前記半導体素子の入力端子および出力端子は、前記第１冷却器と前記第２冷却器との間から外部に導出することができる。
本発明の半導体モジュールの別の実施形態においては、前記半導体モジュールを１単位とする、半導体モジュールユニットが、前記半導体素子の入力端子および出力端子が出ていない側面を対面させて、横一列に複数並べられていることを特徴とする。
本発明の上記半導体モジュールにおいては、前記第１冷却器および第２冷却器はそれぞれ前記モジュールユニットの列全体を覆うように一体となっていることが好ましい。
本発明の半導体モジュールにおいては、前記半導体モジュールの前記第１冷却器および前記第１冷却器に熱的に接続される面と、前記半導体モジュールの前記第２冷却器および前記第２冷却器に熱的に接続される面とを除いて封止樹脂で封止されていることが好ましい。
本発明によれば、半導体素子表面にピンを介して電気的に接続されているピン配線基板は、半導体素子に熱的にも接続されていることから、伝熱面積を広げるヒートスプレッダとして機能し、半導体モジュールの上面からも多くの熱を伝熱することができる。２つの冷却器を用い、半導体モジュールを上面及び下面から冷却することによって、冷却能力を高め、大出力の半導体モジュールを提供することができる。
本発明の第１の実施形態に係る半導体モジュールの断面模式図である。 本発明の第１の実施形態に係る半導体モジュールにおいて、２個以上の半導体素子を備える半導体モジュールの断面模式図である。 本発明の第２の実施形態に係る半導体モジュールの断面模式図である。 本発明の第３の実施形態に係る半導体モジュールの斜視図である。
以下、図面を参照しながら本発明に係る半導体モジュールの実施形態を説明する。同一の構成要素については、同一の符号を付け、重複する説明は省略する。なお、本発明は、下記の実施形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。
（本発明の第１の実施形態）
まず、本発明に係る第１の実施形態について説明する。
図１には、本発明の第１の実施形態に係る半導体モジュール１００の断面模式図が示されている。半導体モジュール１００は、半導体素子１、第１ＤＣＢ基板２、第１セラミック絶縁基板２ａ、第３金属箔２ｂ、第４金属箔２ｃ、ハンダ３ａ、ハンダ３ｂ、ハンダ３ｃ、ハンダ３ｄ、ハンダ３ｅ、第２ＤＣＢ基板４、第２セラミック絶縁基板４ａ、第５金属箔４ｂ、第６金属箔４ｃ、ピン配線基板５、ピン配線用絶縁基板５ａ、第１金属箔(回路層)５ｂ、第２金属箔５ｃ、第１冷却器６、冷媒通路６ａ、第２冷却器７、冷媒通路７ａ、端子８ａ、端子８ｂ、端子８ｃ、封止樹脂９、ピン１０を備えている。
半導体素子１は、特に限定されないが、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）であってもよく、これらを１つの半導体素子の中で縦方向に形成されたＲＢ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ−Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＲＣ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ−Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
ピン配線基板５は、ピン配線用絶縁基板５ａ、第１金属箔(回路層)５ｂ、第２金属箔５ｃからなり、第１金属箔（回路層）５ｂが半導体素子１に対向するように配置されている。ピン配線用絶縁基板５ａは、特に限定されないが、誘電率が低く、熱伝導率の高い材料が好ましく、例えばＳｉ３Ｎ４，ＡｌＮ，Ａｌ２Ｏ３を使用することができる。第１金属箔（回路層）５ｂと第２金属箔５ｃは、特に限定されないが、電気抵抗が低く、熱伝導率の高い材料が好ましく、例えば銅を使用することができる。
ピン１０は、特に限定されないが、電気抵抗が低く熱伝導率が高い金属、具体的には銅が好ましい。ピン１０の一端はハンダ３ｃによって半導体素子１の上面にハンダ接合され、他端は第１金属箔(回路層)５ｂに接合されている。上記構造によれば、半導体素子１で発生する熱はピン１０を介して第１金属箔５ｂ、ピン配線用絶縁基板５ａ、第１金属箔５ｃに伝えることができ、ピン配線基板５は伝熱面積を広げるヒートスプレッダとして機能し、半導体モジュール１００の冷却効率を高めることができる。また、ピン１０は、１つの半導体素子１に対して複数のピンを配置することが好ましい。こうすることによって、電気抵抗を減らすと共に、熱伝導性能を向上できる。
第１ＤＣＢ基板２は、第１セラミック絶縁基板２ａと第３金属箔２ｂと第４金属箔２ｃからなり、第１セラミック絶縁基板２ａのおもて面に第３金属箔２ｂが配置され、第１セラミック絶縁基板２ａの裏面に第４金属箔２ｃが配置されている。第１ＤＣＢ基板２の第３金属箔２ｂは、半導体素子１の下面に接合されている。ＤＣＢとは、Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇの略であり、セラミック絶縁基板に銅などの金属箔が直接接合されている。セラミック絶縁基板２ａが絶縁性のため、第３金属箔２ｂと第４金属箔２ｃとは電気的に絶縁されている。なお、セラミック絶縁基板２ａの材質は、特に限定されないが、熱伝導率の高い材料であることが好ましく、例えばＡｌＮを用いることができる。
半導体素子１の下面と第３金属箔２ｂとはハンダ３ａによって電気的および熱的に接続されている。第３金属箔２ｂと第４金属箔２ｃは第１セラミック絶縁基板２ａによって電気的に絶縁されているが、この間の熱伝導は良い。第１ＤＣＢ基板２の第４金属箔２ｃと第１冷却器６の外壁とはハンダ３ｂによって接続されている。
ピン配線基板５と第２冷却器７との間には、第２ＤＣＢ基板４が配置されている。第２ＤＣＢ基板４は、第２セラミック絶縁基板４ａ、第５金属箔４ｂ、第６金属箔４ｃからなり、第２セラミック絶縁基板４ａの裏面に第５金属箔４ｂが配置され、第２セラミック絶縁基板４ａのおもて面に第６金属箔が配置されている。ピン配線基板５の第２金属箔５ｃは、ハンダ３ｄによって、第２ＤＣＢ基板４の第５金属箔４ｂと電気的および熱的に接続されている。第２ＤＣＢ基板４の第５金属箔４ｂと第６金属箔４ｃは第２セラミック絶縁基板４ａによって電気的に絶縁されているが、この間の熱伝導はよい。第２ＤＣＢ基板４の第６金属箔４ｃと第２冷却器７の外壁とはハンダ３ｅによって接続されている。
このような構成によれば、半導体素子から発生する熱を、半導体素子１の下面から第１ＤＣＢ基板２を介して第１冷却器６へ伝熱すると共に、半導体素子１の上面に接続されたピン１０を経由してピン配線用基板５へ伝熱し、次に第２ＤＣＢ基板４へ伝熱し、さらに第２冷却器７伝熱することができる。ピン配線基板５は、配線用の基板としてだけなく、伝熱面積を広げるヒートスプレッダとしての役割も担うが、第２ＤＣＢ基板４は熱流をさらに分散させてホットスポットの発生を防止することができる。
なお、半導体モジュールは、半導体素子１を１個備えるものに限らず、半導体素子１およびピン１０の組を複数備えている構造にしてもよい。
図２には、本発明の第２の実施形態による縦構造で、半導体素子１を２個備える半導体モジュール１０１の断面模式図が示されている。半導体モジュールは半導体素子１を並列接続で並べることで半導体モジュールの定格出力を倍増することができる。また、複数の半導体素子１の種類をそれぞれ異なる種類の半導体素子に変えてもよい。例えば、ＩＧＢＴとＦＷＤを並列接続にして、逆起電力に対する保護効果を付与することができる。
（本発明の第２の実施形態）
次に、本発明に係る第２の実施形態について説明する。
図３には、本発明の第２の実施形態に係る半導体モジュール１０２の断面模式図が示されている。半導体モジュール１０２は、半導体素子１、第１ＤＣＢ基板２、第１セラミック絶縁基板２ａ、第３金属箔２ｂ、第４金属箔２ｃ、ハンダ３ａ、ハンダ３ｂ、ハンダ３ｃ、ハンダ３ｄ、ハンダ３ｅ、ヒートスプレッダ１１、第６金属箔４ｃ、ピン配線基板５、ピン配線用絶縁基板５ａ、第１金属箔(回路層)５ｂ、第２金属箔５ｃ、第１冷却器６、冷媒通路６ａ、第２冷却器７、冷媒通路７ａ、端子８ａ、端子８ｂ、端子８ｃ、封止樹脂９、ピン１０を備えている。
本発明の第２の実施形態において、ピン配線基板５と第２冷却器７との間には、ヒートスプレッダ１１が配置されている。ヒートスプレッダ１１の材質としては、熱伝導率の高い金属が用いられ、例えば、銅を用いることが望ましい。ヒートスプレッダ１１の厚さは、半導体素子１の発熱量および過渡的に生じる発熱の増加量と第２冷却器７の冷却能力の余裕度に応じて設計される。
ピン配線基板５の第２金属箔５ｃは、ハンダ３ｄによって、ヒートスプレッダ１１と電気的および熱的に接続されている。さらにヒートスプレッダ１１と第２冷却器７の外壁とはハンダ３ｅによって接続されている。
このような構成によれば、半導体素子から発生する熱を、半導体素子１の下面から第１ＤＣＢ基板２を介して第１冷却器６へ伝熱すると共に、半導体素子１の上面に接続されたピン１０を経由してピン配線用基板５へ伝熱し、次にヒートスプレッダ１１へ伝熱し、さらに第２冷却器７へ伝熱することができる。ピン配線基板５は、配線用の基板としてだけなく、伝熱面積を広げるヒートスプレッダとしての役割も担うが、ヒートスプレッダ１１は熱伝導のよい金属を使用しているために、熱流をさらに分散させてホットスポットの発生を防止することができる。
なお、半導体モジュール１０２の出力が低く、半導体モジュール１０２の発熱温度に対する融点と絶縁性能を満足できると判断される場合は、ガラス繊維入りエポキシ樹脂製などのプリント基板を用いてもよい
また、ヒートスプレッダ１１を厚くし熱容量を増やすことで、半導体素子の発熱量が急激に増加した時にヒートスプレッダの熱容量による緩衝作用が働き、半導体素子の温度上昇を緩やかにすることができる。
第２実施形態は、半導体素子１から第２冷却器７に至る伝熱経路の熱抵抗が低く、ヒートスプレッダの熱容量による緩衝作用によって過渡熱による温度上昇も抑制しているため、冷却能力に非常に優れている。
（本発明の第３の実施形態）
次に、本発明に係る第３の実施形態について説明する。
本発明の第３の実施形態に係る半導体モジュールでは、実施形態１〜２に記載された半導体モジュールの複数個を、入力端子および出力端子が出ていない側面を対面させて横一列に複数並べた構造にすることができる。そして、第１冷却器６および第２冷却器７は前記半導体モジュールの列全体を被覆するように、それぞれを一体化することができる。
図４には、半導体モジュール３個を横一列に複数並べた本発明の第４の実施形態に係る半導体モジュール１０３の斜視図が示されている。第１冷却器６および第２冷却器７はそれぞれ一体になっている。
第１冷却器６には、冷媒入口６ｂ、冷媒出口６ｃが備えられている。第２冷却器７には、冷媒入口７ｂ、冷媒出口７ｃが備えられている。第１冷却器６と第２ 冷却器７の冷媒の流れる方向は、対向する方向に流すことが好ましい。このようにすれば、半導体モジュール１０３を効率的に冷却できる。
以上のように、本発明の実施例によれば、ピン接合を利用した半導体モジュールにおいて、冷却能力を高めた半導体モジュールを提供できる。
１ 半導体素子
２ 第１ＤＣＢ基板
２ａ 第１セラミック絶縁基板
２ｂ 第３金属箔
２ｃ 第４金属箔
３ａ ハンダ
３ｂ ハンダ
３ｃ ハンダ
３ｄ ハンダ
３ｅ ハンダ
４ 第２ＤＣＢ基板
４ａ 第２セラミック絶縁基板
４ｂ 第５金属箔
４ｃ 第６金属箔
５ ピン配線基板
５ａ ピン配線用絶縁基板
５ｂ 第１金属箔(回路層)
５ｃ 第２金属箔
６ 第１冷却器
６ａ 冷媒通路
６ｂ 冷媒入口
６ｃ 冷媒出口
７ 第２冷却器
７ａ 冷媒通路
７ｂ 冷媒入口
７ｃ 冷媒出口
８ａ 端子
８ａ１ 端子
８ｂ 端子
８ｃ 端子
９ 封止樹脂
１０ ピン
１１ ヒートスプレッダ
１００ 半導体モジュール
１０１ 半導体モジュール
１０２ 半導体モジュール
１０３ 半導体モジュール
本発明の第１の実施形態に係る半導体モジュールの断面模式図である。 本発明の第１の実施形態に係る半導体モジュールの変形例としての、２個以上の半導体素子を備える半導体モジュールの断面模式図である。 本発明の第２の実施形態に係る半導体モジュールの断面模式図である。 本発明の第３の実施形態に係る半導体モジュールの斜視図である。
ピン１０は、特に限定されないが、電気抵抗が低く熱伝導率が高い金属、具体的には銅が好ましい。ピン１０の一端はハンダ３ｃによって半導体素子１の上面にハンダ接合され、他端は第１金属箔(回路層)５ｂに接合されている。上記構造によれば、半導体素子１で発生する熱はピン１０を介して第１金属箔５ｂ、ピン配線用絶縁基板５ａ、第２金属箔５ｃに伝えることができ、ピン配線基板５は伝熱面積を広げるヒートスプレッダとして機能し、半導体モジュール１００の冷却効率を高めることができる。また、ピン１０は、１つの半導体素子１に対して複数のピンを配置することが好ましい。こうすることによって、電気抵抗を減らすと共に、熱伝導性能を向上できる。
第１ＤＣＢ基板２は、第１セラミック絶縁基板２ａと第３金属箔２ｂと第４金属箔２ｃからなり、第１セラミック絶縁基板２ａのおもて面に第３金属箔２ｂが配置され、第１セラミック絶縁基板２ａの裏面に第４金属箔２ｃが配置されている。第１ＤＣＢ基板２の第３金属箔２ｂは、半導体素子１の下面に接合されている。ＤＣＢとは、Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇの略であり、セラミック絶縁基板に銅などの金属箔が直接接合されている。第１セラミック絶縁基板２ａが絶縁性のため、第３金属箔２ｂと第４金属箔２ｃとは電気的に絶縁されている。なお、第１セラミック絶縁基板２ａの材質は、特に限定されないが、熱伝導率の高い材料であることが好ましく、例えばＡｌＮを用いることができる。
なお、半導体モジュール１０２の出力が低く、半導体モジュール１０２の発熱温度に対する融点と絶縁性能を満足できると判断される場合は、ガラス繊維入りエポキシ樹脂製などのプリント基板を用いてもよい。
図４には、半導体モジュール３個を横一列に複数並べた本発明の第３の実施形態に係る半導体モジュール１０３の斜視図が示されている。第１冷却器６および第２冷却器７はそれぞれ一体になっている。

上記目的を達成するため、本発明の半導体モジュールは、半導体素子と、前記半導体素子の上面に電気的および熱的に接続されたピンと、ピン配線用絶縁基板、前記ピン配線用絶縁基板の裏面に配置した第１金属箔、および前記ピン配線用絶縁基板のおもて面に配置した第２金属箔を備えており、かつ前記第１金属箔と前記ピンとが接合しているピン配線基板と、第１セラミック絶縁基板、前記第１セラミック絶縁基板のおもて面に配置した第３金属箔、および前記第１セラミック絶縁基板の裏面に配置した第４金属箔を備えており、前記第３金属箔は、前記半導体素子の下面に接合されている第１ＤＣＢ基板と、外壁に設けられたハンダによって前記第４金属箔と接続された第１冷却器と、外壁に設けられたハンダを介して前記第２金属箔に熱的に接続された第２冷却器と、を備えることを特徴とする。
本発明の半導体モジュールの他の実施形態は、半導体素子と、前記半導体素子の上面に電気的および熱的に接続されたピンと、ピン配線用絶縁基板、前記ピン配線用絶縁基板の裏面に配置した第１金属箔、および前記ピン配線用絶縁基板のおもて面に配置した第２金属箔を備えており、かつ前記第１金属箔と前記ピンとが接合しているピン配線基板と、第１セラミック絶縁基板、前記第１セラミック絶縁基板のおもて面に配置した第３金属箔、および前記第１セラミック絶縁基板の裏面に配置した第４金属箔を備えており、前記第３金属箔は、前記半導体素子の下面に接合されている第１ＤＣＢ基板と、第２セラミック絶縁基板、前記第２セラミック絶縁基板の裏面に配置した第５金属箔、および前記第２セラミック絶縁基板のおもて面に配置した第６金属箔を備えており、前記第５金属箔は、前記第２金属箔とハンダにより接続されている第２ＤＣＢ基板と、外壁に設けられたハンダによって前記第４金属箔と接続された第１冷却器と、外壁に設けられたハンダによって前記第６金属箔と接続された第２冷却器と、を備えることを特徴とする。
本発明の半導体モジュールの他の実施形態は、半導体素子と、前記半導体素子の上面に電気的および熱的に接続されたピンと、ピン配線用絶縁基板、前記ピン配線用絶縁基板の裏面に配置した第１金属箔、および前記ピン配線用絶縁基板のおもて面に配置した第２金属箔を備えており、かつ前記第１金属箔と前記ピンとが接合しているピン配線基板と、第１セラミック絶縁基板、前記第１セラミック絶縁基板のおもて面に配置した第３金属箔、および前記第１セラミック絶縁基板の裏面に配置した第４金属箔を備えており、前記第３金属箔は、前記半導体素子の下面に接合されている第１ＤＣＢ基板と、外壁に設けられたハンダによって前記第４金属箔と接続された第１冷却器と、前記第２金属箔とハンダにより接続されたヒートスプレッダと、外壁に設けられたハンダによって前記ヒートスプレッダと接続された第２冷却器と、を備えることを特徴とする。
本発明の上記の実施形態に係る半導体モジュールにおいては、前記第１冷却器および前記第２冷却器は、それぞれ内部に冷媒が流れるように構成され、前記第１冷却器の冷媒の流れ方向と、前記第２冷却器の冷媒の流れ方向とが対向する方向とすることができる。
また、本発明の上記の実施形態に係る半導体モジュールにおいては、前記ピン配線用絶縁基板は、Ｓｉ 3 Ｎ 4 ，ＡｌＮ，Ａｌ 2 Ｏ 3 から選ばれるいずれかの材料を使用できる。
本発明の上記の実施形態に係る半導体モジュールにおいては、前記半導体
素子および前記ピンの組は複数を備えることができる。

Claims (8)

  1. 半導体素子と、
    前記半導体素子の上面に電気的および熱的に接続されたピンと、
    ピン配線用絶縁基板、前記ピン配線用絶縁基板の裏面に配置した第１金属箔、および前記ピン配線用絶縁基板のおもて面に配置した第２金属箔を備えており、かつ前記第１金属箔と前記ピンとが接合しているピン配線基板と、
    第１セラミック絶縁基板、前記第１セラミック絶縁基板のおもて面に配置した第３金属箔、および前記第１セラミック絶縁基板の裏面に配置した第４金属箔を備えており、前記第３金属箔は、前記半導体素子の下面に接合されている第１ＤＣＢ基板と、
    前記第４金属箔に熱的に接続された第１冷却器と、
    前記第２金属箔に熱的に接続された第２冷却器と、
    を備えることを特徴とする半導体モジュール。
  2. 第２セラミック絶縁基板、前記第２セラミック絶縁基板の裏面に配置した第５金属箔、および前記第２セラミック絶縁基板のおもて面に配置した第６金属箔を備えた第２ＤＣＢ基板を備え、
    前記第２金属箔と前記第２冷却器との間に第２ＤＣＢ基板を配置して熱的に接続されている請求項１に記載の半導体モジュール。
  3. 前記第２金属箔と前記第２冷却器との間にヒートスプレッダを配置して熱的に接続されていることを特徴とする請求項１に記載の半導体モジュール。
  4. 前記半導体素子および前記ピンの組を複数備えている請求項１〜３のいずれか１項に記載の半導体モジュール。
  5. 前記半導体素子の入力端子および出力端子は、前記第１冷却器と前記第２冷却器との間から外部に導出されている請求項１〜４のいずれか１項に記載の半導体モジュール。
  6. 請求項１〜５のいずれか１項に記載の半導体モジュールを１単位とする、半導体モジュールユニットが、前記半導体素子の入力端子および出力端子が出ていない側面を対面させて、横一列に複数並べられていることを特徴とする半導体モジュール。
  7. 前記第１冷却器および第２冷却器はそれぞれ前記モジュールユニットの列全体を覆うように一体になっていることを特徴とする請求項６に記載の半導体モジュール。
  8. 前記半導体モジュールの前記第１冷却器および前記第１冷却器に熱的に接続される面と、
    前記半導体モジュールの前記第２冷却器および前記第２冷却器に熱的に接続される面と、
    を除いて封止樹脂で封止されている請求項１〜７のいずれか１項に記載の半導体モジュール。
JP2015544859A 2013-10-29 2014-09-17 半導体モジュール Expired - Fee Related JP6217756B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013224424 2013-10-29
JP2013224424 2013-10-29
PCT/JP2014/074485 WO2015064232A1 (ja) 2013-10-29 2014-09-17 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2015064232A1 true JPWO2015064232A1 (ja) 2017-03-09
JP6217756B2 JP6217756B2 (ja) 2017-10-25

Family

ID=53003845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015544859A Expired - Fee Related JP6217756B2 (ja) 2013-10-29 2014-09-17 半導体モジュール

Country Status (5)

Country Link
US (1) US9460981B2 (ja)
JP (1) JP6217756B2 (ja)
CN (1) CN105264658A (ja)
DE (1) DE112014002061T5 (ja)
WO (1) WO2015064232A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600718B1 (en) * 2014-12-03 2020-03-24 Ii-Vi Delaware, Inc. Heat sink package
JP6903051B2 (ja) * 2015-10-07 2021-07-14 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｅｒａｍＴｅｃ ＧｍｂＨ 二面冷却式回路
US10403601B2 (en) * 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
FR3054928B1 (fr) * 2016-08-05 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'encapsulation d'un circuit integre pour former un module de puissance tridimensionnel
KR101905995B1 (ko) 2016-11-09 2018-10-10 현대자동차주식회사 양면냉각형 파워모듈
JP2020516054A (ja) * 2017-04-06 2020-05-28 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｅｒａｍＴｅｃ ＧｍｂＨ 両面で冷却される回路
CN107369657B (zh) * 2017-08-30 2023-10-13 扬州国扬电子有限公司 一种多区域并列排布的双面散热功率模块
CN107634052A (zh) * 2017-08-30 2018-01-26 扬州国扬电子有限公司 一种平行安装电极组合及功率模块
CN107634051A (zh) * 2017-08-30 2018-01-26 扬州国扬电子有限公司 一种具有交叉排列电极组合的功率模组
CN107393901B (zh) * 2017-08-30 2023-10-13 扬州国扬电子有限公司 一种叠层基板的双面散热功率模块
CN107403780A (zh) * 2017-08-30 2017-11-28 扬州国扬电子有限公司 一种交叉排列电极组合及功率模块
EP3557614A1 (de) * 2018-04-17 2019-10-23 Siemens Aktiengesellschaft Leistungsmodul mit einem leistungselektronischen bauelement auf einer substratplatte und leistungselektronische schaltung mit einem solchen leistungsmodul
CN108718491A (zh) * 2018-07-24 2018-10-30 甘旭 多层功率器件堆叠结构
JP7200825B2 (ja) * 2019-05-15 2023-01-10 株式会社デンソー 半導体装置
BR112020000879A2 (pt) * 2019-07-09 2021-03-23 Juliano Anflor aperfeiçoamento em acoplamento térmico entre transistor e drivers de audio com dissipador de calor
IT201900013743A1 (it) * 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
CN110707055B (zh) * 2019-09-11 2021-12-28 长江存储科技有限责任公司 芯片、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
JP2001308245A (ja) * 2000-04-25 2001-11-02 Denso Corp 冷媒冷却型両面冷却半導体装置
JP2005093593A (ja) * 2003-09-16 2005-04-07 Denso Corp 半導体冷却ユニット
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009117428A (ja) * 2007-11-01 2009-05-28 Hitachi Ltd パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450845B2 (en) 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
US8907477B2 (en) 2010-01-05 2014-12-09 Fuji Electric Co., Ltd. Unit for semiconductor device and semiconductor device
DE102010011604A1 (de) * 2010-03-16 2011-09-22 Eppsteinfoils Gmbh & Co.Kg Foliensystem für LED-Anwendungen
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
DE112012006812T5 (de) * 2012-08-17 2015-05-21 Fuji Electric Co., Ltd. Elektronische Komponente und Fertigungsverfahren für elektronische Komponente
KR101402989B1 (ko) * 2013-06-12 2014-06-11 한국과학기술연구원 기판과의 결합력이 향상된 탄소나노튜브 기반 전계효과트랜지스터 소자의 제조방법 및 이에 의하여 제조된 탄소나노튜브 기반 전계효과트랜지스터 소자
CN105103286B (zh) * 2013-10-30 2018-01-23 富士电机株式会社 半导体模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
JP2001308245A (ja) * 2000-04-25 2001-11-02 Denso Corp 冷媒冷却型両面冷却半導体装置
JP2005093593A (ja) * 2003-09-16 2005-04-07 Denso Corp 半導体冷却ユニット
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009117428A (ja) * 2007-11-01 2009-05-28 Hitachi Ltd パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN105264658A (zh) 2016-01-20
US9460981B2 (en) 2016-10-04
DE112014002061T5 (de) 2016-01-07
JP6217756B2 (ja) 2017-10-25
US20160064302A1 (en) 2016-03-03
WO2015064232A1 (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
JP6217756B2 (ja) 半導体モジュール
JP6037045B2 (ja) 半導体モジュール
CN108735692B (zh) 半导体装置
US10396023B2 (en) Semiconductor device
JP6149938B2 (ja) 半導体モジュール
JP5965687B2 (ja) パワー半導体モジュール
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US20160056088A1 (en) Cold Plate, Device Comprising a Cold Plate and Method for Fabricating a Cold Plate
JP6330436B2 (ja) パワー半導体モジュール
KR20040007234A (ko) 전력 반도체장치
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP6003624B2 (ja) 半導体モジュール
WO2015005181A1 (ja) 電力変換部品
CN110660762A (zh) 热传递结构、电力电子模块及其制造方法以及冷却元件
JP2022160154A (ja) 半導体装置
JP6448418B2 (ja) 電力用半導体装置
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
JP2009021445A (ja) インバータ装置
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
JP6540587B2 (ja) パワーモジュール
KR101897304B1 (ko) 파워 모듈
JP6060053B2 (ja) パワー半導体装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
WO2020189065A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R150 Certificate of patent or registration of utility model

Ref document number: 6217756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees