JP2020013895A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2020013895A
JP2020013895A JP2018135249A JP2018135249A JP2020013895A JP 2020013895 A JP2020013895 A JP 2020013895A JP 2018135249 A JP2018135249 A JP 2018135249A JP 2018135249 A JP2018135249 A JP 2018135249A JP 2020013895 A JP2020013895 A JP 2020013895A
Authority
JP
Japan
Prior art keywords
bus bar
conductive piece
conductive
connection sheet
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018135249A
Other languages
English (en)
Inventor
俊悟 平谷
Shungo Hiratani
俊悟 平谷
奥見　慎祐
Shinsuke Okumi
慎祐 奥見
有延 中村
Arinobu Nakamura
有延 中村
原口　章
Akira Haraguchi
章 原口
衡 曹
Heng Cao
衡 曹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2018135249A priority Critical patent/JP2020013895A/ja
Priority to US17/257,132 priority patent/US20210358852A1/en
Priority to CN201980044553.8A priority patent/CN112368834A/zh
Priority to DE112019003610.6T priority patent/DE112019003610T5/de
Priority to PCT/JP2019/027776 priority patent/WO2020017469A1/ja
Publication of JP2020013895A publication Critical patent/JP2020013895A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】複数の半導体素子を用いる場合、通電時に半導体素子に発生する熱を適宜分散させ、放熱の効率を高めることができる回路基板を提供する。【解決手段】複数のＦＥＴ１３の端子と接続する２つのバスバー１１１，１１２が一平面に設けられており、前記導電片同士の間に介在する絶縁領域１１４を備える電力回路３０であって、前記複数のＦＥＴのうち、一群１３Ａ，１３Ｃが固定される第１導電片１１１と、前記複数のＦＥＴのうち、他群１３Ｂ，１３Ｄが固定される第２導電片１１２とを備え、前記複数のＦＥＴ１３は、前記第１導電片１１１及び前記第２導電片１１２に交互に固定されている。【選択図】図４

Description

本発明は回路基板に関する。
従来、比較的小さな電流を導通させる回路を構成する導電パターンが形成された基板に対して、比較的大きな電流を導通させるための回路を構成する導電片（バスバー等とも称される）が設けられた回路基板が一般的に知られている。
特許文献１には、一対のバスバーと、斯かる一対のバスバー上に実装されたパワー半導体と、該パワー半導体を制御する制御部を実装した制御基板と、前記一対のバスバーの上面に設けられて前記パワー半導体の制御端子と前記制御基板とを電気的に接続するＦＰＣとを有する電気接続箱が開示されている。
特開２０１６−２２０２７７号公報
一般に、半導体素子は通電の際に熱が発生する。従って、半導体素子で発生した熱によって、回路基板に不具合が生じないように、発生した熱を適宜分散させ、放熱の効率を高めることが必要である。
しかしながら、特許文献１の電気接続箱においては、パワー半導体（半導体素子）がバスバーにおいて局所的に集中して配置されており、通電時には熱が集中することになるので上述の問題を解決できない。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、複数の半導体素子を用いる場合、通電時に半導体素子に発生する熱を適宜分散させ、放熱の効率を高めることができる回路基板を提供することにある。
本開示の一態様に係る回路基板は、複数の半導体素子の端子と接続する２つの導電片が一平面に設けられており、前記導電片同士の間に介在する絶縁部を備える回路基板であって、前記複数の半導体素子のうち、一群が固定される第１導電片と、前記複数の半導体素子のうち、他群が固定される第２導電片とを備え、前記複数の半導体素子は、前記第１導電片及び前記第２導電片に交互に固定されている。
本開示の一態様によれば、複数の半導体素子を用いる場合、通電時に半導体素子に発生する熱を適宜分散させ、放熱の効率を高めることができる。
本実施形態に係る電気装置の正面図である。 本実施形態に係る電気装置の基板構造体の分解図である。 本実施形態に係る電気装置の基板構造体を上方から見た平面図である。 図３における複数のＦＥＴの付近を拡大して示す拡大図である。 図４のＶ‐Ｖ線による縦断面図である。 図４のＩＶ‐ＩＶ線による縦断面図である。 本実施形態に係る電力回路における複数のＦＥＴの付近を拡大して示す拡大図である。
［本発明の実施形態の説明］
最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（１）本開示の一態様に係る回路基板は、複数の半導体素子の端子と接続する２つの導電片が一平面に設けられており、前記導電片同士の間に介在する絶縁部を備える回路基板であって、前記複数の半導体素子のうち、一群が固定される第１導電片と、前記複数の半導体素子のうち、他群が固定される第２導電片とを備え、前記複数の半導体素子は、前記第１導電片及び前記第２導電片に交互に固定されている。
本態様にあっては、前記複数の半導体素子のうち、一群が第１導電片に固定され、前記複数の半導体素子のうち、一群を除く他群が第２導電片に固定され、前記複数の半導体素子は、前記第１導電片及び前記第２導電片に交互に固定されている。
従って、通電時に半導体素子が発する熱が、第１導電片及び第２導電片に適宜分散され、放熱の効率が高まる。
（２）本開示の一態様に係る回路基板は、前記一群の半導体素子の数は、前記他群の半導体素子の数と同数である。
本態様にあっては、第１導電片に固定された一群の半導体素子の数と、第２導電片に固定された第２群の半導体素子の数が同一である。
従って、通電時に半導体素子が発する熱が、第１導電片及び第２導電片に適宜分散され、放熱の効率が高まる。
（３）本開示の一態様に係る回路基板は、各半導体素子は、該半導体素子の本体に対して相互反対側に設けられた第１端子及び第２端子を有し、前記他群の半導体素子は、前記第１端子が前記第１導電片を向くように配置され、前記第１端子が導電性の第１接続シートを介して前記第１導電片と接続しており、前記一群の半導体素子は、前記第２端子が前記第２導電片を向くように配置され、前記第２端子が導電性の第２接続シートを介して前記第２導電片と接続している。
本態様にあっては、他群の半導体素子は、第１導電片と接続すべき第１端子が斯かる第１導電片側に配置され、一群の半導体素子は、第２導電片と接続すべき第２端子が斯かる第２導電片側に配置される。
従って、第１導電片と第１端子とを接続させる第１接続シートと、第２導電片と第２端子とを接続させる第２接続シートの長さを短縮し、回路基板をコンパクト化できる。
（４）本開示の一態様に係る回路基板は、前記第１接続シートを覆い、前記第１接続シートの熱を前記第１導電片又は前記第２導電片に伝達する第１熱伝部材と、前記第２接続シートを覆い、前記第２接続シートの熱を前記第１導電片又は前記第２導電片に伝達する第２熱伝部材とを備える。
本態様にあっては、第１熱伝部材が第１接続シートの熱を第１導電片又は第２導電片に伝達し、第２熱伝部材が第２接続シートの熱を第１導電片又は第２導電片に伝達する。従って、第１接続シート及び第２接続シートでの発熱による不具合を未然に防止でき、かつ、第１接続シート及び第２接続シートの熱を第１導電片又は第２導電片に分散させ、放熱の効率を高めることができる。
（５）本開示の一態様に係る回路基板は、前記第１接続シート又は前記第２接続シートはＦＰＣ（Flexible Printed Circuits）である。
本態様にあっては、第１接続シート又は第２接続シートとしてＦＰＣを用いる。従って、回路基板の製造工程を簡素化できる。
[本発明の実施形態の詳細]
本発明をその実施形態を示す図面に基づいて具体的に説明する。本開示の実施形態に係る回路基板を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
以下においては、本実施形態に係る回路基板を備えた電気装置を例に挙げて説明する。
（実施形態１）
図１は、本実施形態に係る電気装置１の正面図である。
電気装置１は、車両が備えるバッテリなどの電源と、ランプ、ワイパ等の車載電装品又はモータなどからなる負荷との間の電力供給経路に配される電気接続箱を構成する。電気装置１は、例えばＤＣ−ＤＣコンバータ、インバータなどの半導体素子として用いられる。
電気装置１は、基板構造体１０と、基板構造体１０を支持する支持部材２０とを備える。図２は、本実施形態に係る電気装置１の基板構造体１０の分解図である。
本実施形態では、便宜上、図１及び図２に示す前後、左右、上下の各方向により、電気装置１の「前」、「後」、「左」、「右」、「上」、「下」を定義する。以下では、このように定義される前後、左右、上下の各方向を用いて説明する。
基板構造体１０は、電力回路を構成するバスバー及びバスバーに実装される半導体素子等を有する電力回路３０（回路基板）と、電力回路３０のオン／オフ等を制御する制御回路１２とを備える。半導体素子は、電気装置１の用途に応じて適宜実装され、例えばＦＥＴ（Field Effect Transistor）などのスイッチング素子、抵抗、コイル、コンデンサ等を含む。
支持部材２０は、上面に基板構造体１０を支持する支持面２１１を有する基部２１と、支持面２１１とは反対側の面（下面２１２）に設けられた放熱部２２と、放熱部２２を挟んで基部２１の左右両端に設けられた複数の脚部（図示せず）とを備える。支持部材２０が備える基部２１、放熱部２２、及び前記脚部は、例えば、アルミニウム、アルミニウム合金等の金属材料を用いたダイキャストにより一体的に成形される。
基部２１は、適宜の厚みを有する矩形状の平板部材である。基部２１の支持面２１１には、接着、ネジ止め、半田付け等の公知の方法にて、基板構造体１０が固定される。
放熱部２２は、基部２１の下面２１２から下方に向けて突出した複数の放熱フィン２２１を備え、基板構造体１０から発せられる熱を外部へ放熱する。複数の放熱フィン２２１は、左右方向に延びると共に、前後方向に所定間隔を隔てて並設されている。
図３は、本実施形態に係る電気装置１の基板構造体１０を上方から見た平面図である。図３においては、説明の便宜上、制御回路１２を除去した状態での基板構造体１０を示している。
基板構造体１０は、電力回路３０と、電力回路３０にオン／オフ信号を与える制御回路が実装された制御回路１２と、電力回路３０及び制御回路１２を収容する収容部１１とを備える。制御回路１２及び電力回路３０は夫々分離して設けられている。
電力回路３０は、バスバー１１１，１１２（導電片）と、制御回路１２からの制御信号が入力され、入力された制御信号に基づき通電／非通電を切り替える複数の半導体スイッチング素子１３（半導体素子）とを少なくとも備える。
電力回路３０は、バスバー１１１，１１２が同一平面に設けられており、回路パターン等を有する基板部１１３がバスバー１１１，１１２と同一平面に更に設けられている。バスバー１１１及びバスバー１１２の間には第１絶縁領域１１４（絶縁部）が介在しており、バスバー１１２及び基板部１１３の間には第２絶縁領域１１５（絶縁部）が介在している。
バスバー１１１は矩形の板状をなしており、バスバー１１１の隣り合う２つの辺付近にバスバー１１２が設けられている。バスバー１１１と同様、バスバー１１２も板状をなしている。バスバー１１２は基板部１１３とバスバー１１１との間に介在している。バスバー１１１及びバスバー１１２は、銅又は銅合金等の金属材料により形成された導電性板部材である。
第１絶縁領域１１４及び第２絶縁領域１１５は、例えばフェノール樹脂、ガラスエポキシ樹脂などの絶縁性樹脂材料を用いたインサート成形により製造される。第１絶縁領域１１４及び第２絶縁領域１１５は、例えば、収容部１１と一体形成されても良い。
半導体スイッチング素子１３は、例えばＦＥＴ（より具体的には面実装タイプのパワーＭＯＳＦＥＴ）であり、バスバー１１１又はバスバー１１２の上に配置される。即ち、本実施形態に係る電力回路３０においては、半導体スイッチング素子１３（以下、ＦＥＴ１３と称する）がバスバー１１１及びバスバー１１２に跨るように配置されず、バスバー１１１又はバスバー１１２の何れかに固定される。
図３の例では、４つのＦＥＴ１３が、矩形のバスバー１１１の一辺に沿って、換言すれば、バスバー１１１及びバスバー１１２の境（第１絶縁領域１１４）に沿って並設されている。
バスバー１１１はＦＥＴ１３のドレイン端子と接続するバスバーであり、バスバー１１２はＦＥＴ１３のソース端子と接続するバスバーである。以下、バスバー１１１及びバスバー１１２を夫々ドレインバスバー１１１（第１導電片、第２導電片）及びソースバスバー１１２（第２導電片、第１導電片）とも言う。
また、バスバー１１１，１１２の上側にはＦＥＴ１３の他に、ツェナーダイオード等の半導体素子が実装されてもよい。
なお、図３の例では、説明の便宜上、４つのＦＥＴ１３がドレインバスバー１１１の一辺側に並設された構成について示したが、これに限定されるものでなく、複数のＦＥＴ１３がドレインバスバー１１１の他辺側に更に並設された構成であっても良い。
図４は、図３における複数のＦＥＴ１３の付近を拡大して示す拡大図であり、図５は、図４のＶ‐Ｖ線による縦断面図であり、図６は、図４のＩＶ‐ＩＶ線による縦断面図である。
本実施形態に係る電力回路３０においては、ＦＥＴ１３Ａ、ＦＥＴ１３Ｂ、ＦＥＴ１３Ｃ、ＦＥＴ１３Ｄの４つのＦＥＴ１３が、この順に、ドレインバスバー１１１及びソースバスバー１１２の境に沿って並設されている。以下、ＦＥＴ１３Ａ〜１３ＤをまとめてＦＥＴ１３とも言う。
ＦＥＴ１３Ａ〜１３Ｄは、ドレインバスバー１１１及びソースバスバー１１２に分散されて配置されている。より詳しくは、ドレインバスバー１１１にはＦＥＴ１３Ａ及びＦＥＴ１３Ｃ（一群、他群）が固定され、ソースバスバー１１２にはＦＥＴ１３Ｂ及びＦＥＴ１３Ｄ（他群、一群）が固定されている。即ち、ドレインバスバー１１１及びソースバスバー１１２には夫々同数のＦＥＴ１３が固定されている。
より詳しくは、ＦＥＴ１３Ａ〜１３Ｄは、ドレインバスバー１１１及びソースバスバー１１２に交互に固定されている。即ち、ＦＥＴ１３Ａはドレインバスバー１１１に固定され、ＦＥＴ１３Ｂはソースバスバー１１２に固定され、ＦＥＴ１３Ｃはドレインバスバー１１１に固定され、ＦＥＴ１３Ｄはソースバスバー１１２に固定されている。
ＦＥＴ１３Ａ、１３Ｃが同一方法によってバスバー１１１，１１２に電気的に接続しており、ＦＥＴ１３Ｂ，１３Ｄが同一方法によってバスバー１１１，１１２に電気的に接続している。ＦＥＴ１３Ａ，１３Ｃがバスバー１１１，１１２と接続する方法は、ＦＥＴ１３Ｂ，１３Ｄがバスバー１１１，１１２と接続する方法と相違する。
従って、以下においては、ＦＥＴ１３Ａ及びＦＥＴ１３ＣのうちＦＥＴ１３Ａについてのみ説明し、ＦＥＴ１３Ｂ及びＦＥＴ１３ＤのうちＦＥＴ１３Ｂについてのみ説明し、ＦＥＴ１３Ｃ及びＦＥＴ１３Ｄについての詳しい説明は省略する。
ＦＥＴ１３Ａは、素子本体１３４Ａと、素子本体１３４Ａを挟んで相互反対側に４つのドレイン端子１３１Ａ（第１端子、第２端子）及び３つのソース端子１３２Ａ（第２端子、第１端子）を有する。例えば、素子本体１３４Ａの一側面側にドレイン端子１３１Ａが設けられ、前記一側面と対向する側面側にソース端子１３２Ａが設けられている。また、ＦＥＴ１３Ａはゲート端子１３５Ａを有し、例えばゲート端子１３５Ａはソース端子１３２Ａの付近に設けられている。しかし、ゲート端子１３５Ａの位置はこれに限定されるものではない。
ＦＥＴ１３Ａは半田付けによってドレインバスバー１１１に固定されている。即ち、ＦＥＴ１３Ａの底面とドレインバスバー１１１との間には半田固定部１３３Ａが介在している。半田固定部１３３Ａは、ＦＥＴ１３Ａの底面の少なくとも一部をドレインバスバー１１１に半田付けしている。
ＦＥＴ１３Ａのドレイン端子１３１Ａは半田固定部１３３Ａに半田接続され、半田固定部１３３を介してドレインバスバー１１１と電気的に接続している。即ち、ドレイン端子１３１Ａは直接的にドレインバスバー１１１と電気的接続している。
一方、ＦＥＴ１３Ａは、ソース端子１３２Ａがソースバスバー１１２を向くように、換言すれば、ソース端子１３２Ａが第１絶縁領域１１４を向くように、配置されている。また、ソース端子１３２Ａは、接続シート１４Ａ（第１接続シート、第２接続シート）を介して、第１絶縁領域１１４を挟んで隔てられたソースバスバー１１２と電気的に接続されている。即ち、接続シート１４Ａは、第１絶縁領域１１４を跨るように、バスバー１１１，１１２上に設けられている。
接続シート１４Ａはソース端子１３２Ａとソースバスバー１１２とを電気的に接続させる、線状の通電部１４１Ａ（図４中、破線にて表示）と、通電部１４１Ａをドレインバスバー１１１から絶縁させる絶縁部１４２Ａとを有する。通電部１４１Ａの一端はソース端子１３２Ａに半田接続されており、通電部１４１Ａの他端はソースバスバー１１２に半田接続されている。即ち、接続シート１４Ａの他端は半田接続部１５Ａを介してソースバスバー１１２と接続している。
このように、ソース端子１３２Ａがソースバスバー１１２を向くようにＦＥＴ１３Ａが配置されているので、ソース端子１３２Ａがソースバスバー１１２を向いていない場合に比べて接続シート１４Ａの長さを短くすることができ、本実施形態に係る電力回路３０の構造を簡単にすることができる。
一方、ＦＥＴ１３Ｂは、素子本体１３４Ｂと、素子本体１３４Ｂを挟んで相互反対側に４つのドレイン端子１３１Ｂ（第１端子、第２端子）及び３つのソース端子１３２Ｂ（第２端子、第１端子）を有する。例えば、素子本体１３４Ｂの一側面側にドレイン端子１３１Ｂが設けられ、前記一側面と対向する側面側にソース端子１３２Ｂが設けられている。また、ＦＥＴ１３Ｂはゲート端子１３５Ｂを有し、例えばゲート端子１３５Ｂはソース端子１３２Ｂの付近に設けられている。
ＦＥＴ１３Ｂは半田付けによってソースバスバー１１２に固定されている。即ち、ＦＥＴ１３Ｂの底面とソースバスバー１１２との間には半田固定部１３３Ｂが介在している。半田固定部１３３Ｂは、ＦＥＴ１３Ｂの底面の少なくとも一部をソースバスバー１１２に半田付けしている。
例えば、ＦＥＴ１３Ｂのソース端子１３２Ｂは半田接続によって、ソースバスバー１１２と電気的に接続している。即ち、ソース端子１３２Ｂは直接的にソースバスバー１１２と電気的接続している。
一方、ＦＥＴ１３Ｂは、ドレイン端子１３１Ｂがドレインバスバー１１１を向くように、換言すれば、ドレイン端子１３１Ｂが第１絶縁領域１１４を向くように、配置されている。また、ドレイン端子１３１Ｂは、接続シート１４Ｂ（第２接続シート、第１接続シート）を介して、第１絶縁領域１１４を挟んで隔てられたドレインバスバー１１１と電気的に接続されている。
接続シート１４Ｂはドレイン端子１３１Ｂとドレインバスバー１１１とを電気的に接続させる、線状の通電部１４１Ｂ（図４中、破線にて表示）と、通電部１４１Ｂをソースバスバー１１２から絶縁させる絶縁部１４２Ｂとを有する。通電部１４１Ｂの一端はドレイン端子１３１Ｂに半田接続されており、通電部１４１Ｂの他端はドレインバスバー１１１に半田接続されている。即ち、接続シート１４Ｂの他端は半田接続部１５Ｂを介してドレインバスバー１１１と接続している。
このように、ドレイン端子１３１Ｂがドレインバスバー１１１を向くようにＦＥＴ１３Ｂが配置されているので、ドレイン端子１３１Ｂがドレインバスバー１１１を向いていない場合に比べて接続シート１４Ｂの長さを短くすることができ、本実施形態に係る電力回路３０の構造を簡単にすることができる。
例えば、通電部１４１Ａ，１４１Ｂは銅箔からなり、絶縁部１４２Ａ，１４２Ｂはシート状の樹脂からなっており、絶縁部１４２Ａ，１４２Ｂの内部に通電部１４１Ａ，１４１Ｂが埋設されている。接続シート１４Ａ，１４Ｂは、例えばＦＰＣ（Flexible Printed Circuits）であっても良い。
また、これに限るものではなく、通電部１４１Ａ，１４１Ｂが絶縁部１４２Ａ，１４２Ｂ上に貼り付けられても良い。
なお、接続シート１４Ａ，１４Ｂは、部分的に、バスバー１１１，１１２又は第１絶縁領域１１４に固定されても良い。即ち、接続シート１４Ａ，１４Ｂは、一又は複数箇所のみが、バスバー１１１，１１２又は第１絶縁領域１１４に固定されても良い。この場合、接続シート１４Ａ，１４Ｂはその長さ方向（通電部１４１Ａ，１４１Ｂの延び方向）へある程度の変形が可能になる。従って、ＦＥＴ１３Ａ，１３Ｂでの発熱の際に、ドレイン端子１３１Ａ，１３１Ｂ又はソース端子１３２Ａ，１３２Ｂの熱膨張・収縮に応じて、接続シート１４Ａ，１４Ｂが変形できる。
ＦＥＴ１３Ａのゲート端子１３５Ａは、遠方接続シート１６Ａを介して、ソースバスバー１１２より遠方の基板部１１３と電気的に接続されている。遠方接続シート１６Ａは、バスバー１１１，１１２上に設けられ、バスバー１１１からバスバー１１２に亘って基板部１１３まで延びている。
また、ＦＥＴ１３Ｂのゲート端子１３５Ｂは、遠方接続シート１６Ｂを介して遠方の基板部１１３と電気的に接続されている。遠方接続シート１６Ｂは、ソースバスバー１１２上に設けられている。
基板部１１３は、例えば絶縁基板を有し、斯かる絶縁基板の上面には、抵抗、コイル、コンデンサ、ダイオード等の半導体素子を備えた制御回路（図示せず）が実装されると共に、これらの半導体素子を電気的に接続する回路パターンが形成されても良い。
上述したように、本実施形態に係る電力回路３０においては、ＦＥＴ１３Ａ〜１３Ｄがドレインバスバー１１１及びソースバスバー１１２に分けて固定されている。従って、通電時にＦＥＴ１３Ａ〜１３Ｄが発する熱が、ドレインバスバー１１１又はソースバスバー１１２の何れか一方に集中せず、分散される。従って、熱集中による不具合を未然に防止でき、電力回路３０における放熱の効率を高めることができる。
また、本実施形態に係る電力回路３０においては、ＦＥＴ１３Ａ〜１３Ｄがドレインバスバー１１１及びソースバスバー１１２に交互に固定されている。従って、ドレインバスバー１１１においてはＦＥＴ１３Ａ，１３Ｃ同士間に、ソースバスバー１１２においてＦＥＴ１３Ｂ，１３Ｄ同士間に間隔が生じる。よって、通電時にＦＥＴ１３Ａ〜１３Ｄが発する熱が、ドレインバスバー１１１又はソースバスバー１１２において局所的に集中せず、広く分散される。従って、電力回路３０における放熱の効率を高めることができる。
更に、ＦＥＴ１３Ａ〜１３Ｄがドレインバスバー１１１又はソースバスバー１１２に固定されるので、通電時にＦＥＴ１３Ａ〜１３Ｄに発生する熱はドレインバスバー１１１又はソースバスバー１１２に伝導さる。従って、ＦＥＴ１３Ａ〜１３Ｄに発生する熱によって、ＦＥＴ１３Ａ〜１３Ｄ自体に問題が生じることを未然に防止できる。
（実施形態２）
図７は、本実施形態に係る電力回路３０における複数のＦＥＴ１３の付近を拡大して示す拡大図である。
本実施形態に係る電力回路３０においては、実施形態１と同様、ＦＥＴ１３Ａ、ＦＥＴ１３Ｂ、ＦＥＴ１３Ｃ、ＦＥＴ１３Ｄの４つのＦＥＴ１３が、この順に、ドレインバスバー１１１及びソースバスバー１１２の境に沿って並設されている。
ＦＥＴ１３Ａ〜１３Ｄは、ドレインバスバー１１１及びソースバスバー１１２に交互に固定されており、ドレインバスバー１１１にはＦＥＴ１３Ａ及びＦＥＴ１３Ｃ（一群、他群）が固定され、ソースバスバー１１２にはＦＥＴ１３Ｂ及びＦＥＴ１３Ｄ（他群、一群）が固定されている。
即ち、ＦＥＴ１３Ａはドレインバスバー１１１に固定され、ＦＥＴ１３Ｂはソースバスバー１１２に固定され、ＦＥＴ１３Ｃはドレインバスバー１１１に固定され、ＦＥＴ１３Ｄはソースバスバー１１２に夫々固定されている。
他、ＦＥＴ１３Ａ〜１３Ｄの構造及びＦＥＴ１３Ａ〜１３Ｄとバスバー１１１，１１２との電気的接続方法については、実施形態１にて説明しており、詳しい説明を省略する。
本実施形態に係る電力回路３０において、ＦＥＴ１３Ａ，１３Ｃは第１熱伝部材４０Ａ，４０Ｃ（第１熱伝部材、第２熱伝部材）を夫々有し、ＦＥＴ１３Ｂ，１３Ｄは第２熱伝部材５０Ｂ，５０Ｄ（第２熱伝部材、第１熱伝部材）を夫々有している。
第１熱伝部材４０Ａ，４０Ｃは、接続シート１４Ａ，１４Ｃの一部と、接続シート１４Ａ，１４Ｃの前記一部付近のソースバスバー１１２とを夫々覆う。即ち、第１熱伝部材４０Ａ，４０Ｃは、接続シート１４Ａ，１４Ｃとソースバスバー１１２との両方に接触している。従って、接続シート１４Ａ，１４Ｃに発生する熱をソースバスバー１１２に伝導させることができる。
また、第２熱伝部材５０Ｂ，５０Ｄは、接続シート１４Ｂ，１４Ｄの一部と、接続シート１４Ｂ，１４Ｄの前記一部付近のドレインバスバー１１１とを夫々覆う。即ち、第２熱伝部材５０Ｂ，５０Ｄは、接続シート１４Ｂ，１４Ｄとドレインバスバー１１１との両方に接触している。従って、接続シート１４Ｂ，１４Ｄに発生する熱をドレインバスバー１１１に伝導させることができる。
第１熱伝部材４０Ａ，４０Ｃ及び第２熱伝部材５０Ｂ，５０Ｄは、例えば、アクリル、シリコン、ポリオフィレン等の熱伝導率の優れた材料からなる。
以下において、第１熱伝部材４０Ａ，４０Ｃを第１熱伝部材４０とも言い、第２熱伝部材５０Ｂ，５０Ｄを第２熱伝部材５０とも言う。
以上のように、本実施形態に係る電力回路３０は第１熱伝部材４０及び第２熱伝部材５０を備えているので、接続シート１４Ａ〜１４Ｄに発生する熱をドレインバスバー１１１又はソースバスバー１１２に伝導させることによって、分散させ、また空冷させる。従って、電力回路３０における放熱の効率を高めることができる。
実施形態１と同様の部分については、同一の符号を付して詳細な説明を省略する。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１０ 基板構造体
１３ ＦＥＴ
１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ 接続シート
３０ 電力回路
４０ 第１熱伝部材
５０ 第２熱伝部材
１１１ドレインバスバー
１１２ ソースバスバー
１１４ 第１絶縁領域
１１５ 第２絶縁領域
１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄ ドレイン端子
１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄ ソース端子
１３５Ａ，１３５Ｂ，１３５Ｃ，１３５Ｄ ゲート端子

Claims (5)

  1. 複数の半導体素子の端子と接続する２つの導電片が一平面に設けられており、前記導電片同士の間に介在する絶縁部を備える回路基板であって、
    前記複数の半導体素子のうち、一群が固定される第１導電片と、
    前記複数の半導体素子のうち、他群が固定される第２導電片とを備え、
    前記複数の半導体素子は、前記第１導電片及び前記第２導電片に交互に固定されている回路基板。
  2. 前記一群の半導体素子の数は、前記他群の半導体素子の数と同数である請求項１に記載の回路基板。
  3. 各半導体素子は、該半導体素子の本体に対して相互反対側に設けられた第１端子及び第２端子を有し、
    前記他群の半導体素子は、前記第１端子が前記第１導電片を向くように配置され、前記第１端子が導電性の第１接続シートを介して前記第１導電片と接続しており、
    前記一群の半導体素子は、前記第２端子が前記第２導電片を向くように配置され、前記第２端子が導電性の第２接続シートを介して前記第２導電片と接続している請求項１又は２に記載の回路基板。
  4. 前記第１接続シートを覆い、前記第１接続シートの熱を前記第１導電片又は前記第２導電片に伝達する第１熱伝部材と、
    前記第２接続シートを覆い、前記第２接続シートの熱を前記第１導電片又は前記第２導電片に伝達する第２熱伝部材と
    を備える請求項３に記載の回路基板。
  5. 前記第１接続シート又は前記第２接続シートはＦＰＣ（Flexible Printed Circuits）である請求項３又は４に記載の回路基板。
JP2018135249A 2018-07-18 2018-07-18 回路基板 Pending JP2020013895A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018135249A JP2020013895A (ja) 2018-07-18 2018-07-18 回路基板
US17/257,132 US20210358852A1 (en) 2018-07-18 2019-07-12 Circuit substrate
CN201980044553.8A CN112368834A (zh) 2018-07-18 2019-07-12 电路基板
DE112019003610.6T DE112019003610T5 (de) 2018-07-18 2019-07-12 Schaltungssubstrat
PCT/JP2019/027776 WO2020017469A1 (ja) 2018-07-18 2019-07-12 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018135249A JP2020013895A (ja) 2018-07-18 2018-07-18 回路基板

Publications (1)

Publication Number Publication Date
JP2020013895A true JP2020013895A (ja) 2020-01-23

Family

ID=69164491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018135249A Pending JP2020013895A (ja) 2018-07-18 2018-07-18 回路基板

Country Status (5)

Country Link
US (1) US20210358852A1 (ja)
JP (1) JP2020013895A (ja)
CN (1) CN112368834A (ja)
DE (1) DE112019003610T5 (ja)
WO (1) WO2020017469A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118987A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 電力用半導体モジュール
US20150222202A1 (en) * 2012-09-24 2015-08-06 Tm4 Inc. Topology for controlled power switch module
JP2016220277A (ja) * 2015-05-14 2016-12-22 矢崎総業株式会社 電気接続箱
WO2017131044A1 (ja) * 2016-01-27 2017-08-03 株式会社オートネットワーク技術研究所 回路構成体
CN107464785A (zh) * 2017-08-30 2017-12-12 扬州国扬电子有限公司 一种多支路交错排布的双面散热功率模块
WO2018123584A1 (ja) * 2016-12-28 2018-07-05 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674164B1 (en) * 1999-04-26 2004-01-06 Aerovironment, Inc. System for uniformly interconnecting and cooling
JP3634709B2 (ja) * 2000-02-22 2005-03-30 三洋電機株式会社 半導体モジュール
JP4381845B2 (ja) * 2004-02-19 2009-12-09 株式会社オートネットワーク技術研究所 ヒューズモジュール
JP2006093440A (ja) * 2004-09-24 2006-04-06 Denso Corp 熱電変換装置
US20060022355A1 (en) * 2004-07-29 2006-02-02 Takayuki Murai Power module and electric transportation apparatus incorporating the same
JP4565001B2 (ja) * 2007-12-27 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置及びそれを備えた移動体
US9755126B2 (en) * 2012-07-30 2017-09-05 Ushio Denki Kabushiki Kaisha Light source unit
JP6115779B2 (ja) * 2013-11-13 2017-04-19 株式会社オートネットワーク技術研究所 スイッチング基板
CN209150089U (zh) * 2016-04-01 2019-07-23 三菱电机株式会社 半导体装置
JP2017208508A (ja) * 2016-05-20 2017-11-24 株式会社オートネットワーク技術研究所 回路構成体
JP2018098369A (ja) * 2016-12-14 2018-06-21 株式会社オートネットワーク技術研究所 回路構成体
JP6705393B2 (ja) * 2017-02-03 2020-06-03 三菱電機株式会社 半導体装置及び電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118987A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 電力用半導体モジュール
US20150222202A1 (en) * 2012-09-24 2015-08-06 Tm4 Inc. Topology for controlled power switch module
JP2016220277A (ja) * 2015-05-14 2016-12-22 矢崎総業株式会社 電気接続箱
WO2017131044A1 (ja) * 2016-01-27 2017-08-03 株式会社オートネットワーク技術研究所 回路構成体
WO2018123584A1 (ja) * 2016-12-28 2018-07-05 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
CN107464785A (zh) * 2017-08-30 2017-12-12 扬州国扬电子有限公司 一种多支路交错排布的双面散热功率模块

Also Published As

Publication number Publication date
DE112019003610T5 (de) 2021-04-08
CN112368834A (zh) 2021-02-12
US20210358852A1 (en) 2021-11-18
WO2020017469A1 (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
JP2003218562A (ja) 電気接続箱
JP2006060924A (ja) 電気接続箱
JP2019096769A (ja) 回路構成体
JP3958590B2 (ja) 電気接続箱用配電ユニット及び電気接続箱
JP5582357B2 (ja) 電気接続箱
JP2018195697A (ja) 回路装置
JP4387290B2 (ja) 回路構成体
JP7151232B2 (ja) 回路基板
WO2020017469A1 (ja) 回路基板
US20210368618A1 (en) Circuit assembly and electrical junction box
JPH10135582A (ja) 電子回路ユニット
JP2009017624A (ja) モータ制御装置
JP2015104183A (ja) 回路構成体およびｄｃ−ｄｃコンバータ装置
JP6503650B2 (ja) 電力変換装置の冷却構造
JP7218677B2 (ja) 基板構造体
JP6662911B2 (ja) 電力変換装置
WO2020017470A1 (ja) 基板構造体
WO2020017468A1 (ja) 回路基板
JP7172471B2 (ja) 基板構造体
JP2009021290A (ja) プリント配線板上に実装された発熱性デバイスの放熱構造
JP2009188192A (ja) 回路装置
JPH08275339A (ja) 電子回路ユニット内蔵の電気接続箱の放熱構造
JP6657001B2 (ja) プリント配線板
JP3966820B2 (ja) Ｐｗｍモジュール
JP6079558B2 (ja) 回路構成体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220531