WO2020017470A1 - 基板構造体 - Google Patents

基板構造体 Download PDF

Info

Publication number
WO2020017470A1
WO2020017470A1 PCT/JP2019/027779 JP2019027779W WO2020017470A1 WO 2020017470 A1 WO2020017470 A1 WO 2020017470A1 JP 2019027779 W JP2019027779 W JP 2019027779W WO 2020017470 A1 WO2020017470 A1 WO 2020017470A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
conductive
bus bar
substrate structure
group sheet
Prior art date
Application number
PCT/JP2019/027779
Other languages
English (en)
French (fr)
Inventor
俊悟 平谷
奥見　慎祐
有延 中村
原口　章
Original Assignee
株式会社オートネットワーク技術研究所
住友電装株式会社
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社 filed Critical 株式会社オートネットワーク技術研究所
Priority to US17/260,913 priority Critical patent/US11343913B2/en
Priority to CN201980044247.4A priority patent/CN112400361B/zh
Publication of WO2020017470A1 publication Critical patent/WO2020017470A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/16—Distribution boxes; Connection or junction boxes structurally associated with support for line-connecting terminals within the box
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10272—Busbars, i.e. thick metal bars mounted on the printed circuit board [PCB] as high-current conductors

Definitions

  • the present invention relates to a substrate structure.
  • This application claims priority based on Japanese Patent Application No. 2018-135251 filed on Jul. 18, 2018, and incorporates all the contents described in the Japanese application.
  • a conductive piece also called a bus bar or the like
  • a conductive piece that forms a circuit for conducting a relatively large current
  • a substrate on which a conductive pattern that constitutes a circuit for conducting a relatively small current is formed.
  • Substrate structures are generally known.
  • Patent Literature 1 discloses a pair of bus bars, a power semiconductor mounted on the pair of bus bars, a control board on which a control unit for controlling the power semiconductor is mounted, and an upper surface of the pair of bus bars.
  • An electric connection box having a control terminal of the power semiconductor and an FPC for electrically connecting the control board is disclosed.
  • a substrate structure includes a first circuit board having a conductive piece, and a second circuit board spaced apart from the first circuit board, and a plurality of semiconductor elements are arranged on the conductive piece.
  • a conductive line group sheet provided with conductive lines is provided, and the semiconductor elements arranged in parallel are provided so that the specific terminals are arranged in the same direction as the juxtaposed direction.
  • FIG. 2 is an exploded view of the electric device according to the embodiment. It is the top view which looked at the board
  • FIG. 3 is an enlarged view showing, in an enlarged manner, the vicinity of a juxtaposed FET in the substrate structure according to the present embodiment.
  • the FPC covers substantially the entire surface of the pair of bus bars, it is necessary to provide a notch in the FPC according to the position of each terminal of the power semiconductor for electrical connection between the power semiconductor and the pair of bus bars. Therefore, the shape of the FPC becomes complicated.
  • an object is to provide a compact substrate structure with a simpler structure.
  • a substrate structure includes a first circuit board having a conductive piece, and a second circuit board separated from the first circuit board, and a plurality of semiconductors are provided on the conductive piece.
  • An element is arranged, and a terminal of the plurality of semiconductor elements is a substrate structure connected to the conductive piece.
  • the substrate structure covers a part of the conductive piece and energizes a specific terminal of each semiconductor element and the second circuit board.
  • the semiconductor device is provided with a plurality of conductive wires provided with a plurality of conductive wires to be provided, and the semiconductor elements arranged in parallel are provided so that the specific terminals are arranged in the same direction as the parallel arrangement direction.
  • the specific terminals of the plurality of semiconductor elements of the first circuit board are collectively connected to the second circuit board spaced apart from the first circuit board via the conductive line group sheet.
  • the specific terminals are arranged in the same direction with respect to the juxtaposed direction in the plurality of juxtaposed semiconductor elements. Therefore, the conductive wire group sheet only needs to be provided near the specific terminals of the plurality of semiconductor elements arranged in parallel, and the conductive wire group sheet can be reduced in size and can have a simple structure. As a result, the substrate structure can be made compact.
  • the energizing line group sheet includes an insulating film that insulates the conductive piece from the energizing line, and a part of the energizing line group sheet is formed of the conductive piece.
  • An upper circuit element attached to the upper side and disposed on a part of the energization line group sheet.
  • the upper circuit element is disposed above the conductive piece and on the conductive line group sheet. Therefore, another circuit element can be mounted on the upper side of the conductive piece, and the substrate structure can be made compact.
  • the energization line group sheet is an FPC (Flexible Printed Circuits).
  • an FPC is used as the conductive wire group sheet. Therefore, the manufacturing process of the circuit board can be simplified.
  • the first circuit board and the second circuit board are disposed to face each other, and the current-carrying line group sheet includes a second circuit board in the first circuit board. Affixed to the surface facing the circuit board.
  • the length of the energization line group sheet up to the second circuit board is reduced because the energization line group sheet is attached to the first circuit board on the surface facing the second circuit board. Can be done.
  • the semiconductor element is a field-effect transistor, and the specific terminal is a gate terminal.
  • the gate terminals of the plurality of field effect transistors of the first circuit board are collectively connected to the second circuit board separated from the first circuit board via the conductive line group sheet. ing. Further, the gate terminals of the plurality of field effect transistors arranged side by side are arranged in the same direction as the direction of the juxtaposition. Therefore, the conductive line group sheet need only be provided near the gate terminals of the plurality of field effect transistors arranged in parallel, and the conductive line group sheet can be reduced in size and can have a simple structure.
  • FIG. 1 is a front view of an electric device 1 according to the present embodiment.
  • the electric device 1 constitutes an electric connection box arranged on a power supply path between a power supply such as a battery included in a vehicle and a load including a vehicle-mounted electric component such as a lamp and a wiper or a motor.
  • the electric device 1 is used as a semiconductor element such as a DC-DC converter and an inverter.
  • the electric device 1 includes a substrate structure 10 and a support member 20 that supports the substrate structure 10.
  • FIG. 2 is an exploded view of the electric device 1 according to the present embodiment.
  • the front, rear, left, right, right, upper, and lower sides of the electric device 1 are shown in front, rear, left, right, and up and down directions shown in FIGS. Is defined.
  • description will be made using the front-back, left-right, and up-down directions defined as above.
  • the board structure 10 includes a power circuit board 30 (first circuit board) having a bus bar that constitutes a power circuit, a semiconductor element 13 mounted on the bus bar, and the like, and a control circuit that controls on / off of the power circuit board 30. And a substrate 12 (second circuit board).
  • the semiconductor element 13 is appropriately mounted according to the use of the electric device 1 and includes, for example, a switching element such as an FET (Field Effect Transistor), a resistor, a coil, a capacitor, and the like.
  • the support member 20 has a base 21 having a support surface 211 for supporting the substrate structure 10 on an upper surface, a heat radiator 22 provided on a surface (lower surface 212) opposite to the support surface 211, and a heat radiator 22 therebetween. And a plurality of legs (not shown) provided at both left and right ends of the base 21.
  • the base 21, the radiator 22, and the legs of the support member 20 are integrally formed, for example, by die casting using a metal material such as aluminum or an aluminum alloy.
  • the base 21 is a rectangular flat plate member having an appropriate thickness.
  • the substrate structure 10 is fixed to the support surface 211 of the base 21 by a known method such as bonding, screwing, or soldering.
  • the heat radiating portion 22 includes a plurality of heat radiating fins 221 protruding downward from the lower surface 212 of the base 21 and radiates heat generated from the substrate structure 10 to the outside.
  • the plurality of radiating fins 221 extend in the left-right direction and are arranged side by side at predetermined intervals in the front-rear direction.
  • FIG. 3 is a plan view of the substrate structure 10 of the electric device 1 according to the present embodiment as viewed from above.
  • FIG. 3 shows the board structure 10 with the control circuit board 12 removed for convenience of explanation.
  • the board structure 10 includes a power circuit board 30, a control circuit board 12 on which a control circuit for giving an on / off signal to the power circuit board 30 is mounted, and a housing 11 for housing the power circuit board 30 and the control circuit board 12. And The control circuit board 12 and the power circuit board 30 are provided separately from each other.
  • the power circuit board 30 receives bus bars 111 and 112 (conductive pieces) and control signals from the control circuit board 12 on the opposing surface facing the control circuit board 12, and energizes / deenergizes based on the input control signals. And a plurality of semiconductor switching elements 13 (semiconductor elements) for switching between them.
  • the power circuit board 30 has the bus bars 111 and 112 provided on the same plane.
  • An insulating region 114 is interposed between the bus bar 111 and the bus bar 112.
  • the insulating region 114 is hidden by a conductive line group sheet 16 described later.
  • the insulating region 114 is represented by a dashed line.
  • the bus bar 111 has a rectangular plate shape, and the bus bar 112 is provided near two adjacent sides of the bus bar 111 with the insulating region 114 interposed therebetween. Like the bus bar 111, the bus bar 112 also has a plate shape.
  • the bus bar 111 and the bus bar 112 are conductive plate members formed of a metal material such as copper or a copper alloy.
  • the insulating region 114 is manufactured by insert molding using an insulating resin material such as phenol resin or glass epoxy resin.
  • the insulating region 114 may be formed integrally with the housing 11, for example.
  • the semiconductor switching element 13 is, for example, a field effect transistor (FET), and more specifically, a surface-mount type power MOSFET.
  • FET 13 field effect transistor
  • the semiconductor switching element 13 (hereinafter, referred to as FET 13) is arranged on the bus bar 111 or the bus bar 112. In the present embodiment, a case where seven FETs 13 are arranged on the bus bar 111 will be described as an example.
  • the four FETs 13 are arranged side by side along one long side of the rectangular bus bar 111, and the remaining three FETs 13 are connected to one short side adjacent to the one long side. It is juxtaposed along.
  • the four FETs 13 arranged side by side along the one long side of the bus bar 111 and the three FETs 13 arranged side by side along the one short side of the bus bar 111 are arranged side by side in different directions. I have.
  • the bus bar 111 is a bus bar connected to the drain terminal of the FET 13, and the bus bar 112 is a bus bar connected to the source terminal of the FET 13.
  • the bus bar 111 and the bus bar 112 are also referred to as a drain bus bar 111 and a source bus bar 112, respectively.
  • a semiconductor element such as a Zener diode may be mounted above the bus bars 111 and 112 in addition to the FET 13.
  • FIG. 3 for convenience of description, a configuration in which the four FETs 13 are arranged side by side on one long side of the drain bus bar 111 and the three FETs 13 are arranged side by side on one short side of the drain bus bar 111 Although shown, it is not limited to this.
  • Four or more FETs 13 may be juxtaposed on the one long side of the drain bus bar 111, and three or more FETs 13 may be juxtaposed on the one short side of the drain bus bar 111.
  • FIG. 4 is an enlarged view showing the vicinity of the juxtaposed FETs 13 in the substrate structure 10 according to the present embodiment. That is, FIG. 4 is an enlarged view of an oval portion of a broken line in FIG.
  • the conducting wire group sheet 16 is provided.
  • the energizing line group sheet 16 covers a part of the source bus bar 112 and energizes the gate terminal 135 (specific terminal) of each FET 13 and the control circuit board 12.
  • the conducting wire group sheet 16 has an L-shape.
  • the conductive line group sheet 16 is provided along the one long side and the one short side of the drain bus bar 111 so as to cover the insulating region 114.
  • the conductive line group sheet 16 includes conductive lines 161 for electrically connecting the gate terminals 135 of the respective FETs 13 to the control circuit board 12, and insulating films 162 for insulating the conductive lines 161 from the drain bus bar 111 and the source bus bar 112. .
  • the gate terminal 135 of each FET 13 is electrically connected to the control circuit board 12 via the respective conductive line 161, and the conductive line group sheet 16 has the plurality of conductive lines 161 collectively.
  • the conducting wire 161 is made of copper foil
  • the insulating film 162 is made of resin
  • a plurality of conducting wires 161 are embedded inside the insulating film 162.
  • the conductive line group sheet 16 may be, for example, FPCs (Flexible Printed Circuits). The present invention is not limited to this, and a plurality of conducting wires 161 may be attached on the insulating film 162.
  • the conducting wire group sheet 16 has an extension 163 at one end, and the extension 163 extends to the control circuit board 12 arranged opposite to the power circuit board 30 and is electrically connected to the control circuit board 12. ing. In FIG. 2, for convenience, the energizing wire group sheet 16 is shown as being cut off, but it is actually connected.
  • FET 13A On the one long side of the drain bus bar 111, four FETs 13 of FET 13A, FET 13B, FET 13C and FET 13D are arranged in this order.
  • the FETs 13A to 13D are also collectively referred to as FET13.
  • the FETs 13A to 13D are fixed to the drain bus bar 111.
  • the FETs 13A to 13D are provided such that the gate terminals 135 are arranged in the same direction as the juxtaposed direction. 3 and 4, the gate terminals 135 of the FETs 13A to 13D are all arranged so as to face backward, that is, to the outside of the drain bus bar 111.
  • the FET 13A has an element body 134A and a drain terminal 131A and three source terminals 132A on opposite sides of the element body 134A.
  • a drain terminal 131A is provided on the front side with respect to the element body 134A
  • a source terminal 132A is provided on the rear side.
  • the FET 13A has a gate terminal 135A.
  • the gate terminal 135A is provided near the source terminal 132A.
  • the position of the gate terminal 135A is not limited to this.
  • the FET 13A is fixed to the drain bus bar 111 by soldering. Further, the drain terminal 131A of the FET 13A is electrically connected to the drain bus bar 111 by solder connection.
  • the FET 13A is arranged along the insulating region 114 such that the source terminal 132A faces backward, in other words, the source terminal 132A faces the source bus bar 112.
  • the source terminal 132A is electrically connected to the source bus bar 112 separated by the insulating region 114 via the connection sheet 14A. That is, the connection sheet 14A is provided on the bus bars 111 and 112 so as to straddle the insulating region 114.
  • connection sheet 14A electrically connects the source terminal 132A and the source bus bar 112, and has a linear conductive portion 141A (indicated by a broken line in FIG. 4) and an insulating portion 142A for insulating the conductive portion 141A from the drain bus bar 111. And One end of the conducting part 141A is soldered to the source terminal 132A, and the other end of the conducting part 141A is soldered to the source bus bar 112. That is, the other end of the connection sheet 14A is connected to the source bus bar 112 via the solder connection portion 15A.
  • the connection sheet 14A may be, for example, an FPC.
  • the gate terminal 135A of the FET 13A is electrically connected to one end of the conducting line 161A of the conducting line group sheet 16.
  • the conducting wire 161A extends to the control circuit board 12 through the extension 163, and the other end of the conducting wire 161A is electrically connected to the control circuit board 12.
  • the FET 13B has a drain terminal 131B, a source terminal 132B, and a gate terminal 135B, and the source terminal 132B is connected to the source bus bar 112 via the connection sheet 14B.
  • the connection sheet 14B is soldered to the source bus bar 112 at the solder connection portion 15B.
  • the gate terminal 135B is electrically connected to one end of the conducting line 161B.
  • the FET 13C has a drain terminal 131C, a source terminal 132C, and a gate terminal 135C.
  • the source terminal 132C is connected to the source bus bar 112 via the connection sheet 14C.
  • the connection sheet 14C is soldered to the source bus bar 112 at a solder connection portion 15C.
  • the gate terminal 135C is electrically connected to one end of the conducting line 161C.
  • the FET 13D has a drain terminal 131D, a source terminal 132D, and a gate terminal 135D.
  • the source terminal 132D is connected to the source bus bar 112 via the connection sheet 14D.
  • the connection sheet 14D is soldered to the source bus bar 112 at a solder connection portion 15D.
  • the gate terminal 135D is electrically connected to one end of the conduction line 161D.
  • connection relationship between each of the FET 13B, the FET 13C, and the FET 13D, the drain bus bar 111, the source bus bar 112, and the conductive line group sheet 16 is the same as that of the FET 13A, and the detailed description is omitted.
  • the conductive line group sheet 16 is provided along the insulating region 114 so as to cover the insulating region 114 and a part of the source bus bar 112.
  • notches (not shown) are respectively formed at positions corresponding to the solder connection portions 15A to 15D.
  • the solder connection portions 15A to 15D are connected to the source bus bar 112 hidden under the conductive line group sheet 16 through the cutouts.
  • the energization line group sheet 16 includes energization lines 161A to 161D for energizing the gate terminals 135A to 135D of the FETs 13A to 13D and the control circuit board 12. Specifically, in the conductive wire group sheet 16, the conductive wires 161A to 161D are formed on the flexible insulating film 162.
  • the gate terminals 135A to 135D of the FETs 13A to 13D are electrically connected to the control circuit board 12 through the flexible and variable conductive line group sheet 16.
  • the gate busbar is connected between the control circuit board 12 and the power circuit board 30. Be placed. Therefore, the size of the gate bus bar is determined by the distance between the control circuit board 12 and the power circuit board 30, and requires accuracy. Further, when the number of the gate bus bars is large, the weight of the substrate structure 10 increases.
  • the energization line group sheet 16 has energization lines (energization lines 161A to 161D in FIGS. 3 and 4) for all the FETs 13 collectively.
  • the gate terminals 135 of all the FETs 13 are electrically connected to the control circuit board 12 via the deformable conductive line group sheet 16.
  • the degree of freedom in design is increased, it is possible to cope with design errors, and the weight of the substrate structure 10 can be reduced.
  • the gate bus bar does not exist, the structure is simplified, and such a space can be effectively used.
  • the FETs 13A to 13D are provided such that all the gate terminals 135A to 135D of the FETs 13A to 13D are arranged backward. That is, the gate terminals 135 of all the FETs 13 are arranged on the insulating region 114 side, and all the gate terminals 135 are directed to the conductive line group sheet 16. In this state, all the gate terminals 135 are connected to the conducting wires 161 of the conducting wire group sheet 16, respectively.
  • the conductive line group sheet 16 may be provided only on a part of the source bus bar 112 except the drain bus bar 111, and the conductive line group sheet 16 can be simplified. Further, since the drain bus bar 111 is not covered, there is no need to form a cutout for connecting the drain terminal 131 of each FET 13 to the drain bus bar 111, and the structure is simplified. Further, the length of the conducting wire 161 can be reduced as much as possible, and the conducting wire group sheet 16 can be downsized. Therefore, the substrate structure 10 can be made compact.
  • bus bars 111 and 112 and seven FETs 13 are provided on a surface of the power circuit board 30 facing the control circuit board 12.
  • the group sheet 16 is stuck. Therefore, the extension portion 163 of the conductive wire group sheet 16 can be reduced, and the substrate structure 10 can be further compacted.
  • a circuit element 18 such as a resistor, a coil, a capacitor, and a semiconductor element is further mounted on a portion attached to the source bus bar 112.
  • the upper circuit element 18 is insulated from the bus bars 111 and 112 by the insulating film 162.
  • the upper circuit element 18 is electrically connected to, for example, a circuit pattern (not shown) formed on the insulating film 162, or is connected to the control circuit board 12 via a predetermined conducting wire formed on the insulating film 162. May be connected.
  • the semiconductor elements can be arranged on the bus bars 111 and 112 without complicating the configuration, so that the space above the bus bars 111 and 112 can be provided. Can be used effectively. Therefore, the size of the substrate structure 10 can be further reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Connection Or Junction Boxes (AREA)

Abstract

バスバー（１１１，１１２）を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、バスバー（１１１，１１２）に複数のＦＥＴ（１３Ａ～１３Ｄ）が配置され、前記複数のＦＥＴ（１３Ａ～１３Ｄ）の端子がバスバー（１１１，１１２）と接続する基板構造体であって、バスバー（１１２）の一部を覆い、各ＦＥＴ（１３Ａ～１３Ｄ）のゲート端子（１３５Ａ～１３５Ｄ）と前記第２回路基板とを通電させる複数の通電線（１６１Ａ～１６１Ｄ）が設けられている通電線群シート（１６）を備え、並設される半導体素子ＦＥＴ（１３Ａ～１３Ｄ）は、並設方向に対して同一方向にゲート端子（１３５Ａ～１３５Ｄ）が配置するように設けられている。

Description

基板構造体
　本発明は基板構造体に関する。
　本出願は、２０１８年７月１８日出願の日本出願第２０１８－１３５２５１号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　従来、比較的小さな電流を導通させる回路を構成する導電パターンが形成された基板に対して、比較的大きな電流を導通させるための回路を構成する導電片（バスバー等とも称される）が設けられた基板構造体が一般的に知られている。
　特許文献１には、一対のバスバーと、斯かる一対のバスバー上に実装されたパワー半導体と、該パワー半導体を制御する制御部を実装した制御基板と、前記一対のバスバーの上面に設けられて前記パワー半導体の制御端子及び前記制御基板を電気的に接続するＦＰＣとを有する電気接続箱が開示されている。
特開２０１６－２２０２７７号公報
　本開示の一態様に係る基板構造体は、導電片を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、前記導電片に複数の半導体素子が配置され、前記複数の半導体素子の端子が前記導電片と接続する基板構造体であって、前記導電片の一部を覆い、各半導体素子の特定端子と前記第２回路基板とを通電させる複数の通電線が設けられている通電線群シートを備え、並設される半導体素子同士は、並設方向に対して同一方向に前記特定端子が配置するように設けられている。
本実施形態に係る電気装置の正面図である。 本実施形態に係る電気装置の分解図である。 本実施形態に係る電気装置の基板構造体を上方から見た平面図である。 本実施形態に係る基板構造体において、並設されたＦＥＴの付近を拡大して示す拡大図である。
［本開示が解決しようとする課題］
　しかしながら、特許文献１の電気接続箱においては、ＦＰＣが一対のバスバーの略全面を覆うように設けられているので、ＦＰＣが大きくなり、電気接続箱のコンパクト化が困難である。
　また、ＦＰＣが一対のバスバーの略全面を覆っているので、パワー半導体と一対のバスバーとの電気的接続のため、パワー半導体の各端子の位置に応じてＦＰＣに切り欠きを設ける必要がある。従って、ＦＰＣの形状が複雑になる。
　そこで、より簡単な構造で、コンパクトな基板構造体を提供することを目的とする。
［本開示の効果］
　本開示によれば、より簡単な構造で、コンパクトな基板構造体を提供することができる。
［本発明の実施形態の説明］
　最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（１）本開示の一態様に係る基板構造体は、導電片を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、前記導電片に複数の半導体素子が配置され、前記複数の半導体素子の端子が前記導電片と接続する基板構造体であって、前記導電片の一部を覆い、各半導体素子の特定端子と前記第２回路基板とを通電させる複数の通電線が設けられている通電線群シートを備え、並設される半導体素子は、並設方向に対して同一方向に前記特定端子が配置するように設けられている。
　本態様にあっては、第１回路基板の複数の半導体素子の特定端子が、斯かる第１回路基板から離隔配置された第２回路基板に、通電線群シートを介してまとめて接続されている。かつ、並設された複数の半導体素子は、並設方向に対して同一方向に前記特定端子が配置されている。
　従って、通電線群シートを、並設された複数の半導体素子の前記特定端子付近にのみ設ければ良く、通電線群シートを小型化し、かつ簡単な構造にすることができる。ひいては、基板構造体をコンパクト化できる。
（２）本開示の一態様に係る基板構造体は、前記通電線群シートは前記導電片と前記通電線とを絶縁させる絶縁フィルムを含み、前記通電線群シートの一部は前記導電片の上に貼り付けられ、前記通電線群シートの一部上に配置された上側回路素子を備える。
　本態様にあっては、導電片の上側であって、通電線群シートの上に上側回路素子が配置されている。従って、導電片の上側にも他の回路素子を実装でき、基板構造体をコンパクト化できる。
（３）本開示の一態様に係る基板構造体は、前記通電線群シートはＦＰＣ（Flexible Printed Circuits）である。
　本態様にあっては、通電線群シートとしてＦＰＣを用いる。従って、回路基板の製造工程を簡素化できる。
（４）本開示の一態様に係る基板構造体は、前記第１回路基板及び前記第２回路基板は対向配置されており、前記通電線群シートは、前記第１回路基板において、前記第２回路基板との対向面に貼り付けられている。
　本態様にあっては、通電線群シートが、第１回路基板において、第２回路基板との対向面に貼り付けられているので、第２回路基板までの通電線群シートの長さを短縮させることが出来る。
（５）本開示の一態様に係る基板構造体は、前記半導体素子は電界効果トランジスタであり、前記特定端子はゲート端子である。
　本態様にあっては、第１回路基板の複数の電界効果トランジスタのゲート端子が、斯かる第１回路基板から離隔配置された第２回路基板に、通電線群シートを介してまとめて接続されている。かつ、並設された複数の電界効果トランジスタは、並設方向に対して同一方向にゲート端子が配置されている。
　従って、通電線群シートを、並設された複数の電界効果トランジスタのゲート端子付近にのみ設ければ良く、通電線群シートを小型化し、かつ簡単な構造にすることができる。
[本発明の実施形態の詳細]
　本発明をその実施形態を示す図面に基づいて具体的に説明する。本開示の実施形態に係る基板構造体を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　以下においては、本実施形態に係る基板構造体を備えた電気装置を例に挙げて説明する。
　図１は、本実施形態に係る電気装置１の正面図である。
　電気装置１は、車両が備えるバッテリなどの電源と、ランプ、ワイパ等の車載電装品又はモータなどからなる負荷との間の電力供給経路に配される電気接続箱を構成する。電気装置１は、例えばＤＣ－ＤＣコンバータ、インバータなどの半導体素子として用いられる。
　電気装置１は、基板構造体１０と、基板構造体１０を支持する支持部材２０とを備える。図２は、本実施形態に係る電気装置１の分解図である。
　本実施形態では、便宜上、図１及び図２に示す前後、左右、上下の各方向により、電気装置１の「前」、「後」、「左」、「右」、「上」、「下」を定義する。以下では、このように定義される前後、左右、上下の各方向を用いて説明する。
　基板構造体１０は、電力回路を構成するバスバー及びバスバーに実装される半導体素子１３等を有する電力回路基板３０（第１回路基板）と、電力回路基板３０のオン／オフ等を制御する制御回路基板１２（第２回路基板）とを備える。半導体素子１３は、電気装置１の用途に応じて適宜実装され、例えばＦＥＴ（Field Effect Transistor）などのスイッチング素子、抵抗、コイル、コンデンサ等を含む。
　支持部材２０は、上面に基板構造体１０を支持する支持面２１１を有する基部２１と、支持面２１１とは反対側の面（下面２１２）に設けられた放熱部２２と、放熱部２２を挟んで基部２１の左右両端に設けられた複数の脚部（図示せず）とを備える。支持部材２０が備える基部２１、放熱部２２、及び前記脚部は、例えば、アルミニウム、アルミニウム合金等の金属材料を用いたダイキャストにより一体的に成形される。
　基部２１は、適宜の厚みを有する矩形状の平板部材である。基部２１の支持面２１１には、接着、ネジ止め、ハンダ付け等の公知の方法にて、基板構造体１０が固定される。
　放熱部２２は、基部２１の下面２１２から下方に向けて突出した複数の放熱フィン２２１を備え、基板構造体１０から発せられる熱を外部へ放熱する。複数の放熱フィン２２１は、左右方向に延びると共に、前後方向に所定間隔を隔てて並設されている。
　図３は、本実施形態に係る電気装置１の基板構造体１０を上方から見た平面図である。図３においては、説明の便宜上、制御回路基板１２を除去した状態での基板構造体１０を示している。
　基板構造体１０は、電力回路基板３０と、電力回路基板３０にオン／オフ信号を与える制御回路が実装された制御回路基板１２と、電力回路基板３０及び制御回路基板１２を収容する収容部１１とを備える。制御回路基板１２及び電力回路基板３０は夫々分離して設けられている。
　電力回路基板３０は、制御回路基板１２と対向する対向面に、バスバー１１１，１１２（導電片）と、制御回路基板１２からの制御信号が入力され、入力された制御信号に基づき通電／非通電を切り替える複数の半導体スイッチング素子１３（半導体素子）とを設けてある。
　電力回路基板３０は、バスバー１１１，１１２が同一平面に設けられている。バスバー１１１及びバスバー１１２の間には絶縁領域１１４が介在している。絶縁領域１１４は後述する通電線群シート１６によって隠れている。図３においては、絶縁領域１１４を一点鎖線で表す。
　バスバー１１１は矩形の板状をなしており、バスバー１１１の隣り合う２つの辺付近に、絶縁領域１１４を挟んでバスバー１１２が設けられている。バスバー１１１と同様、バスバー１１２も板状をなしている。バスバー１１１及びバスバー１１２は、銅又は銅合金等の金属材料により形成された導電性板部材である。
　絶縁領域１１４は、例えばフェノール樹脂、ガラスエポキシ樹脂などの絶縁性樹脂材料を用いたインサート成形により製造される。絶縁領域１１４は、例えば、収容部１１と一体形成されても良い。
　半導体スイッチング素子１３は、例えば電界効果トランジスタ（ＦＥＴ）であり、より具体的には面実装タイプのパワーＭＯＳＦＥＴである。半導体スイッチング素子１３（以下、ＦＥＴ１３と称する）はバスバー１１１又はバスバー１１２の上に配置される。本実施形態においては、７つのＦＥＴ１３がバスバー１１１上に配置された場合を例に説明する。
　即ち、図３の例では、前記７つのうち、４つのＦＥＴ１３が矩形のバスバー１１１の一長辺に沿って並設されており、残り３つのＦＥＴ１３が前記一長辺と隣り合う一短辺に沿って並設されている。換言すれば、バスバー１１１の前記一長辺に沿って並設された４つのＦＥＴ１３と、バスバー１１１の前記一短辺に沿って並設された３つのＦＥＴ１３とは互いに異なる方向に並設されている。
　バスバー１１１はＦＥＴ１３のドレイン端子と接続するバスバーであり、バスバー１１２はＦＥＴ１３のソース端子と接続するバスバーである。以下、バスバー１１１及びバスバー１１２を夫々ドレインバスバー１１１及びソースバスバー１１２ともいう。
　また、バスバー１１１，１１２の上側にはＦＥＴ１３の他に、ツェナーダイオード等の半導体素子が実装されてもよい。
　なお、図３の例では、説明の便宜上、前記４つのＦＥＴ１３がドレインバスバー１１１の一長辺側に並設され、前記３つのＦＥＴ１３がドレインバスバー１１１の一短辺側に並設された構成について示したが、これに限定されるものではない。４つ以上のＦＥＴ１３がドレインバスバー１１１の前記一長辺側に並設され、３つ以上のＦＥＴ１３がドレインバスバー１１１の前記一短辺側に並設されても良い。
　図４は、本実施形態に係る基板構造体１０において、並設されたＦＥＴ１３の付近を拡大して示す拡大図である。即ち、図４は、図３における破線の長円部分を拡大した図である。
　ソースバスバー１１２上には、通電線群シート１６が設けられている。通電線群シート１６は、ソースバスバー１１２の一部を覆い、各ＦＥＴ１３のゲート端子１３５（特定端子）と制御回路基板１２とを通電させる。通電線群シート１６はＬ字形状をなす。通電線群シート１６は、ドレインバスバー１１１の前記一長辺及び前記一短辺に沿って、絶縁領域１１４を覆うように設けられている。
　通電線群シート１６は、各ＦＥＴ１３のゲート端子１３５と制御回路基板１２とを電気的に接続させる通電線１６１と、ドレインバスバー１１１及びソースバスバー１１２から通電線１６１を絶縁させる絶縁フィルム１６２とを有する。
　即ち、各ＦＥＴ１３のゲート端子１３５は夫々の通電線１６１を介して制御回路基板１２と電気的に接続しており、通電線群シート１６はこれら複数の通電線１６１をまとめて有する。
　例えば、通電線１６１は銅箔からなり、絶縁フィルム１６２は樹脂からなっており、絶縁フィルム１６２の内部に複数の通電線１６１が埋設されている。通電線群シート１６は、例えばＦＰＣ（Flexible Printed Circuits）であっても良い。
　また、これに限るものではなく、複数の通電線１６１が絶縁フィルム１６２上に貼り付けられても良い。
　また、通電線群シート１６は一端部に、拡張部１６３を有し、拡張部１６３が電力回路基板３０と対向配置された制御回路基板１２まで延びて、制御回路基板１２と電気的に接続している。図２においては、便宜上、通電線群シート１６が切れているように表しているが、実際にはつながっている。
　以下、ＦＥＴ１３と、ドレインバスバー１１１、ソースバスバー１１２及び通電線群シート１６との接続関係を詳しく説明する。斯かる説明は、図４に示す、前記４つのＦＥＴ１３を例に行う。また、前記３つのＦＥＴ１３については説明を省略する。
　ドレインバスバー１１１の前記一長辺側には、ＦＥＴ１３Ａ、ＦＥＴ１３Ｂ、ＦＥＴ１３Ｃ、ＦＥＴ１３Ｄの４つのＦＥＴ１３が、この順に、並設されている。以下、ＦＥＴ１３Ａ～１３ＤをまとめてＦＥＴ１３ともいう。
　ＦＥＴ１３Ａ～１３Ｄは、ドレインバスバー１１１に固定されている。この際、ＦＥＴ１３Ａ～１３Ｄは、その並設方向に対して同一方向にゲート端子１３５が配置するように設けられている。図３及び図４においては、ＦＥＴ１３Ａ～１３Ｄのゲート端子１３５が全て後方向、即ちドレインバスバー１１１の外側を向くように配置されている。
　ＦＥＴ１３Ａは、素子本体１３４Ａと、素子本体１３４Ａを挟んで相互反対側にドレイン端子１３１Ａ及び３つのソース端子１３２Ａを有する。例えば、素子本体１３４Ａに対して前方側にドレイン端子１３１Ａが設けられ、後方側にソース端子１３２Ａが設けられている。また、ＦＥＴ１３Ａはゲート端子１３５Ａを有し、例えばゲート端子１３５Ａはソース端子１３２Ａの付近に設けられている。しかし、ゲート端子１３５Ａの位置はこれに限定されるものではない。
　ＦＥＴ１３Ａは半田付けによってドレインバスバー１１１に固定されている。更に、ＦＥＴ１３Ａのドレイン端子１３１Ａは半田接続によってドレインバスバー１１１と電気的に接続している。
　一方、ＦＥＴ１３Ａは、ソース端子１３２Ａが後方を向くように、換言すれば、ソース端子１３２Ａがソースバスバー１１２を向くように、絶縁領域１１４に沿って配置されている。
　また、ソース端子１３２Ａは、接続シート１４Ａを介して、絶縁領域１１４を挟んで隔てられたソースバスバー１１２と電気的に接続されている。即ち、接続シート１４Ａは、絶縁領域１１４を跨るように、バスバー１１１，１１２上に設けられている。
　接続シート１４Ａはソース端子１３２Ａとソースバスバー１１２とを電気的に接続させる、線状の通電部１４１Ａ（図４中、破線にて表示）と、通電部１４１Ａをドレインバスバー１１１から絶縁させる絶縁部１４２Ａとを有する。通電部１４１Ａの一端はソース端子１３２Ａに半田接続されており、通電部１４１Ａの他端はソースバスバー１１２に半田接続されている。即ち、接続シート１４Ａの他端は半田接続部１５Ａを介してソースバスバー１１２と接続している。接続シート１４Ａは、例えばＦＰＣであっても良い。
　ＦＥＴ１３Ａのゲート端子１３５Ａは、通電線群シート１６の通電線１６１Ａの一端と電気的に接続している。通電線１６１Ａは拡張部１６３を通って制御回路基板１２まで延び、通電線１６１Ａの他端は制御回路基板１２に電気的に接続している。
　ＦＥＴ１３Ｂはドレイン端子１３１Ｂ、ソース端子１３２Ｂ及びゲート端子１３５Ｂを有しており、接続シート１４Ｂを介して、ソース端子１３２Ｂがソースバスバー１１２と接続している。接続シート１４Ｂは半田接続部１５Ｂにてソースバスバー１１２に半田接続されている。また、ゲート端子１３５Ｂは通電線１６１Ｂの一端と電気的に接続している。
　ＦＥＴ１３Ｃはドレイン端子１３１Ｃ、ソース端子１３２Ｃ及びゲート端子１３５Ｃを有しており、接続シート１４Ｃを介して、ソース端子１３２Ｃがソースバスバー１１２と接続している。接続シート１４Ｃは半田接続部１５Ｃにてソースバスバー１１２に半田接続されている。また、ゲート端子１３５Ｃは通電線１６１Ｃの一端と電気的に接続している。
　ＦＥＴ１３Ｄはドレイン端子１３１Ｄ、ソース端子１３２Ｄ及びゲート端子１３５Ｄを有しており、接続シート１４Ｄを介して、ソース端子１３２Ｄがソースバスバー１１２と接続している。接続シート１４Ｄは半田接続部１５Ｄにてソースバスバー１１２に半田接続されている。また、ゲート端子１３５Ｄは通電線１６１Ｄの一端と電気的に接続している。
　ＦＥＴ１３Ｂ、ＦＥＴ１３Ｃ、ＦＥＴ１３Ｄの夫々とドレインバスバー１１１、ソースバスバー１１２及び通電線群シート１６との接続関係は、ＦＥＴ１３Ａと同様であり、詳しい説明を省略する。
　通電線群シート１６は、絶縁領域１１４及びソースバスバー１１２の一部を覆うように、絶縁領域１１４に沿って設けられている。
　また、通電線群シート１６においては、半田接続部１５Ａ～１５Ｄに対応する位置に、切り欠き（図示せず）が夫々形成されている。半田接続部１５Ａ～１５Ｄは斯かる切り欠きを介して、通電線群シート１６の下に隠れたソースバスバー１１２と接続する。
　通電線群シート１６は、ＦＥＴ１３Ａ～１３Ｄのゲート端子１３５Ａ～１３５Ｄと、制御回路基板１２とを通電させる通電線１６１Ａ～１６１Ｄをまとめて有する。具体的には、通電線群シート１６においては、フレキシブルな絶縁フィルム１６２に通電線１６１Ａ～１６１Ｄが形成されている。
　即ち、ＦＥＴ１３Ａ～１３Ｄのゲート端子１３５Ａ～１３５Ｄは、フレキシブルで可変である、通電線群シート１６を介して制御回路基板１２と電気的に接続している。
　一方、金属材のバスバー等（以下、ゲートバスバーと言う）を用いてゲート端子１３５Ａ～１３５Ｄと制御回路基板１２とを接続する場合、前記ゲートバスバーは制御回路基板１２及び電力回路基板３０の間に配置される。従って、前記ゲートバスバーの寸法は制御回路基板１２及び電力回路基板３０の間の間隔によって定められ、正確さが要求される。更に、前記ゲートバスバーの数が多い場合は、基板構造体１０の重量が増える。
　これに対して、本実施形態に係る基板構造体１０においては、通電線群シート１６が全てのＦＥＴ１３に係る通電線（図３及び図４においては、通電線１６１Ａ～１６１Ｄ）をまとめて有し、全てＦＥＴ１３のゲート端子１３５が変形自由な通電線群シート１６を介して制御回路基板１２と電気的に接続する。
　従って、前記ゲートバスバーを用いる場合に比べ、設計の自由度が高まり、設計誤差に対応でき、かつ基板構造体１０の軽量化を図ることができる。また、制御回路基板１２及び電力回路基板３０の間の空間において、前記ゲートバスバーが存在せず、構造が簡単になり、斯かる空間を有効活用できる。
　また、本実施形態に係る基板構造体１０においては、ＦＥＴ１３Ａ～１３Ｄのゲート端子１３５Ａ～１３５Ｄが全て後方向に配置されるように、ＦＥＴ１３Ａ～１３Ｄが設けられている。即ち、全てのＦＥＴ１３におけるゲート端子１３５が絶縁領域１１４側に配置されており、全てのゲート端子１３５が通電線群シート１６に向けている。この状態にて、全てのゲート端子１３５が、通電線群シート１６の通電線１６１と夫々接続している。
　従って、ドレインバスバー１１１を除くソースバスバー１１２上の一部にのみ通電線群シート１６を設ければよく、通電線群シート１６を簡略化できる。かつ、ドレインバスバー１１１が覆われていないので、各ＦＥＴ１３のドレイン端子１３１をドレインバスバー１１１と接続させるための切り欠きを形成する必要がなくなり、構造が簡単になる。
　更に、通電線１６１の長さを極力短縮でき、通電線群シート１６を小型化することができる。よって、基板構造体１０をコンパクト化できる。
　本実施形態に係る基板構造体１０では、電力回路基板３０における制御回路基板１２との対向面に、バスバー１１１，１１２と、７つのＦＥＴ１３とが設けられており、ソースバスバー１１２上に、通電線群シート１６が貼り付けられている。
　従って、通電線群シート１６における拡張部１６３を縮小させることができ、基板構造体１０を更にコンパクト化できる。
　また、通電線群シート１６においては、ソースバスバー１１２に貼り付けられた部分の上に、抵抗、コイル、キャパシタ、半導体素子等の回路素子１８（以下、上側回路素子１８と言う。）が更に実装されている。上側回路素子１８は、絶縁フィルム１６２によって、バスバー１１１，１１２と絶縁される。上側回路素子１８は、例えば、絶縁フィルム１６２に形成された回路パターン（図示せず）に電気的に接続され、又は、絶縁フィルム１６２に形成された所定の通電線を介して制御回路基板１２に接続されても良い。
　このようにして、本実施形態に係る基板構造体１０においては、構成を複雑にすることなく、バスバー１１１，１１２上にも半導体素子を配置させることができるので、バスバー１１１，１１２の上側の空間を有効に活用できる。従って、一層、基板構造体１０のコンパクト化を図ることができる。
　今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１０　基板構造体
　１２　制御回路基板
　１３　ＦＥＴ
　１６　通電線群シート
　１８　上側回路素子
　３０　電力回路基板
　１１１　ドレインバスバー
　１１２　ソースバスバー
　１１４　絶縁領域
　１３１　ドレイン端子
　１３２　ソース端子
　１３５　ゲート端子
　１６１　通電線
　１６２　絶縁フィルム
 

Claims (5)

  1. 　導電片を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、前記導電片に複数の半導体素子が配置され、前記複数の半導体素子の端子が前記導電片と接続する基板構造体であって、
    　前記導電片の一部を覆い、各半導体素子の特定端子と前記第２回路基板とを通電させる複数の通電線が設けられている通電線群シートを備え、
    　並設される半導体素子は、並設方向に対して同一方向に前記特定端子が配置するように設けられている基板構造体。
  2. 　前記通電線群シートは前記導電片と前記通電線とを絶縁させる絶縁フィルムを含み、
    　前記通電線群シートの一部は前記導電片の上に貼り付けられ、
    　前記通電線群シートの一部上に配置された上側回路素子を備える請求項１に記載の基板構造体。
  3. 　前記通電線群シートはＦＰＣ（Flexible Printed Circuits）である請求項１又は２に記載の基板構造体。
  4. 　前記第１回路基板及び前記第２回路基板は対向配置されており、
    　前記通電線群シートは、前記第１回路基板において、前記第２回路基板との対向面に貼り付けられている請求項３に記載の基板構造体。
  5. 　前記半導体素子は電界効果トランジスタであり、
    　前記特定端子はゲート端子である請求項１から４の何れか一つに記載の基板構造体。
     
PCT/JP2019/027779 2018-07-18 2019-07-12 基板構造体 WO2020017470A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/260,913 US11343913B2 (en) 2018-07-18 2019-07-12 Circuit board structure
CN201980044247.4A CN112400361B (zh) 2018-07-18 2019-07-12 基板构造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-135251 2018-07-18
JP2018135251A JP7014073B2 (ja) 2018-07-18 2018-07-18 基板構造体

Publications (1)

Publication Number Publication Date
WO2020017470A1 true WO2020017470A1 (ja) 2020-01-23

Family

ID=69164396

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/027779 WO2020017470A1 (ja) 2018-07-18 2019-07-12 基板構造体

Country Status (4)

Country Link
US (1) US11343913B2 (ja)
JP (1) JP7014073B2 (ja)
CN (1) CN112400361B (ja)
WO (1) WO2020017470A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095138A (ja) * 2000-09-18 2002-03-29 Auto Network Gijutsu Kenkyusho:Kk 電気接続箱
JP2006033994A (ja) * 2004-07-15 2006-02-02 Auto Network Gijutsu Kenkyusho:Kk 電気接続箱
JP2016220277A (ja) * 2015-05-14 2016-12-22 矢崎総業株式会社 電気接続箱
JP2017132355A (ja) * 2016-01-27 2017-08-03 株式会社オートネットワーク技術研究所 回路構成体
JP2017139303A (ja) * 2016-02-02 2017-08-10 住友電気工業株式会社 回路構成体およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212087B1 (en) * 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
JP2001327044A (ja) * 2000-05-16 2001-11-22 Auto Network Gijutsu Kenkyusho:Kk 車両用パワーディストリビュータ
JP2009081010A (ja) * 2007-09-26 2009-04-16 Sumitomo Electric Ind Ltd 極細同軸ハーネス，配線板接続体，配線板モジュールおよび電子機器
JP6301056B2 (ja) * 2012-12-21 2018-03-28 三菱電機株式会社 電子機器
KR101477359B1 (ko) * 2012-12-27 2014-12-29 삼성전기주식회사 전력 반도체 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095138A (ja) * 2000-09-18 2002-03-29 Auto Network Gijutsu Kenkyusho:Kk 電気接続箱
JP2006033994A (ja) * 2004-07-15 2006-02-02 Auto Network Gijutsu Kenkyusho:Kk 電気接続箱
JP2016220277A (ja) * 2015-05-14 2016-12-22 矢崎総業株式会社 電気接続箱
JP2017132355A (ja) * 2016-01-27 2017-08-03 株式会社オートネットワーク技術研究所 回路構成体
JP2017139303A (ja) * 2016-02-02 2017-08-10 住友電気工業株式会社 回路構成体およびその製造方法

Also Published As

Publication number Publication date
US20210267058A1 (en) 2021-08-26
CN112400361B (zh) 2024-03-29
JP2020013897A (ja) 2020-01-23
CN112400361A (zh) 2021-02-23
JP7014073B2 (ja) 2022-02-01
US11343913B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
JP4357762B2 (ja) 車両用パワーディストリビュータ
JP3958589B2 (ja) 電気接続箱
JP2001327044A (ja) 車両用パワーディストリビュータ
WO2017047373A1 (ja) 回路構成体および電気接続箱
JP3958590B2 (ja) 電気接続箱用配電ユニット及び電気接続箱
JP2019096769A (ja) 回路構成体
JP4002074B2 (ja) 車載用電装ユニット
US11081431B2 (en) Circuit device
CN111373525B (zh) 电路结构体及电接线盒
WO2020017470A1 (ja) 基板構造体
WO2020255666A1 (ja) 基板構造体
WO2020017469A1 (ja) 回路基板
US11445602B2 (en) Flexible circuit board on bus bars
WO2020080248A1 (ja) 回路構造体及び電気接続箱
WO2020017468A1 (ja) 回路基板
JP7135999B2 (ja) 配線基板
WO2018180671A1 (ja) 回路装置
US10573619B2 (en) Printed wiring board
JPH08275339A (ja) 電子回路ユニット内蔵の電気接続箱の放熱構造
JP2004103816A (ja) 大電流制御ユニットの電子部品実装構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19838835

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19838835

Country of ref document: EP

Kind code of ref document: A1