CN112368834A - 电路基板 - Google Patents

电路基板 Download PDF

Info

Publication number
CN112368834A
CN112368834A CN201980044553.8A CN201980044553A CN112368834A CN 112368834 A CN112368834 A CN 112368834A CN 201980044553 A CN201980044553 A CN 201980044553A CN 112368834 A CN112368834 A CN 112368834A
Authority
CN
China
Prior art keywords
bus bar
conductive sheet
conductive
terminal
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980044553.8A
Other languages
English (en)
Inventor
平谷俊悟
奥见慎祐
中村有延
原口章
曹衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Publication of CN112368834A publication Critical patent/CN112368834A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Abstract

电力电路(30)在一平面上设置有与多个FET(13)的端子连接的两个母排(111、112)，且具备夹于母排(111、112)彼此之间的绝缘区域(114)，其中，电力电路(30)具备将所述多个FET(13)中的一组(13A、13C)固定的第一导电片(111)、及将所述多个FET(13)中的另一组(13B、13D)固定的第二导电片(112)，所述多个FET(13)交替地固定于所述第一导电片(111)和所述第二导电片(112)。

Description

电路基板
技术领域
本发明涉及电路基板。
本申请主张基于在2018年7月18日提出申请的日本申请第2018-135249号的优先权，并援引所述日本申请记载的全部的记载内容。
背景技术
以往，通常已知如下电路基板：对于形成有构成使比较小的电流导通的电路的导电图案的基板，设有构成用于使比较大的电流导通的电路的导电片(也称为母排等)。
专利文献1公开了一种电气连接箱，具有一对母排、安装在上述一对母排上的功率半导体、安装有控制该功率半导体的控制部的控制基板、设置于所述一对母排的上表面而将所述功率半导体的控制端子及所述控制基板进行电连接的FPC。
在先技术文献
专利文献
专利文献1：日本特开2016-220277号公报
发明内容
本公开的一形态的电路基板在一平面上设置有与多个半导体元件的端子连接的两个导电片，且具备夹于所述导电片彼此之间的绝缘部，其中，所述电路基板具备：将所述多个半导体元件中的一组固定的第一导电片；及将所述多个半导体元件中的另一组固定的第二导电片，所述多个半导体元件交替地固定于所述第一导电片和所述第二导电片。
附图说明
图1是本实施方式的电气装置的主视图。
图2是本实施方式的电气装置的基板结构体的分解图。
图3是从上方观察本实施方式的电气装置的基板结构体而得到的俯视图。
图4是将图3的多个FET的附近放大表示的放大图。
图5是图4的V-V线的纵向剖视图。
图6是图4的IV-IV线的纵向剖视图。
图7是将本实施方式的电力电路中的多个FET的附近放大表示的放大图。
具体实施方式
[本公开要解决的课题]
通常，半导体元件在通电之际产生热量。因此，为了避免由于在半导体元件产生的热量而电路基板产生不良的情况，需要使产生的热量适当分散，提高散热的效率。
然而，在专利文献1的电气连接箱中，功率半导体(半导体元件)在母排中局部性地集中配置，在通电时热量集中，因此无法解决上述的问题。
因此，目的在于提供一种电路基板，在使用多个半导体元件的情况下，使通电时在半导体元件产生的热量适当分散，能够提高散热的效率。
[本公开的效果]
根据本公开，在使用多个半导体元件的情况下，能够使通电时在半导体元件产生的热量适当分散，提高散热的效率。
[本发明的实施方式的说明]
首先列举本公开的实施形态进行说明。而且，也可以将以下记载的实施方式的至少一部分任意组合。
(1)本公开的一形态的电路基板在一平面上设置有与多个半导体元件的端子连接的两个导电片，且具备夹于所述导电片彼此之间的绝缘部，其中，所述电路基板具备：将所述多个半导体元件中的一组固定的第一导电片；及将所述多个半导体元件中的另一组固定的第二导电片，所述多个半导体元件交替地固定于所述第一导电片和所述第二导电片。
在本形态中，所述多个半导体元件中的一组固定于第一导电片，所述多个半导体元件中的除了一组之外的另一组固定于第二导电片，所述多个半导体元件交替地固定于所述第一导电片和所述第二导电片。
因此，在通电时半导体元件发出的热量向第一导电片及第二导电片适当分散，散热的效率提高。
(2)本公开的一形态的电路基板中，所述一组半导体元件的个数与所述另一组半导体元件的个数相同。
在本形态中，固定于第一导电片的一组半导体元件的个数与固定于第二导电片的第二组半导体元件的个数相同。
因此，在通电时多个半导体元件发出的热量向第一导电片及第二导电片适当分散，散热的效率提高。
(3)本公开的一形态的电路基板中，各半导体元件具有相对于该半导体元件的主体而相互设置于相反侧的第一端子及第二端子，所述另一组半导体元件以所述第一端子朝向所述第一导电片的方式配置，所述第一端子经由导电性的第一连接片而与所述第一导电片连接，所述一组半导体元件以所述第二端子朝向所述第二导电片的方式配置，所述第二端子经由导电性的第二连接片而与所述第二导电片连接。
在本形态中，另一组半导体元件的应与第一导电片连接的第一端子位于上述的第一导电片侧，一组半导体元件的应与第二导电片连接的第二端子位于上述的第二导电片侧。
因此，能够缩短使第一导电片与第一端子连接的第一连接片、使第二导电片与第二端子连接的第二连接片的长度，实现电路基板的紧凑化。
(4)本公开的一形态的电路基板中，所述电路基板具备：第一传热构件，覆盖所述第一连接片，将所述第一连接片的热量向所述第一导电片或所述第二导电片传递；及第二传热构件，覆盖所述第二连接片，将所述第二连接片的热量向所述第一导电片或所述第二导电片传递。
在本形态中，第一传热构件将第一连接片的热量向第一导电片或第二导电片传递，第二传热构件将第二连接片的热量向第一导电片或第二导电片传递。因此，能够将第一连接片及第二连接片处的发热引起的不良情况防患于未然，并使第一连接片及第二连接片的热量向第一导电片或第二导电片分散，提高散热的效率。
(5)本公开的一形态的电路基板中，所述第一连接片或所述第二连接片为FPC(柔性印刷电路)。
在本形态中，使用FPC作为第一连接片或第二连接片。因此，能够简化电路基板的制造工序。
[本发明的实施方式的详情]
基于表示本发明的实施方式的附图来具体说明本发明。以下，参照附图，说明本公开的实施方式的电路基板。需要说明的是，本发明没有限定为上述的例示，由权利要求书公开，并意图包含与权利要求书等同的意思及范围内的全部变更。
以下，列举具备本实施方式的电路基板的电气装置为例进行说明。
(实施方式1)
图1是本实施方式的电气装置1的主视图。
电气装置1构成电气连接箱，配置于车辆具备的蓄电池等电源与由灯、雨刷等车载电气安装件或电动机等构成的负载之间的电力供给路径。电气装置1例如作为DC-DC转换器、逆变器等电子部件使用。
电气装置1具备基板结构体10和支承基板结构体10的支承构件20。图2是本实施方式的电气装置1的基板结构体10的分解图。
在本实施方式中，为了简便起见，通过图1及图2所示的前后、左右、上下的各方向来定义电气装置1的“前”、“后”、“左”、“右”、“上”、“下”。以下，使用这样定义的前后、左右、上下的各方向进行说明。
基板结构体10具备：电力电路30(电路基板)，具有构成电力电路的母排及安装于母排的半导体元件等；及控制电路12，控制电力电路30的接通/断开等。半导体元件根据电气装置1的用途而适当安装，包括例如FET(Field Effect Transistor：场效应晶体管)等开关元件、电阻、线圈、电容器等。
支承构件20具备：基部21，在上表面具有支承基板结构体10的支承面211；散热部22，设置于与支承面211相反的一侧的面(下表面212)；及多个腿部(未图示)，隔着散热部22而设置在基部21的左右两端。支承构件20具备的基部21、散热部22及所述腿部例如由使用了铝、铝合金等金属材料的压铸而一体地成形。
基部21是具有适当的厚度的矩形形状的平板构件。利用粘接、螺纹紧固、软钎焊等公知的方法，在基部21的支承面211固定基板结构体10。
散热部22具备从基部21的下表面212朝向下方突出的多个散热翅片221，将从基板结构体10发出的热量向外部散热。多个散热翅片221沿左右方向延伸，沿前后方向隔开规定间隔地并列设置。
图3是从上方观察本实施方式的电气装置1的基板结构体10而得到的俯视图。在图3中，为了便于说明，示出除去了控制电路12的状态下的基板结构体10。
基板结构体10具备电力电路30、安装有向电力电路30赋予接通/断开信号的控制电路的控制电路12、及收容电力电路30及控制电路12的收容部11。控制电路12及电力电路30分别分离地设置。
电力电路30至少具备：母排111、112(导电片)；及多个半导体开关元件13(半导体元件)，被输入来自控制电路12的控制信号，基于被输入的控制信号而切换通电/非通电。
电力电路30将母排111、112设置于同一平面，在与母排111、112同一平面上还设置具有电路图案等的基板部113。在母排111与母排112之间夹有第一绝缘区域114(绝缘部)，在母排112与基板部113之间夹有第二绝缘区域115(绝缘部)。
母排111呈矩形的板状，在母排111的相邻的两条边附近设有母排112。与母排111同样，母排112也呈板状。母排112夹于基板部113与母排111之间。母排111及母排112是由铜或铜合金等金属材料形成的导电性板构件。
第一绝缘区域114及第二绝缘区域115通过使用了例如酚醛树脂、玻璃环氧树脂等绝缘性树脂材料的嵌入成形来制造。第一绝缘区域114及第二绝缘区域115例如也可以与收容部11一体形成。
半导体开关元件13例如是FET(更具体而言面安装类型的功率MOSFET)，配置在母排111或母排112上。即，在本实施方式的电力电路30中，半导体开关元件13(以下，称为FET13)没有跨于母排111及母排112地配置，而固定于母排111和母排112中的任一者。
在图3的例子中，四个FET13沿着矩形的母排111的一条边，换言之，沿着母排111及母排112的交界(第一绝缘区域114)并列设置。
母排111是与FET13的漏极端子直接连接的母排，母排112是与FET13的源极端子直接连接的母排。以下，将母排111及母排112分别也称为漏极母排111(第一导电片、第二导电片)及源极母排112(第二导电片、第一导电片)。
另外，在母排111、112的上侧，除了FET13之外，也可以安装齐纳二极管等半导体元件。
需要说明的是，在图3的例子中，为了便于说明，示出了四个FET13并列设置在漏极母排111的一边侧的结构，但是没有限定于此，也可以是将多个FET13进而并列设置在漏极母排111的另一边侧的结构。
图4是将图3中的多个FET13的附近放大表示的放大图，图5是图4的V-V线的纵向剖视图，图6是图4的IV-IV线的纵向剖视图。
在本实施方式的电力电路30中，FET13A、FET13B、FET13C、FET13D这四个FET13依次沿着漏极母排111及源极母排112的交界并列设置。以下，将FET13A～13D也一并称为FET13。
FET13A～13D向漏极母排111及源极母排112分散配置。更详细而言，在漏极母排111固定FET13A及FET13C(一组、另一组)，在源极母排112固定FET13B及FET13D(另一组、一组)。即，在漏极母排111及源极母排112分别固定相同数目的FET13。
更详细而言，FET13A～13D交替地固定于漏极母排111及源极母排112。即，FET13A固定于漏极母排111，FET13B固定于源极母排112，FET13C固定于漏极母排111，FET13D固定于源极母排112。
FET13A、13C通过同一方法与母排111、112电连接，FET13B、13D通过同一方法与母排111、112电连接。FET13A、13C与母排111、112连接的方法不同于FET13B、13D与母排111、112连接的方法。
因此，以下，仅说明FET13A及FET13C中的FET13A，仅说明FET13B及FET13D中的FET13B，省略关于FET13C及FET13D的详细说明。
FET13A具有元件主体134A和隔着元件主体134A而相互位于相反侧的四个漏极端子131A(第一端子、第二端子)及三个源极端子132A(第二端子、第一端子)。例如，在元件主体134A的一侧面侧设置漏极端子131A，在与所述一侧面相对的侧面侧设置源极端子132A。而且，FET13A具有栅极端子135A，例如栅极端子135A设置在源极端子132A的附近。然而，栅极端子135A的位置没有限定于此。
FET13A通过软钎焊而固定于漏极母排111。即，在FET13A的底面与漏极母排111之间夹有焊料固定部133A。焊料固定部133A将FET13A的底面的至少一部分软钎焊于漏极母排111。
FET13A的漏极端子131A被焊料连接于焊料固定部133A，并经由焊料固定部133而与漏极母排111电连接。即，漏极端子131A直接与漏极母排111电连接。
另一方面，FET13A以源极端子132A朝向源极母排112的方式，换言之，以源极端子132A朝向第一绝缘区域114的方式配置。而且，源极端子132A经由连接片14A(第一连接片、第二连接片)与隔着第一绝缘区域114而被分隔的源极母排112电连接。即，连接片14A以跨第一绝缘区域114的方式设置在母排111、112上。
连接片14A具有：使源极端子132A与源极母排112电连接的线状的通电部141A(图4中，由虚线表示)；及将通电部141A从漏极母排111绝缘的绝缘部142A。通电部141A的一端被焊料连接于源极端子132A，通电部141A的另一端被焊料连接于源极母排112。即，连接片14A的另一端经由焊料连接部15A而与源极母排112连接。
这样，以源极端子132A朝向源极母排112的方式配置FET13A，因此与源极端子132A未朝向源极母排112的情况相比能够缩短连接片14A的长度，能够使本实施方式的电力电路30的结构简单。
另一方面，FET13B具有元件主体134B、隔着元件主体134B而相互位于相反侧的四个漏极端子131B(第一端子、第二端子)及三个源极端子132B(第二端子、第一端子)。例如，在元件主体134B的一侧面侧设置漏极端子131B，在与所述一侧面相对的侧面侧设置源极端子132B。而且，FET13B具有栅极端子135B，例如栅极端子135B设置在源极端子132B的附近。
FET13B通过软钎焊而固定于源极母排112。即，在FET13B的底面与源极母排112之间夹有焊料固定部133B。焊料固定部133B将FET13B的底面的至少一部分软钎焊于源极母排112。
例如，FET13B的源极端子132B通过焊料连接而与源极母排112电连接。即，源极端子132B直接与源极母排112电连接。
另一方面，FET13B以漏极端子131B朝向漏极母排111的方式，换言之，以漏极端子131B朝向第一绝缘区域114的方式配置。而且，漏极端子131B经由连接片14B(第二连接片、第一连接片)与隔着第一绝缘区域114而被分隔的漏极母排111电连接。
连接片14B具有：使漏极端子131B与漏极母排111电连接的线状的通电部141B(图4中，由虚线表示)；及将通电部141B从源极母排112绝缘的绝缘部142B。通电部141B的一端被焊料连接于漏极端子131B，通电部141B的另一端被焊料连接于漏极母排111。即，连接片14B的另一端经由焊料连接部15B而与漏极母排111连接。
这样，以漏极端子131B朝向漏极母排111的方式配置FET13B，因此与漏极端子131B未朝向漏极母排111的情况相比，能够缩短连接片14B的长度，能够使本实施方式的电力电路30的结构简单。
例如，通电部141A、141B由铜箔构成，绝缘部142A、142B由片状的树脂构成，在绝缘部142A、142B的内部埋入通电部141A、141B。连接片14A、14B也可以是例如FPC(FlexiblePrinted Circuits)。
另外，并不局限于此，通电部141A、141B也可以粘贴在绝缘部142A、142B上。
需要说明的是，连接片14A、14B也可以局部性地固定于母排111、112或第一绝缘区域114。即，连接片14A、14B也可以仅将一个或多个部位固定于母排111、112或第一绝缘区域114。在该情况下，连接片14A、14B在其长度方向(通电部141A、141B的延伸方向)上能够进行一定程度的变形。因此，在FET13A、13B的发热时，连接片14A、14B能够根据漏极端子131A、131B或源极端子132A、132B的热膨胀/收缩而变形。
FET13A的栅极端子135A经由远方连接片16A与比源极母排112靠远方的基板部113电连接。远方连接片16A设置在母排111、112上，从母排111遍及母排112而延伸至基板部113。
另外，FET13B的栅极端子135B经由远方连接片16B而与远方的基板部113电连接。远方连接片16B设置在源极母排112上。
基板部113例如具有绝缘基板，在这样的绝缘基板的上表面也可以安装具备电阻、线圈、电容器、二极管等半导体元件的控制电路(未图示)，并形成将这些半导体元件电连接的电路图案。
如上所述，在本实施方式的电力电路30中，FET13A～13D向漏极母排111及源极母排112分开固定。因此，在通电时FET13A～13D发出的热量未集中于漏极母排111和源极母排112中的任一方而分散。因此，能够将热集中引起的不良情况防患于未然，能够提高电力电路30中的散热的效率。
另外，在本实施方式的电力电路30中，FET13A～13D交替地固定于漏极母排111及源极母排112。因此，在漏极母排111中在FET13A、13C彼此之间产生间隔，在源极母排112中在FET13B、13D彼此之间产生间隔。由此，在通电时FET13A～13D发出的热量在漏极母排111或源极母排112中未局部性地集中而广泛地分散。因此，能够提高电力电路30的散热的效率。
此外，FET13A～13D固定于漏极母排111或源极母排112，因此在通电时在FET13A～13D产生的热量向漏极母排111或源极母排112传导。因此，能够将由于在FET13A～13D产生的热量而FET13A～13D自身产生问题的情况防患于未然。
(实施方式2)
图7是将本实施方式的电力电路30中的多个FET13的附近放大表示的放大图。
在本实施方式的电力电路30中，与实施方式1同样，FET13A、FET13B、FET13C、FET13D这四个FET13依次沿着漏极母排111及源极母排112的交界并列设置。
FET13A～13D交替地固定于漏极母排111及源极母排112，在漏极母排111固定FET13A及FET13C(一组、另一组)，在源极母排112固定FET13B及FET13D(另一组、一组)。
即，FET13A固定于漏极母排111，FET13B固定于源极母排112，FET13C固定于漏极母排111，FET13D固定于源极母排112。
另外，关于FET13A～13D的结构及FET13A～13D与母排111、112的电连接方法，在实施方式1中进行说明，省略详细说明。
在本实施方式的电力电路30中，FET13A、13C分别具有第一传热构件40A、40C(第一传热构件、第二传热构件)，FET13B、13D分别具有第二传热构件50B、50D(第二传热构件、第一传热构件)。
第一传热构件40A、40C将连接片14A、14C的一部分和连接片14A、14C的所述一部分附近的源极母排112分别覆盖。即，第一传热构件40A、40C与连接片14A、14C和源极母排112这两方接触。因此，能够使连接片14A、14C产生的热量向源极母排112传导。
另外，第二传热构件50B、50D将连接片14B、14D的一部分和连接片14B、14D的所述一部分附近的漏极母排111分别覆盖。即，第二传热构件50B、50D与连接片14B、14D和漏极母排111这两方接触。因此，能够使连接片14B、14D产生的热量向漏极母排111传导。
第一传热构件40A、40C及第二传热构件50B、50D例如由丙烯酸、硅酮、聚烯烃等导热率优异的材料构成。
以下，将第一传热构件40A、40C也称为第一传热构件40，将第二传热构件50B、50D也称为第二传热构件50。
如以上所述，本实施方式的电力电路30具备第一传热构件40及第二传热构件50，因此能够使连接片14A～14D产生的热量向漏极母排111或源极母排112传导，使其分散，而且空冷。因此，能够提高电力电路30中的散热的效率。
关于与实施方式1同样的部分，标注相同的标号而省略详细的说明。
应考虑的是本次公开的实施方式在全部的点上为例示而不是限制性内容。本发明的范围不是由上述的意思而由权利要求书公开，并意图包含与权利要求书等同的意思及范围内的全部变更。
标号说明
10 基板结构体
13 FET
14A、14B、14C、14D 连接片
30 电力电路
40 第一传热构件
50 第二传热构件
111 漏极母排
112 源极母排
114 第一绝缘区域
115 第二绝缘区域
131A、131B、131C、131D 漏极端子
132A、132B、132C、132D 源极端子
135A、135B、135C、135D 栅极端子。

Claims (5)

1.一种电路基板，在一平面上设置有与多个半导体元件的端子连接的两个导电片，且具备夹于所述导电片彼此之间的绝缘部，其中，
所述电路基板具备：
将所述多个半导体元件中的一组固定的第一导电片；及
将所述多个半导体元件中的另一组固定的第二导电片，
所述多个半导体元件交替地固定于所述第一导电片和所述第二导电片。
2.根据权利要求1所述的电路基板，其中，
所述一组半导体元件的个数与所述另一组半导体元件的个数相同。
3.根据权利要求1或2所述的电路基板，其中，
各半导体元件具有相对于该半导体元件的主体而相互设置于相反侧的第一端子及第二端子，
所述另一组半导体元件以所述第一端子朝向所述第一导电片的方式配置，所述第一端子经由导电性的第一连接片而与所述第一导电片连接，
所述一组半导体元件以所述第二端子朝向所述第二导电片的方式配置，所述第二端子经由导电性的第二连接片而与所述第二导电片连接。
4.根据权利要求3所述的电路基板，其中，
所述电路基板具备：
第一传热构件，覆盖所述第一连接片，将所述第一连接片的热量向所述第一导电片或所述第二导电片传递；及
第二传热构件，覆盖所述第二连接片，将所述第二连接片的热量向所述第一导电片或所述第二导电片传递。
5.根据权利要求3或4所述的电路基板，其中，
所述第一连接片或所述第二连接片为FPC(柔性印刷电路)。
CN201980044553.8A 2018-07-18 2019-07-12 电路基板 Pending CN112368834A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018135249A JP2020013895A (ja) 2018-07-18 2018-07-18 回路基板
JP2018-135249 2018-07-18
PCT/JP2019/027776 WO2020017469A1 (ja) 2018-07-18 2019-07-12 回路基板

Publications (1)

Publication Number Publication Date
CN112368834A true CN112368834A (zh) 2021-02-12

Family

ID=69164491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980044553.8A Pending CN112368834A (zh) 2018-07-18 2019-07-12 电路基板

Country Status (5)

Country Link
US (1) US20210358852A1 (zh)
JP (1) JP2020013895A (zh)
CN (1) CN112368834A (zh)
DE (1) DE112019003610T5 (zh)
WO (1) WO2020017469A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118987A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 電力用半導体モジュール
WO2014043795A1 (en) * 2012-09-24 2014-03-27 Tm4 Inc. Topology for controlled power switch module
JP2016220277A (ja) * 2015-05-14 2016-12-22 矢崎総業株式会社 電気接続箱
JP6573215B2 (ja) * 2016-01-27 2019-09-11 株式会社オートネットワーク技術研究所 回路構成体
JP6849660B2 (ja) * 2016-04-01 2021-03-24 三菱電機株式会社 半導体装置
JP2018107369A (ja) * 2016-12-28 2018-07-05 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
JP6705393B2 (ja) * 2017-02-03 2020-06-03 三菱電機株式会社 半導体装置及び電力変換装置
CN107464785A (zh) * 2017-08-30 2017-12-12 扬州国扬电子有限公司 一种多支路交错排布的双面散热功率模块

Also Published As

Publication number Publication date
JP2020013895A (ja) 2020-01-23
DE112019003610T5 (de) 2021-04-08
US20210358852A1 (en) 2021-11-18
WO2020017469A1 (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
JP3958589B2 (ja) 電気接続箱
CN110915312B (zh) 电路结构体及电气连接箱
CN110383612B (zh) 电气连接箱
JP2019096769A (ja) 回路構成体
WO2017047373A1 (ja) 回路構成体および電気接続箱
JP3958590B2 (ja) 電気接続箱用配電ユニット及び電気接続箱
US10398019B2 (en) Circuit structure and electrical junction box
CN107851984B (zh) 电路结构体及电连接箱
CN111108677B (zh) 半导体模块单元
WO2017159341A1 (ja) 回路構成体
CN111373525B (zh) 电路结构体及电接线盒
CN112425018A (zh) 电接线盒
CN112368834A (zh) 电路基板
WO2020255666A1 (ja) 基板構造体
JP7151232B2 (ja) 回路基板
JP2004063681A (ja) 半導体装置
WO2020080248A1 (ja) 回路構造体及び電気接続箱
CN112400361B (zh) 基板构造体
CN112514542A (zh) 电路基板
JPH11312782A (ja) 半導体モジュール
JP3966820B2 (ja) Ｐｗｍモジュール
JP6662911B2 (ja) 電力変換装置
JPH08275339A (ja) 電子回路ユニット内蔵の電気接続箱の放熱構造
WO2018180671A1 (ja) 回路装置
JP2003179205A (ja) 半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination