CN110098178A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110098178A
CN110098178A CN201910065581.XA CN201910065581A CN110098178A CN 110098178 A CN110098178 A CN 110098178A CN 201910065581 A CN201910065581 A CN 201910065581A CN 110098178 A CN110098178 A CN 110098178A
Authority
CN
China
Prior art keywords
radiator
semiconductor element
semiconductor devices
semiconductor
insulator substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910065581.XA
Other languages
English (en)
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN110098178A publication Critical patent/CN110098178A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请涉及半导体器件。一种半导体器件包括具有上电极和下电极的第一半导体元件、连接到上电极的第一上散热器，以及连接到下电极的第一下散热器。第一下散热器与第一上散热器相对，使得第一半导体元件被夹在上散热器和下散热器之间。第一上散热器和第一下散热器中的一个是具有绝缘体基板(诸如陶瓷基板)和设置在绝缘体基板的相对表面上的导体层的层叠基板，并且第一上散热器和第一下散热器中的另一个是导体板，该导体板是导热率高于绝缘体基板的导体。

Description

半导体器件
技术领域
本说明书中公开的技术涉及半导体器件。
背景技术
日本专利申请公开No.2008-41752(JP2008-41752A)中公开的半导体器件包括具有上电极和下电极的半导体元件、连接到上电极的上散热器和连接到下电极的下散热器。下散热器与上散热器相对，使得半导体元件被夹在上散热器和下散热器之间。上散热器和下散热器中的每一个由层叠基板形成，该层叠基板具有设置在陶瓷基板的相对表面上的导体层。
发明内容
具有绝缘体基板(诸如陶瓷基板)的层叠基板具有低线性膨胀系数；因此，层叠基板能够抑制半导体器件的热变形，并且减小半导体元件中产生的应力。因此，在需要以大电流工作的半导体器件中，已经提出使用层叠基板(代替已知的由铜或铝形成的导体板)用于所有散热器，如在如上所述的半导体器件中。但是，形成绝缘体基板的材料(例如，陶瓷(诸如氮化硅))具有比形成已知散热器的导体(例如，铜和铝)更差的导热率。因此，如果绝缘体基板用于散热器，那么在半导体元件中产生的应力减小，但半导体元件的散热也减少，从而引起折中(trade-off)情况。本说明书提供了能够解决或减少折中的技术。
本说明书中公开的半导体器件包括具有上电极和下电极的第一半导体元件、连接到上电极的第一上散热器，以及连接到下电极的第一下散热器。第一下散热器与第一上散热器相对，使得第一半导体元件被夹在第一上散热器和第一下散热器之间。在该半导体器件中，第一上散热器和第一下散热器中的一个是具有绝缘体基板(例如，陶瓷基板)和设置在绝缘体基板的相对表面上的导体层的层叠基板，并且第一上散热器和第一下散热器中的另一个是导体板，该导体板是导热率高于绝缘体基板的导体。
在如上所述的半导体器件中，层叠基板用于第一上散热器和第一下散热器中的一个，第一上散热器和第一下散热器彼此相对，其中第一半导体元件被夹在它们之间，并且导体板用于第一上散热器和第一下散热器中的另一个。具有绝缘体基板的层叠基板具有低线性膨胀系数，并且因此能够抑制半导体器件的热变形，并减小在半导体元件中产生的应力。另一方面，导体板不具有绝缘体基板(诸如陶瓷基板)，并且因此在导热率方面比层叠基板更优异。因此，根据上述布置，层叠基板能够减小在第一半导体元件中产生的应力，并且导体板能够确保第一半导体元件所需的散热能力。
附图说明
下面将参考附图描述本发明的示例性实施例的特征、优点以及技术和工业重要性，附图中相同的数字表示相同的元件，并且其中：
图1是第一实施例的半导体器件的平面图；
图2是沿着图1中的II-II线截取的剖视图；
图3是第二实施例的半导体器件的剖视图；
图4是第三实施例的半导体器件的平面图；
图5是沿着图4中的V-V线截取的剖视图；
图6是第四实施例的半导体器件的剖视图；
图7是第五实施例的半导体器件的剖视图；以及
图8是第六实施例的半导体器件的剖视图。
具体实施方式
在该技术的一种形式中，半导体器件还可以包括绝缘片。导体板具有在导体板的相对侧的第一表面和第二表面。绝缘片可以接合到比第二表面更远离第一半导体元件的第一表面。利用这种布置，电连接到第一半导体元件的导体板的表面与外部设备(例如，冷却器)电绝缘。利用与半导体器件这样集成的绝缘片，半导体器件可以容易地与外部设备(例如，冷却器)组合或组装。
在该技术的一种形式中，第一上散热器可以是层叠基板，并且第一下散热器可以是导体板。当第一半导体元件的上电极的面积小于第一半导体元件的下电极的面积时，这种布置是有利的。第一半导体元件的上电极的面积可以小于第一半导体元件的下电极的面积。当上电极的面积小于下电极的面积时，从下电极释放的第一半导体元件的热量的量大于从上电极释放的第一半导体元件的热量的量。因此，连接到下电极并由具有优异散热能力的导体板形成的第一下散热器可以更有效地从第一半导体元件移除热量，或者冷却第一半导体元件。
除了上述形式之外或代替上述形式，除了上电极之外，还可以在第一半导体元件的上表面侧上设置至少一个布线层。在这种情况下，第一上散热器是层叠基板并且第一下散热器是导体板也是有利的。由于具有绝缘体基板的层叠基板具有低线性膨胀系数，因此由于温度变化引起的变形量相对小。因此，当连接到上电极的第一上散热器是热变形小的层叠基板时，上电极不太可能或不可能变形，从而减少对与上电极相邻的布线层的影响或损坏。
在本技术的一种形式中，半导体器件还可以包括具有上电极和下电极的第二半导体元件、连接到第二半导体元件的上电极的第二上散热器，以及连接到第二半导体元件的下电极的第二下散热器。第二下散热器可以与第二上散热器相对，使得第二半导体元件被夹在第二上散热器和第二下散热器之间。在这种情况下，第二上散热器可以是具有绝缘体基板和设置在绝缘体基板的相对表面上的导体层的层叠基板，并且第二下散热器可以是导体板，该导体板是导热率高于第二上散热器的绝缘体基板的导体。第二下散热器可以经由接合部分电连接到第一上散热器。接合部分可以与即为导体板的第二下散热器集成，并且可以经由接合层(例如，焊料接合层)接合到即为层叠基板的第一上散热器。
在如上所述的形式中，第二下散热器经由接合部分连接到第一上散热器。其中接合部分被设置为第一上散热器和第二下散热器中的一个的整体部分的布置有利于半导体器件的制造。在这种情况下，接合部分经由接合层(例如，焊料接合层)接合到第一上散热器和第二下散热器中的另一个。为了增强接合层的耐久性，优选的是减少接合层中产生的应力。在这方面，由于温度变化引起的层叠基板的变形量小于导体板的变形量。因此，当接合部分被设置为第二下散热器(即，导体板)的整体部分并且接合部分接合到第一上散热器(即，层叠基板)时，可以减小在接合层中产生的应力。此外，与层叠基板形式的第一上散热器相比，接合部分可以更容易地与导体板形式的第二下散热器集成。
在该技术的另一种形式中，第一上散热器可以是导体板，并且第一下散热器可以是层叠基板。当第一半导体元件的下电极的面积大于第一半导体元件的上电极的面积时，这种布置可以是有利的。当第一上散热器和第一下散热器经历热膨胀时，这些散热器的变形(即，负载)分别从上电极和下电极传递到第一半导体元件。此时，当下电极的面积大于上电极的面积时，第一半导体元件受到从下电极传递的变形(即，负载)的影响更强烈。第一半导体元件的下电极的面积可以大于第一半导体元件的上电极的面积。当下电极的面积大于上电极的面积时，热变形小的层叠基板有利地用于连接到下电极的第一下散热器，使得可以减小施加到第一半导体元件的负载(即，由于负载引起的半导体元件的应力)。
在上述形式中，半导体器件还可以包括具有上电极和下电极的第二半导体元件、连接到第二半导体元件的上电极的第二上散热器，以及连接到第二半导体元件的下电极的第二下散热器。第二下散热器可以与第二上散热器相对，使得第二半导体元件被夹在第二上散热器和第二下散热器之间。在这种情况下，第二下散热器可以是具有绝缘体基板和设置在绝缘体基板的相对表面上的导体层的层叠基板，并且第二上散热器可以是导体板，该导体板是导热率高于第二下散热器的绝缘体基板的导体。第一上散热器可以经由接合部分电连接到第二下散热器。接合部分可以与即为导体板的第一上散热器集成，并且可以经由接合层(例如，焊料接合层)接合到即为层叠基板的第二下散热器。利用这种布置，接合部分也被设置为导体板形式的第一上散热器的整体部分，并且接合部分接合到层叠基板形式的第二下散热器。因此，可以减小施加到接合部分和第二下散热器之间的接合层(例如，焊料)的变形，从而可以增强接合层的耐久性。
在该技术的一种形式中，第一上散热器或第一下散热器的层叠基板和第二上散热器或第二下散热器的层叠基板可以构成单个层叠基板。即，连接到第一半导体元件的层叠基板和连接到第二半导体元件的层叠基板可以构成单个层叠基板。但是，在该技术的另一种形式中，连接到第一半导体元件的层叠基板和连接到第二半导体元件的层叠基板可以是彼此独立的单独层叠基板。
第一实施例
将参考附图描述第一实施例的半导体器件10。本实施例的半导体器件10是功率半导体器件，可以用在诸如电动车辆(诸如电力车辆)、混合动力车辆或燃料电池车辆中的转换器或逆变器之类的功率转换电路中。但是，半导体器件10不限于任何特定用途或应用。半导体器件10可以广泛用在各种装置和电路中。
如图1和图2所示，半导体器件10包括第一半导体元件20、第二半导体元件50、密封体12和多个端子14、15、16、18、19。第一半导体元件20和第二半导体元件50封装在密封体12内。密封体12由热固性树脂(诸如环氧树脂)形成，但它不限于任何特定材料。端子14、15、16、18、19中的每一个从密封体12的外部延伸到其内部，并且在密封体12内电连接到第一半导体元件20和第二半导体元件50中的至少一个。在一个示例中，端子14、15、16、18、19包括用于电力的P端子14、N端子15和O端子16，以及用于信号的多个第一信号端子18和多个第二信号端子19。
第一半导体元件20和第二半导体元件50是功率半导体元件，并且具有相同的配置。第一半导体元件20具有半导体基板22、上电极24和下电极26。上电极24设置在半导体基板22的上表面上，并且下电极26设置在半导体基板22的下表面上。即，第一半导体元件20是垂直半导体元件，其具有夹在一对电极24、26之间的半导体基板22。下电极26覆盖第一半导体元件20的下表面的整个面积，而上电极24覆盖第一半导体元件20的上表面的一部分(更具体而言，不包括外围部分的范围)。因此，上电极24的面积小于下电极26的面积。第一半导体元件20还包括用于信号的布线层28。布线层28与上电极24一起设置在第一半导体元件20的上表面侧上。虽然附图中未示出，但是布线层28位于设置在半导体基板22的上表面上的绝缘膜中。
类似地，第二半导体元件50具有半导体基板52、上电极54和下电极56。上电极54设置在半导体基板52的上表面上，并且下电极56设置在半导体基板52的下表面上。第二半导体元件50也是垂直半导体元件，其具有夹在一对电极54、56之间的半导体基板52。下电极56覆盖第二半导体元件50的下表面的整个面积，而上电极54覆盖第二半导体元件50的上表面的一部分(更具体而言，不包括外围部分的范围)。因此，上电极54的面积小于下电极56的面积。第二半导体元件50还包括用于信号的布线层58。布线层58与上电极54一起设置在第二半导体元件50的上表面侧上。虽然附图中未示出，但是布线层58位于设置在半导体基板52的上表面上的绝缘膜中。
在一个示例中，该实施例中的第一半导体元件20和第二半导体元件50是金属氧化物半导体场效应晶体管(MOSFET)。半导体基板22、52是碳化硅(SiC)基板。但是，第一半导体元件20和第二半导体元件50可以选自其它类型的功率半导体元件，诸如绝缘栅双极晶体管(IGBT)和反向导通IGBT(RC-IGBT)。形成半导体基板22、52的材料不限于碳化硅，而是可以选自其它半导体，诸如硅(Si)和氮化物半导体。第一半导体元件20和第二半导体元件50中的每一个可以用两个或更多个半导体元件的组合代替，例如，用二极管和IGBT(或MOSFET)的组合代替。
半导体器件10还包括第一上散热器30和第一下散热器40。第一上散热器30和第一下散热器40彼此相对，使得第一半导体元件20被夹在第一上散热器30和第一下散热器40之间。第一上散热器30连接到第一半导体元件20的上电极24，并且沿着密封体12的上表面12a放置。在一个示例中，第一上散热器30焊接到第一半导体元件20的上电极24，并且焊料接合层38形成在第一上散热器30和上电极24之间。第一下散热器40连接到第一半导体元件20的下电极26，并且沿着密封体12的下表面12b放置。在一个示例中，第一下散热器40焊接到第一半导体元件20的下电极26，并且焊料接合层48形成在第一下散热器40和下电极26之间。
第一上散热器30具有绝缘体基板32、内导体层34和外导体层36。内导体层34设置在绝缘体基板32的内表面(图2中的下表面)上，并且外导体层36设置在绝缘体基板32的外表面(图2中的上表面)上。因此，第一上散热器30是具有在绝缘体基板32的相对表面上的导体层34、36的层叠基板。内导体层34经由焊料接合层38接合到第一半导体元件20的上电极24。利用这种布置，内导体层34形成连接到第一半导体元件20的电路的一部分。外导体层36暴露于密封体12的上表面12a，并将第一半导体元件20的热量散发到外部。本实施例的第一上散热器30和稍后将描述的第二上散热器60构成单个层叠基板。
在一个示例中，作为层叠基板的一个示例，使用直接键合铜(DBC)基板用于该实施例的第一上散热器30。即，绝缘体基板32是陶瓷基板，并且由诸如氮化铝或氮化硅的陶瓷材料形成。内导体层34和外导体层36中的每一个由铜(或铜合金)形成。但是，第一上散热器30不限于DBC基板。绝缘体基板32不限于陶瓷，而是可以由其它绝缘体形成。内导体层34和外导体层36不限于铜，而是可以由其它金属(诸如铝)或其它导体形成。而且，绝缘体基板32和每个导体层34、36之间的接合结构不限于任何特定结构。
第一下散热器40是由导体形成的导体板，并且不具有绝缘体基板。第一下散热器40由导热率高于第一上散热器30的绝缘体基板32的导体形成。在一个示例中，作为导体板的一个示例，使用铜板用于该实施例的第一下散热器40。但是，第一下散热器40不限于铜板，而是可以由其它金属(诸如铝)或其它导体形成。如上所述，第一下散热器40经由焊料接合层48接合到第一半导体元件20的下电极26。利用这种布置，第一下散热器40形成连接到第一半导体元件20的电路的一部分。图1中所示的P端子14连接到第一下散热器40。
半导体器件10还包括第二上散热器60和第二下散热器70。第二上散热器60和第二下散热器70彼此相对，使得第二半导体元件50被夹在第二上散热器60和第二下散热器70之间。第二上散热器60连接到第二半导体元件50的上电极54，并且暴露于密封体12的上表面12a。在一个示例中，第二上散热器60焊接到第二半导体元件50的上电极54，并且焊料接合层68形成在第二上散热器60和上电极54之间。第二下散热器70连接到第二半导体元件50的下电极56，并且暴露于密封体12的下表面12b。在一个示例中，第二下散热器70焊接到第二半导体元件50的下电极56，并且焊料接合层78形成在第二下散热器70和下电极56之间。
第二上散热器60具有绝缘体基板62、内导体层64和外导体层66。内导体层64设置在绝缘体基板62的内表面(图2中的下表面)上，并且外导体层66设置在绝缘体基板62的外表面(图2中的上表面)上。因此，第二上散热器60是具有在绝缘体基板62的相对表面上的导体层64、66的层叠基板。内导体层64经由焊料接合层68接合到第二半导体元件50的上电极54。利用这种布置，内导体层64形成连接到第二半导体元件50的电路的一部分。图1中所示的N端子15连接到内导体层64。外导体层66暴露于密封体12的上表面12a，并将第二半导体元件50的热量散发到外部。
如上所述，第二上散热器60和上述第一上散热器30构成单个层叠基板。因此，DBC基板用于本实施例的第二上散热器60，类似于第一上散热器30。但是，第二上散热器60也不限于DBC基板，而是可以使用各种类型的层叠基板。第一上散热器30的绝缘体基板32和第二上散热器60的绝缘体基板62构成单个绝缘体基板(例如，陶瓷基板)，并且是连续形成的，其中在它们之间没有边界。类似地，第一上散热器30的外导体层36和第二上散热器60的外导体层66构成单个导体层，并且是连续形成的，其中在它们之间没有边界。另一方面，第一上散热器30的内导体层34和第二上散热器60的内导体层64提供在绝缘体基板32、62上彼此独立并且彼此绝缘的导体区域。在另一个实施例中，第一上散热器30和第二上散热器60可以由彼此独立的单独的层叠基板(例如，参见图7)提供。
第二下散热器70是由导体形成的导体板，并且不具有绝缘体基板。第二下散热器70由导热率高于第二上散热器60的绝缘体基板62的导体形成。在一个示例中，作为导体板的一个示例，使用铜板用于该实施例的第二下散热器70。但是，第二下散热器70不限于铜板，而是可以由其它金属(诸如铝)或其它导体形成。如上所述，第二下散热器70经由焊料接合层78接合到第二半导体元件50的下电极56。利用这种布置，第二下散热器70形成连接到第二半导体元件50的电路的一部分。图1中所示的O端子16连接到第二下散热器70。
第二下散热器70经由接合部分80连接到第一上散热器30的内导体层34。因此，第一半导体元件20和第二半导体元件50经由接合部分80串联连接。接合部分80与导体板形式的第二下散热器70一体形成，并且还经由焊料接合层82接合到层叠基板形式的第一上散热器30的内导体层34。但是，焊料接合层82不限于由焊料形成，而是可以由其它材料形成。
如上所述，在该实施例的半导体器件10中，具有绝缘体基板32的层叠基板用于第一上散热器30和第一下散热器40中的一个，第一上散热器30和第一下散热器40彼此相对，其中第一半导体元件20被夹在它们之间。然后，由导热率高于绝缘体基板32的导体形成的导体板用于上述散热器30、40中的另一个。具有绝缘体基板32的层叠基板(即，第一上散热器30)具有低线性膨胀系数，其使得可以抑制半导体器件10的热膨胀，并且减小在第一半导体元件20中产生的应力。另一方面，由导体板形成的第一下散热器40具有优异的导热率，并且因此能够将第一半导体元件20的较大量的热量释放到外部。因此，根据该实施例的布置，第一上散热器30(即，层叠基板)用于抑制半导体器件10的热变形，并且减小在第一半导体元件20中产生的应力，同时第一下散热器40(即，导体板)确保第一半导体元件20所需的散热能力。
类似地，在第二半导体元件50中，具有绝缘体基板62的层叠基板也用于第二上散热器60和第二下散热器70中的一个，并且由导热率高于绝缘体基板62的导体形成的导体板用于上述散热器60、70中的另一个。因此，根据本实施例的布置，第二上散热器60(即，层叠基板)用于抑制半导体器件10的热膨胀，并减小在第二半导体元件50中产生的应力，并且第二下散热器70(即，导体板)确保第二半导体元件50所需的散热能力。在另一个实施例中，半导体器件10可以不包括第二半导体元件50。在另一个实施例中，半导体器件10可以包括三个或更多个半导体元件，包括第一半导体元件20和第二半导体元件50。半导体器件10中包括的半导体元件的数量不限于任何特定数量。当半导体器件10包括两个或更多个半导体元件时，关于该两个或更多个半导体元件中的至少一个，可以采用本实施例中公开的技术(即，层叠基板和导体板的组合)。
在该实施例的半导体器件10中，第一上散热器30是层叠基板，并且第一下散热器40是导体板。当第一半导体元件20的上电极24的面积小于第一半导体元件20的下电极26的面积时，这种布置是有利的。当上电极24的面积小于下电极26的面积时，从下电极26而不是从上电极24释放第一半导体元件20的较大量的热量。在这方面，导体板形式的第一下散热器40不具有绝缘体基板(诸如陶瓷基板)，并且因此在导热率方面比第一上散热器30更优异。因此，连接到下电极26的第一下散热器40可以更有效地从第一半导体元件20移除热量或冷却第一半导体元件20，因为它是具有优异散热特性的导体板。这一点也适用于第二半导体元件50。
此外，在第一半导体元件20的上表面侧上设置有上电极24以及至少一个布线层28。在这方面，第一上散热器30是层叠基板并且第一下散热器40是导体板也是有利的。由于具有绝缘体基板的层叠基板具有低线性膨胀系数，因此由于温度变化引起的变形量相对小。因此，由于连接到上电极24的第一上散热器30是热变形小的层叠基板，因此上电极24不太可能或不可能变形，并且也减少对与上电极24相邻的布线层28的影响或损坏。
在该实施例的半导体器件10中，第二下散热器70经由接合部分80连接到第一上散热器30。接合部分80被设置为第二下散热器70的整体部分，并且经由焊料接合层82接合到第一上散热器30的内导体层34。优选的是抑制在焊料接合层82中产生的应力，以便增强焊料接合层82的耐久性。在这方面，与导体板形式的第二下散热器70相比，由于第一上散热器30是具有绝缘体基板32的层叠基板，因此由于温度变化引起的变形量较小。因此，利用其中接合部分80被设置为第二下散热器70(即，导体板)的整体部分并且接合部分80接合到第一上散热器30(即，层叠基板)的布置，可以减小在焊料接合层82中产生的应力。此外，与层叠基板形式的第一上散热器30相比，导体板形式的第二下散热器70更容易地与接合部分80一体地形成。
第二实施例
参考图3，将描述第二实施例的半导体器件110。该实施例的半导体器件110与第一实施例的半导体器件10的不同之处在于半导体器件110还包括绝缘片112。该实施例的半导体器件110的其它配置与第一实施例的半导体器件10的其它配置基本等同，并且因此在此将不再重复描述。基本上，相同的附图标记被指派给第一实施例和第二实施例的相同或对应的部件。
绝缘片112沿着密封体12的下表面12b设置，并且覆盖第一下散热器40的下表面(即，相对表面中的比另一个表面更远离第一半导体元件20的一个表面)和第二下散热器70的下表面(即，相对表面中的比另一个表面更远离第二半导体元件50的一个表面)。利用这种布置，电连接到第一半导体元件20的第一下散热器40的下表面和电连接到第二半导体元件50的第二下散热器70的下表面与外部设备(诸如冷却器)电绝缘。利用与半导体器件110这样集成的绝缘片112，半导体器件110可以容易地与外部设备(诸如冷却器)组合或组装。
该实施例的绝缘片112由具有绝缘特性的树脂材料形成。形成绝缘片112的材料仅需要是绝缘材料，并且不限于任何特定材料。绝缘片112不需要设置在密封体12的上表面12a上，因为暴露的外导体层36、66通过绝缘体基板32、62与半导体元件20、50绝缘。因此，在制造半导体器件110的一个示例中，在密封体12用模具形成之后，密封体12的上表面12a被研磨，使得外导体层36、66可以暴露于外部，并且半导体器件110的厚度可以被调整。
第三实施例
参考图4和图5，将描述第三实施例的半导体器件210。在该实施例的半导体器件210中，导体板用于第一上散热器230和第二上散热器260，并且层叠基板用于第一下散热器240和第二下散热器270。此外，接合部分280与第一上散热器230一体形成，并且还经由焊料接合层282接合到第二下散热器270的内导体层274。在这些点中，第三实施例的半导体器件210与第一实施例的半导体器件10不同。该实施例的半导体器件210的其它配置与第一实施例的半导体器件10的其它配置基本等同，并且因此将不再重复描述。基本上，相同的附图标记被指派给第一实施例和第三实施例的相同或对应的部件。
第一上散热器230是由导体形成的导体板，并且不具有绝缘体基板。第一上散热器230由导热率高于稍后将描述的第一下散热器240的绝缘体基板242的导体形成。在一个示例中，作为导体板的一个示例，使用铜板用于该实施例的第一上散热器230。但是，第一上散热器230不限于铜板，而是可以由其它金属(诸如铝)或其它导体形成。第一上散热器230经由焊料接合层38接合到第一半导体元件20的上电极24。利用这种布置，第一上散热器230形成连接到第一半导体元件20的电路的一部分。
第一下散热器240具有绝缘体基板242、内导体层244和外导体层246。内导体层244设置在绝缘体基板242的内表面(图5中的上表面)上，并且外导体层246设置在绝缘体基板242的外表面(图5中的下表面)上。因此，第一下散热器240是具有在绝缘体基板242的相对表面上的导体层244、246的层叠基板。内导体层244经由焊料接合层48接合到第一半导体元件20的下电极26。利用这种布置，内导体层244形成连接到第一半导体元件20的电路的一部分。图4中所示的P端子14连接到内导体层244。
第一下散热器240的外导体层246暴露于密封体12的下表面12b，并且将第一半导体元件20的热量散发到外部。该实施例的第一下散热器240和稍后将描述的第二下散热器270构成单个层叠基板。在一个示例中，作为层叠基板的一个示例，使用直接键合铜(DBC)基板用于该实施例的第一下散热器240。但是，用于第一下散热器240的层叠基板不限于DBC基板或任何其它特定的层叠基板。
第二上散热器260是由导体形成的导体板，并且不具有绝缘体基板。第二上散热器260由导热率高于稍后将描述的第二下散热器270的绝缘体基板272的导体形成。在一个示例中，作为导体板的一个示例，使用铜板用于该实施例的第二上散热器260。但是，第二上散热器260不限于铜板，而是可以由其它金属(诸如铝)或其它导体形成。第二上散热器260经由焊料接合层68接合到第二半导体元件50的上电极54。利用这种布置，第二上散热器260形成连接到第二半导体元件50的电路的一部分。图4中所示的N端子15连接到第二上散热器260。
第二下散热器270具有绝缘体基板272、内导体层274和外导体层276。内导体层274设置在绝缘体基板272的内表面(图5中的上表面)上，并且外导体层276设置在绝缘体基板272的外表面(图5中的下表面)上。因此，第二下散热器270是具有在绝缘体基板272的相对表面上的导体层274、276的层叠基板。内导体层274经由焊料接合层78接合到第二半导体元件50的下电极56。利用这种布置，内导体层274形成连接到第二半导体元件50的电路的一部分。图4所示的O端子16连接到内导体层274。外导体层276暴露于密封体12的下表面12b，并且将第二半导体元件50的热量散发到外部。
如上所述，如上所述的第二下散热器270和第一下散热器240构成单个层叠基板。因此，DBC基板用于本实施例的第二下散热器270，类似于第一下散热器240。但是，第二下散热器270不限于DBC基板，而是可以使用各种类型的层叠基板。在一个示例中，第一下散热器240的绝缘体基板242和第二下散热器270的绝缘体基板272构成单个绝缘体基板(例如，陶瓷基板)，并且是连续形成的，其中在它们之间没有边界。类似地，第一下散热器240的外导体层246和第二下散热器270的外导体层276构成单个导体层，并且是连续形成的，其中在它们之间没有边界。另一方面，第一下散热器240的内导体层244和第二下散热器270的内导体层274提供在绝缘体基板242、272上彼此独立并且彼此绝缘的导体区域。在另一个实施例中，第一下散热器240和第二下散热器270可以由彼此独立的单独层叠基板(例如，参见图8)提供。
在该实施例的半导体器件210中，具有绝缘体基板242的层叠基板也用于第一上散热器230和第一下散热器240中的一个，第一上散热器230和第一下散热器240彼此相对，其中第一半导体元件20被夹在它们之间。然后，由导热率高于绝缘体基板242的导体形成的导体板用于第一上散热器230和第一下散热器240中的另一个。利用该实施例的布置，第一下散热器240(即，层叠基板)也用于抑制半导体器件10的热变形，并且减小在第一半导体元件20中产生的应力，同时第一上散热器230(即，导体板)确保第一半导体元件20所需的散热能力。
在该实施例的半导体器件210中，基于该技术的另一方面，导体板用于第一上散热器230，并且层叠基板用于第一下散热器240。当第一半导体元件20的下电极26的面积大于第一半导体元件20的上电极24的面积时，这种布置是有利的。当第一上散热器230和第一下散热器240热膨胀时，这些散热器230、240的变形(即，负载)分别从上电极24和下电极26传递到第一半导体元件20。此时，如果下电极26的面积大于上电极24的面积，那么第一半导体元件20受到从下电极26传递的变形(即，负载)的影响更强烈。因此，当下电极26的面积大于上电极24的面积时，热变形小的层叠基板用于连接到下电极26的第一下散热器240，使得施加到第一半导体元件20的负载(即，由于负载引起的第一半导体元件20的应力)可以被减小。如从上面的描述中明显看出，这也适用于第二半导体元件50，并且因此将不再提供重复的描述。
在该实施例的半导体器件210中，第二下散热器270也经由接合部分280连接到第一上散热器230。但是，在该实施例中，接合部分280被设置为第一上散热器230的整体部分，并且经由焊料接合层282接合到第二下散热器270的内导体层274。如上所述，优选的是抑制或减小在焊料接合层282中产生的应力，以便增强焊料接合层282的耐久性。在这方面，与导体板形式的第一上散热器230相比，由于第二下散热器270是具有绝缘体基板272的层叠基板，因此由于温度变化引起的变形量较小。因此，利用其中接合部分280被设置为第一上散热器230(即，导体板)的整体部分并且接合部分280接合到第二下散热器270(即，层叠基板)的布置，可以减小在焊料接合层282中产生的应力。此外，与层叠基板形式的第二下散热器270相比，导体板形式的第一上散热器230更容易与接合部分280一体地形成。
第四实施例
参考图6，将描述第四实施例的半导体器件310。该实施例的半导体器件310与第三实施例的半导体器件210的不同之处在于半导体器件310还包括绝缘片312。该实施例的半导体器件310的其它配置与第三实施例的半导体器件210的其它配置基本等同，并且因此将不再重复描述。基本上，相同的附图标记被指派给第三实施例和第四实施例的相同或对应的部件。
绝缘片312沿着密封体12的上表面12a设置，并且覆盖第一上散热器230的上表面(即，相对表面中的比另一个表面更远离第一半导体元件20的一个表面)和第二上散热器260的上表面(即，相对表面中的比另一个表面更远离第二半导体元件50的一个表面)。利用这种布置，电连接到第一半导体元件20的第一上散热器230的上表面和电连接到第二半导体元件50的第二上散热器260的上表面与外部设备(诸如冷却器)电绝缘。利用与半导体器件310这样集成的绝缘片312，半导体器件310可以容易地与外部设备(诸如冷却器)组合或组装。
该实施例的绝缘片312由具有绝缘特性的树脂材料形成。但是，形成绝缘片312的材料仅需要是绝缘材料，并且不限于任何特定材料。绝缘片312不需要设置在密封体12的下表面12b上，因为暴露的外导体层246、276通过绝缘体基板242、272与半导体元件20、50绝缘。因此，在制造半导体器件310的一个示例中，在密封体12用模具形成之后，密封体12的下表面12b被研磨，使得外导体层246、276可以暴露于外部，并且半导体器件310的厚度可以被调整。
第五实施例
参考图7，将描述第五实施例的半导体器件410。在该实施例的半导体器件410中，第一上散热器430和第二上散热器460由彼此独立的单独层叠基板提供，并且在这方面，半导体器件410与第一实施例的半导体器件10不同。该实施例的半导体器件410的其它配置与第一实施例的半导体器件10的其它配置基本等同，并且因此，将不再重复描述。基本上，相同的附图标记被指派给第一实施例和第五实施例的相同或对应的部件。
第一上散热器430具有绝缘体基板432、内导体层434和外导体层436。内导体层434设置在绝缘体基板432的内表面(图7中的下表面)上，并且外导体层436设置在绝缘体基板432的外表面(图7中的上表面)上。类似地，第二上散热器460具有绝缘体基板462、内导体层464和外导体层466。内导体层464设置在绝缘体基板462的内表面(图7中的下表面)上，并且外导体层466设置在绝缘体基板462的外表面(图7中的上表面)上。在该实施例中，DBC基板用于第一上散热器430和第二上散热器460。但是，第一上散热器430和第二上散热器460不限于DBC基板，而是可以使用各种类型的层叠基板。
在该实施例的半导体器件410中，第一上散热器430和第二上散热器460由彼此独立的单独层叠基板提供；因此，层叠基板中的每一个的尺寸(面积)可以制造得相对小。因此，当半导体器件410响应于温度变化而变形时，可以减小在第一上散热器430和第二上散热器460中产生的应力。随着第一上散热器430和第二上散热器460中产生的应力如此减小，可以避免或减少第一上散热器430和第二上散热器460中的损坏(特别是相对脆弱的绝缘体基板432、462的破裂)。
第六实施例
参考图8，将描述第六实施例的半导体器件510。在该实施例的半导体器件510中，第一下散热器540和第二下散热器570由彼此独立的单独层叠基板提供，并且在这一点上，半导体器件510与第三实施例的半导体器件210不同。该实施例的半导体器件510的其它配置与第三实施例的半导体器件210的其它配置基本等同，并且因此这里将不再重复描述。基本上，相同的附图标记被指派给第三实施例和第六实施例的相同或对应的部件。
第一下散热器540具有绝缘体基板542、内导体层544和外导体层546。内导体层544设置在绝缘体基板542的内表面(图8中的上表面)上，并且外导体层546设置在绝缘体基板542的外表面(图8中的下表面)上。类似地，第二下散热器570具有绝缘体基板572、内导体层574和外导体层576。内导体层574设置在绝缘体基板572的内表面(图8中的上表面)上，并且外导体层576设置在绝缘体基板572的外表面(图8中的下表面)上。在本实施例中，DBC基板用于第一下散热器540和第二下散热器570。但是，第一下散热器540和第二下散热器570不限于DBC基板，而是可以使用各种类型的层叠基板。
在该实施例的半导体器件510中，第一下散热器540和第二下散热器570由彼此独立的单独层叠基板提供；因此，层叠基板中的每一个的尺寸(面积)可以制造得相对小。因此，当半导体器件510响应于温度变化而变形时，可以减小在第一下散热器540和第二下散热器570中产生的应力。随着在第一下散热器540和第二下散热器570中产生的应力如此减小，可以避免或减少第一下散热器540和第二下散热器570中的损坏(特别是相对脆弱的绝缘体基板542、572的破裂)。
虽然已经详细描述了一些具体示例，但是提供这些示例仅用于说明目的，并不旨在限制所附权利要求。权利要求中描述的技术包括通过以各种方式修改或改变所示具体示例而获得的那些技术。本说明书或附图中描述的技术要素在它们被独自使用或组合使用时表现出技术有用性。

Claims (10)

1.一种半导体器件，其特征在于，所述半导体器件包括：
具有上电极和下电极的第一半导体元件；
连接到上电极的第一上散热器；以及
连接到下电极的第一下散热器，第一下散热器与第一上散热器相对，使得第一半导体元件被夹在第一上散热器和第一下散热器之间，
其中，第一上散热器和第一下散热器中的一个是具有绝缘体基板和设置在绝缘体基板的相对表面上的导体层的层叠基板，并且第一上散热器和第一下散热器中的另一个是导体板，该导体板是导热率高于绝缘体基板的导体。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括绝缘片，
其中，导体板具有位于导体板的相对侧的第一表面和第二表面，并且绝缘片接合到比第二表面更远离第一半导体元件的第一表面。
3.如权利要求1或2所述的半导体器件，其特征在于，第一上散热器是层叠基板，并且第一下散热器是导体板。
4.如权利要求3所述的半导体器件，其特征在于，第一半导体元件的上电极的面积小于第一半导体元件的下电极的面积。
5.如权利要求3或4所述的半导体器件，其特征在于，除了上电极之外，还在第一半导体元件的上表面侧上设置至少一个布线层。
6.如权利要求3至5中任一项权利要求所述的半导体器件，其特征在于，所述半导体器件还包括：
具有上电极和下电极的第二半导体元件；
连接到第二半导体元件的上电极的第二上散热器；以及
连接到第二半导体元件的下电极的第二下散热器，第二下散热器与第二上散热器相对，使得第二半导体元件被夹在第二上散热器和第二下散热器之间，其中，
第二上散热器是具有绝缘体基板和设置在绝缘体基板的相对表面上的导体层的层叠基板，并且第二下散热器是导体板，该导体板是导热率高于第二上散热器的绝缘体基板的导体，
第二下散热器经由接合部分电连接到第一上散热器，以及
接合部分与即为导体板的第二下散热器集成，并且经由接合层接合到即为层叠基板的第一上散热器。
7.如权利要求1或2所述的半导体器件，其特征在于，第一上散热器是导体板，并且第一下散热器是层叠基板。
8.如权利要求7所述的半导体器件，其特征在于，第一半导体元件的下电极的面积大于第一半导体元件的上电极的面积。
9.如权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：
具有上电极和下电极的第二半导体元件；
连接到第二半导体元件的上电极的第二上散热器；以及
连接到第二半导体元件的下电极的第二下散热器，第二下散热器与第二上散热器相对，使得第二半导体元件被夹在第二上散热器和第二下散热器之间，其中，
第二下散热器是具有绝缘体基板和设置在绝缘体基板的相对表面上的导体层的层叠基板，并且第二上散热器是导体板，该导体板是导热率高于第二下散热器的绝缘体基板的导体，
第一上散热器经由接合部分电连接到第二下散热器，以及
接合部分与即为导体板的第一上散热器一体地集成，并且经由接合层接合到即为层叠基板的第二下散热器。
10.如权利要求6或9所述的半导体器件，其特征在于，第一上散热器或第一下散热器的层叠基板与第二上散热器或第二下散热器的层叠基板构成单个层叠基板。
CN201910065581.XA 2018-01-30 2019-01-22 半导体器件 Pending CN110098178A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018013706A JP7163583B2 (ja) 2018-01-30 2018-01-30 半導体装置
JP2018-013706 2018-01-30

Publications (1)

Publication Number Publication Date
CN110098178A true CN110098178A (zh) 2019-08-06

Family

ID=67393635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910065581.XA Pending CN110098178A (zh) 2018-01-30 2019-01-22 半导体器件

Country Status (3)

Country Link
US (1) US10658261B2 (zh)
JP (1) JP7163583B2 (zh)
CN (1) CN110098178A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115244689A (zh) * 2020-02-14 2022-10-25 株式会社电装 半导体装置
JP7354076B2 (ja) 2020-09-24 2023-10-02 株式会社東芝 半導体モジュール
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
CN1992259A (zh) * 2005-12-26 2007-07-04 株式会社电装 具有半导体元件、绝缘基板和金属电极的半导体器件
CN102881659A (zh) * 2011-07-14 2013-01-16 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2015095560A (ja) * 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
US20170110341A1 (en) * 2014-03-26 2017-04-20 Denso Corporation Semiconductor device manufacturing method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3573137D1 (en) * 1984-10-03 1989-10-26 Sumitomo Electric Industries Material for a semiconductor device and process for its manufacture
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
US20080131655A1 (en) * 2006-03-21 2008-06-05 Barbara Wacker Double Layer Carbon Nanotube-Based Structures and Methods for Removing Heat from Solid-State Devices
KR100674907B1 (ko) * 2003-11-26 2007-01-26 삼성전자주식회사 고신뢰성을 갖는 스택형 반도체 패키지
US20060018100A1 (en) * 2004-07-21 2006-01-26 Yunxing Guo Active plate-connector device with built-in semiconductor dies
US7309622B2 (en) * 2005-02-14 2007-12-18 Stats Chippac Ltd. Integrated circuit package system with heat sink
JP4375299B2 (ja) 2005-08-03 2009-12-02 株式会社日立製作所 パワー半導体装置
JP2008041752A (ja) 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP5944688B2 (ja) * 2012-02-22 2016-07-05 ローム株式会社 パワーモジュール半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
CN1992259A (zh) * 2005-12-26 2007-07-04 株式会社电装 具有半导体元件、绝缘基板和金属电极的半导体器件
CN102881659A (zh) * 2011-07-14 2013-01-16 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2015095560A (ja) * 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
US20170110341A1 (en) * 2014-03-26 2017-04-20 Denso Corporation Semiconductor device manufacturing method

Also Published As

Publication number Publication date
US20190237381A1 (en) 2019-08-01
JP2019134018A (ja) 2019-08-08
JP7163583B2 (ja) 2022-11-01
US10658261B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
WO2014014012A1 (ja) 電力用半導体モジュール
CN108735692B (zh) 半导体装置
CN104659012A (zh) 具有在再分配结构和装配结构之间的电子芯片的电子部件
JP6813259B2 (ja) 半導体装置
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
US9171772B2 (en) Semiconductor device
JP6988345B2 (ja) 半導体装置
US9728484B2 (en) Power module package and method for manufacturing the same
US9385107B2 (en) Multichip device including a substrate
US20160056088A1 (en) Cold Plate, Device Comprising a Cold Plate and Method for Fabricating a Cold Plate
CN106373947B (zh) 鲁棒高性能半导体封装
CN110098178A (zh) 半导体器件
US9693482B2 (en) Semiconductor device
JP2016181536A (ja) パワー半導体装置
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JPWO2008035614A1 (ja) 半導体モジュールと半導体モジュールの製造方法
US11942449B2 (en) Semiconductor arrangement and method for producing the same
JP6895307B2 (ja) 半導体装置
JP7170614B2 (ja) 半導体装置
JP2017224689A (ja) 半導体装置
JP4949159B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
US11297727B2 (en) Power electronic module
CN210379025U (zh) 功率器件封装结构
US20170229371A1 (en) Electronic device
JP6060053B2 (ja) パワー半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200415

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20190806

RJ01 Rejection of invention patent application after publication