CN114256172A - 功率mosfet的高可靠性封装结构及封装工艺 - Google Patents

功率mosfet的高可靠性封装结构及封装工艺 Download PDF

Info

Publication number
CN114256172A
CN114256172A CN202111553018.0A CN202111553018A CN114256172A CN 114256172 A CN114256172 A CN 114256172A CN 202111553018 A CN202111553018 A CN 202111553018A CN 114256172 A CN114256172 A CN 114256172A
Authority
CN
China
Prior art keywords
layer
copper
mosfet
chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111553018.0A
Other languages
English (en)
Inventor
丁浩宸
杨超
陈志阳
徐彩云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Huixin Semiconductor Co ltd
Original Assignee
Wuxi Huixin Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Huixin Semiconductor Co ltd filed Critical Wuxi Huixin Semiconductor Co ltd
Priority to CN202111553018.0A priority Critical patent/CN114256172A/zh
Publication of CN114256172A publication Critical patent/CN114256172A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种功率MOSFET的高可靠性封装结构及封装工艺，该结构包括MOSFET芯片、第一互连层、底覆铜陶瓷基板、第二互连层、顶覆铜陶瓷基板、引线框架、灌封胶和管壳。本发明将标准TO封装中的铜基板替换为三层结构的底覆铜陶瓷基板，将键合铝线互连以顶覆铜陶瓷基板的铜布线层互连替代。一方面通过双基板外金属层裸露于管壳表面，直接与散热器相连构成双面散热结构，减小MOSFET的封装热阻，另一方面以铜层互连替代键合线可以减小功率回路电感，同时陶瓷层的引入提升器件结构对热膨胀的耐受力，并以石墨烯材料的高导热性能提升器件散热效率，从而提高功率MOSFET的可靠性。

Description

功率MOSFET的高可靠性封装结构及封装工艺
技术领域
本发明属于半导体技术领域，具体涉及一种超结功率MOSFET的高可靠性封装结构及封装工艺。
背景技术
功率半导体在高压大电流应用领域中，对功率半导体器件的击穿电压和导通电阻都有很高的要求。基于超结理论的功率器件能够在保证击穿电压相同时，进一步增大漂移区掺杂浓度，减小导通电阻。因此，随着功率半导体应用领域逐渐扩大，超结MOSFET不仅在传统的工业控制等领域逐渐推广，在新能源汽车、直流充电桩和超级快充等领域的应用也逐渐受到人们的关注。
图1(a)是常用的超结MOSFET的器件剖面结构示意图。平面栅超结MOSFET与常规平面VDMOS最大的不同之处，在于超结MOSFET在低掺杂的N型外延层引入了P型掺杂漂移区，形成了N柱(N-Pillar)和P柱(P-Pillar)交替排列的结构，在超结MOSFET耐压时，相邻的P柱和N柱相互耗尽，利用电荷平衡原理引入横向电场，使得器件内的纵向电场分布由传统VDMOS的三角形分布转化为类似矩形的纵向电场分布。超结MOSFET在承受反向电压时电场分布更均匀，表面峰值电场降低，从而可以承受更高的反向电压或使导通电阻降低。
现有超结MOSFET产品广泛采用的终端结构如图1(b)所示。通过在终端区也存在和元胞类似的PN柱，不仅能够节约成本，还能够减小工艺难度。这种终端结构的原理与场限环(FLR)终端类似，通过增加主结耗尽区的曲率半径来提高击穿电压。超结终端的击穿电压对P柱的深度、宽度、个数以及P柱之间的间距极为敏感，设计时需要从性能和成本之间进行折衷，在保证击穿电压的同时芯片面积尽量小。超结终端容易受到表面峰值电场和表面电荷的影响，故在实际设计中，通常结合场板(Field Plate)技术和场限环终端技术形成一种复合型终端结构，以降低终端表面电场，避免终端区提前击穿。
总的来说，超结MOSFET将反向阻断电压与导通电阻功能分开，分别设计在不同的区域，在保证足够的击穿电压同时，其导通电阻远远低于常规MOSFET，由于较低的导通损耗使其在系统产品中效率更高。在同等电流以及电压规格条件下，超结MOSFET晶圆的面积要小于常规MOSFET，封装出的超结MOSFET器件体积更小，功率密度更高。这给功率MOSFET器件的封装热管理和封装寄生都提出了新的挑战，由于封装的应力密度大，MOSFET器件的寿命也会受到严重影响。
图2(a)是现有技术中一种典型的超结MOSFET的封装结构剖面示意图，该封装结构为典型DFN封装结构。该封装结构包括芯片900、散热片920、引线框架930、多个导线940以及包裹上述结构的绝缘胶950。芯片900粘附在散热片920上，引线框架930具有多个相互绝缘的管脚，芯片900表面的焊盘通过导线940连接在引线框架930相应的管脚上。绝缘胶950将上述结构全部包裹起来，将其同外界隔离，仅将引线框架930的各个管脚和散热片920与芯片900相对的表面暴露在空气中。引线框架930暴露出来的管脚用于实现被封装的芯片900同外界的电学连接，而散热片920暴露出来的作用在于将芯片900工作时产生的热量通过暴露的表面散发到环境中去。图2(b)所示是另一种典型MOSFET的TO系列封装结构，其同样为引脚和散热片分离，且引脚外露，仍然存在体积大而不利于散热的技术问题。另外上述2种封装结构，散热传导均只使用了封装结构底部的散热片，芯片顶部空间未进行利用，存在散热效率低的问题，随着MOSFET功率等级超过1500V，上述结构的散热效率无法满足应用需求。
发明内容
本发明的目的在于克服现有技术存在的不足，设计一种功率MOSFET的高可靠性封装结构及封装工艺，本发明采用双面覆铜陶瓷基板结构，通过双面散热减小封装热阻，在减小功率回路电感的同时提升封装对热膨胀的耐受力，并以高导热石墨烯材料提升散热性能，从而改善功率MOSFET器件的可靠性。
本发明提供的功率MOSFET的高可靠性封装结构包括MOSFET芯片、第一互连层、底覆铜陶瓷基板、第二互连层、顶覆铜陶瓷基板、引线框架、灌封胶和管壳，所述底覆铜陶瓷基板包括三层，自下而上依次为底散热层、第一陶瓷层和底布线层；所述顶覆铜陶瓷基板包括三层，自上而下依次为顶散热层、第二陶瓷层、顶布线层；MOSFET芯片和引线框架的下表面通过第一互连层贴装在底布线层的对应位置上，MOSFET芯片和引线框架的上表面通过第二互连层贴装在顶布线层的对应位置上；所述MOSFET芯片的上表面包括芯片源极连接区和芯片栅极连接区，MOSFET芯片的下表面具有芯片漏极连接区；芯片漏极连接区通过底布线层连接到引线框架上对应的信号端子上，芯片源极连接区和芯片栅极连接区通过顶布线层连接到引线框架上对应的信号端子上。
所述引线框架和MOSFET芯片位于同一个水平层。
所述第一互连层和第二互连层可以采用无铅焊膏，或者纳米银浆，或者石墨烯增强导电胶。
所述底散热层下表面裸露在管壳外，通过第一导热硅脂层外接底热沉；所述顶散热层上表面裸露在管壳外，通过第二导热硅脂层外接顶热沉。
所述底热沉和顶热沉可以采用风冷翅片散热器、水冷针翅散热盒、金属散热块或石墨烯散热膜。
所述底布线层和顶布线层的厚度范围是18μm～20μm。所述第一互连层和第二互连层的厚度范围是60μm～80μm。所述第一导热硅脂层和第二导热硅脂层的厚度范围是30μm～50μm。
相应的，本发明还提供了上述功率MOSFET的封装工艺，包括以下步骤：
步骤1、准备上下表面为铜金属层中间为陶瓷层的底覆铜陶瓷基板和顶覆铜陶瓷基板，在底覆铜陶瓷基板上表面铜金属层图形化制作底布线层，在顶覆铜陶瓷基板下表面铜金属层图形化制作顶布线层；
步骤2、在底布线层上对应MOSFET芯片和引线框架的位置上制作第一互连层，贴装MOSFET芯片的漏极下表面和引线框架上对应漏极信号输出的引线端下表面；通过底布线层133实现MOSFET芯片的漏极和引线框架上对应漏极信号输出的引线端的电连接；
步骤3、在MOSFET芯片的源极、栅极上表面和引线框架上表面的设定位置上制作第二互连层，与顶覆铜陶瓷基板的顶布线层贴装在一起；通过顶布线层实现MOSFET芯片源极与引线框架上对应源极信号的引线端的电连接，以及MOSFET芯片栅极与引线框架上对应栅极信号的引线端的电连接；
步骤4、将步骤3得到的结构进行真空焊接或烧结，四周加装管壳并填充灌封胶到管壳中进行塑封，留底散热层下表面和顶散热层上表面裸露在外，在底散热层下表面和顶散热层上表面分别涂覆导热硅脂层，分别加装底热沉和顶热沉。
本发明具有如下优点：
1、本发明采用双面散热结构，通过与器件的上下表面散热金属层外接双热沉，提高了器件的纵向散热能力。
2、本发明采用铜布线层替代键合线互连，减小了功率回路电感，改善了器件的开关特性。
3、本发明用覆铜陶瓷基板替代标准TO封装的铜基板，提高了器件对热膨胀的耐受力，进而提升器件的可靠性。
4、本发明采用石墨烯高导热材料增强器件散热效率，从而提升器件在高温下工作的可靠性。
附图说明
图1(a)是现有技术中超结MOSFET的器件剖面结构示意图。
图1(b)是现有技术中超结MOSFET产品采用的终端结构。
图2(a)是现有技术中一种典型MOSFET的封装结构示意图。
图2(b)是现有技术中另外一种典型MOSFET的封装结构示意图。
图3是本发明的封装结构剖面示意图。
图4是本发明实施例1的完整封装结构图。
图5是本发明实施例2的完整封装结构图。
图6是本发明的封装工艺步骤1中底布线层的平面示意图。
图7是本发明的封装工艺步骤2中顶布线层的平面示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
本发明提出了一种功率MOSFET的高可靠性封装结构，通过在芯片正反面加装双面覆铜陶瓷基板，将基板散热金属层裸露于管壳表面，与热沉直接接触，实现双面散热的封装结构。覆铜陶瓷基板的铜层互连可以减小功率回路电感，陶瓷层的引入可以提升热膨胀时器件的耐受力。
如图3所示，本发明的封装结构自下而上包括：底覆铜陶瓷基板13、第一互连层12、MOSFET芯片11和引线框架16、第二互连层14、顶覆铜陶瓷基板15，上述器件整体由灌封胶17封装在器件管壳18中。
所述底覆铜陶瓷基板13有三层，自下而上依次为底散热层131、第一陶瓷层132和底布线层133，底散热层131下表面裸露在器件管壳18外，通过第一导热硅脂层19外接底热沉20。实施例1中底热沉20和顶热沉22采用水冷针翅散热盒，封装整体结构如图4所示。顶覆铜陶瓷基板15有三层，自上而下依次为顶散热层151、第二陶瓷层152、顶布线层153，顶散热层151上表面裸露在器件管壳18外，通过第二导热硅脂层21外接顶热沉22。实施例2中底热沉20和顶热沉22采用铜、铝金属散热块或石墨烯散热膜，则封装整体结构如图5所示。
所述引线框架16和MOSFET芯片11位于同一个水平层。MOSFET芯片11和引线框架16的下表面通过第一互连层12贴装在底布线层133的对应位置上，MOSFET芯片11和引线框架16的上表面通过第二互连层14贴装在顶布线层153的对应位置上。所述MOSFET芯片11的上表面包括芯片源极连接区和芯片栅极连接区，MOSFET芯片11的下表面具有芯片漏极连接区。芯片漏极连接区通过底布线层133连接到引线框架16上对应的信号端子上，芯片源极连接区和芯片栅极连接区通过顶布线层153连接到引线框架16上对应的信号端子上。
从电连接关系上，功率MOSFET芯片11的漏极通过第一互连层12与底覆铜陶瓷基板13的底布线层133上表面相连接，同时通过底布线层133连接到引线框架16上对应漏极信号的引线端；功率MOSFET芯片11的栅极和源极通过第二互连层14与顶覆铜陶瓷基板15的顶布线层153下表面相连接，同时通过顶布线层153分别连接到引线框架16上对应栅极和源极信号的引线端。
本发明还提出了上述功率MOSFET的封装工艺，具体包括以下步骤：
步骤1、准备上下表面为铜金属层中间为陶瓷层的底覆铜陶瓷基板13和顶覆铜陶瓷基板15。在底覆铜陶瓷基板13上表面铜金属层图形化制作底布线层133，厚度范围是18μm～20μm，平面结构如图6所示。在顶覆铜陶瓷基板15下表面铜金属层图形化制作顶布线层153，厚度范围是18μm～20μm，平面结构如图7所示。
步骤2、在底布线层133上对应MOSFET芯片11和引线框架16的位置上制作第一互连层12，可以采用60～80μm的无铅焊膏或者纳米银浆，也可以采用高导热石墨烯粉末填充增强的导电胶。分别将MOSFET芯片11的漏极下表面和引线框架16上对应漏极信号输出的引线端161下表面，贴装在底布线层133的对应位置上，如图6所示，通过底布线层133实现了MOSFET芯片11的漏极和引线框架上对应漏极信号输出的引线端161的电连接。
步骤3、在MOSFET芯片11的源极、栅极上表面和引线框架16上对应栅极信号的引线端162和对应源极信号的引线端163上表面制作第二互连层14，可以采用60～80μm的无铅焊膏或者纳米银浆，也可以采用高导热石墨烯粉末填充增强的导电胶。将MOSFET芯片11的源极和栅极上表面分别与顶覆铜陶瓷基板15的顶布线层153的对应位置贴装在一起，如图7所示，通过顶布线层153实现了MOSFET芯片11源极(右下)与引线框架上对应源极信号的引线端163的电连接，以及MOSFET芯片11栅极(左上)与引线框架上对应栅极信号的引线端162的电连接。
步骤4、将步骤3得到的结构进行真空焊接或烧结，并填充灌封胶17到管壳18中进行塑封，管壳18包裹住步骤3得到的结构的四周，并将底散热层131下表面和顶散热层151上表面裸露出来。将底散热层131裸露在器件管壳18外的下表面上涂敷第一导热硅脂层19，优选厚度是30～50μm，加装底热沉20；将顶散热层151裸露在器件管壳18外的上表面上涂敷第二导热硅脂层21，优选厚度是30～50μm，加装底热沉22。其中底热沉20和底热沉22可以是风冷翅片散热器，通过外部环境的强制风冷进行散热，也可以是水冷针翅散热盒，通过外加水进行散热，可以是铜、铝等金属制成的散热块，也可以采用高热传导性能的石墨烯散热膜。
本发明提出的功率MOSFET的高可靠性封装结构，将MOSFET芯片以双层覆铜陶瓷基板结构封装，一方面减小封装整体热阻，提高器件散热性能，另一方面用铜布线层替代键合引线互连，减小功率回路电感，提高器件的开关特性。同时采用覆铜陶瓷基板替换标准TO封装的铜基板，可以提升器件在热膨胀时的耐受力，石墨烯高导热性能材料的应用可以增强器件散热效率，提高了器件的可靠性。
本发明所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明创造的保护范围之内。

Claims (10)

1.功率MOSFET的高可靠性封装结构，包括MOSFET芯片(11)、第一互连层(12)、底覆铜陶瓷基板(13)、第二互连层(14)、顶覆铜陶瓷基板(15)、引线框架(16)、灌封胶(17)和管壳(18)，其特征是，所述底覆铜陶瓷基板(13)包括三层，自下而上依次为底散热层(131)、第一陶瓷层(132)和底布线层(133)；所述顶覆铜陶瓷基板(15)包括三层，自上而下依次为顶散热层(151)、第二陶瓷层(152)、顶布线层(153)；MOSFET芯片(11)和引线框架(16)的下表面通过第一互连层(12)贴装在底布线层(133)的对应位置上，MOSFET芯片(11)和引线框架(16)的上表面通过第二互连层(14)贴装在顶布线层(153)的对应位置上；所述MOSFET芯片(11)的上表面包括芯片源极连接区和芯片栅极连接区，MOSFET芯片(11)的下表面具有芯片漏极连接区；芯片漏极连接区通过底布线层(133)连接到引线框架(16)上对应的信号端子上，芯片源极连接区和芯片栅极连接区通过顶布线层(153)连接到引线框架(16)上对应的信号端子上。
2.根据权利要求1所述的功率MOSFET的高可靠性封装结构，其特征在于，所述第一互连层(12)和第二互连层(14)采用无铅焊膏，或者纳米银浆，或者石墨烯增强导电胶。
3.根据权利要求1所述的功率MOSFET的高可靠性封装结构，其特征在于，所述底散热层(131)下表面裸露在管壳(18)外，通过第一导热硅脂层(19)外接底热沉(20)；所述顶散热层(151)上表面裸露在管壳(18)外，通过第二导热硅脂层(21)外接顶热沉(22)。
4.根据权利要求3所述的功率MOSFET的高可靠性封装结构，其特征在于，所述底热沉(20)和顶热沉(22)采用风冷翅片散热器、水冷针翅散热盒、金属散热块或石墨烯散热膜。
5.如权利要求1所述的功率MOSFET的高可靠性封装结构，其特征在于，所述底布线层(133)和顶布线层(153)的厚度范围是18μm～20μm。
6.如权利要求1所述的功率MOSFET的高可靠性封装结构，其特征在于，所述第一互连层(12)和第二互连层(14)的厚度范围是60μm～80μm。
7.如权利要求1所述的功率MOSFET的高可靠性封装结构，其特征在于，所述第一导热硅脂层(19)和第二导热硅脂层(21)的厚度范围是30μm～50μm。
8.如权利要求1所述的功率MOSFET的高可靠性封装结构，其特征在于，所述引线框架(16)和MOSFET芯片(11)位于同一个水平层。
9.一种功率MOSFET的封装工艺，其特征在于，包括以下步骤：
步骤1、准备上下表面为铜金属层中间为陶瓷层的底覆铜陶瓷基板(13)和顶覆铜陶瓷基板(15)，在底覆铜陶瓷基板(13)上表面铜金属层图形化制作底布线层(133)，在顶覆铜陶瓷基板(15)下表面铜金属层图形化制作顶布线层(153)；
步骤2、在底布线层(133)上对应MOSFET芯片(11)和引线框架(16)的位置上制作第一互连层(12)，贴装MOSFET芯片(11)的漏极下表面和引线框架(16)上对应漏极信号输出的引线端下表面；通过底布线层133实现MOSFET芯片(11)的漏极和引线框架上对应漏极信号输出的引线端的电连接；
步骤3、在MOSFET芯片(11)的源极、栅极上表面和引线框架(16)上表面的设定位置上制作第二互连层(14)，与顶覆铜陶瓷基板(15)的顶布线层(153)贴装在一起；通过顶布线层(153)实现MOSFET芯片(11)源极与引线框架上对应源极信号的引线端的电连接，以及MOSFET芯片(11)栅极与引线框架上对应栅极信号的引线端的电连接；
步骤4、将步骤3得到的结构进行真空焊接或烧结，四周加装管壳(18)并填充灌封胶(17)到管壳(18)中进行塑封，留底散热层(131)下表面和顶散热层(151)上表面裸露在外，在底散热层(131)下表面和顶散热层(151)上表面分别涂覆导热硅脂层，分别加装底热沉(20)和顶热沉(22)。
10.如权利要求9所述的功率MOSFET的封装工艺，其特征在于，所述引线框架(16)和MOSFET芯片(11)位于同一个水平层，所述底布线层(133)和顶布线层(153)的厚度范围是18μm～20μm，第一互连层(12)和第二互连层(14)的厚度范围是60μm～80μm，步骤4中导热硅脂层的厚度范围是30μm～50μm。
CN202111553018.0A 2021-12-17 2021-12-17 功率mosfet的高可靠性封装结构及封装工艺 Pending CN114256172A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111553018.0A CN114256172A (zh) 2021-12-17 2021-12-17 功率mosfet的高可靠性封装结构及封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111553018.0A CN114256172A (zh) 2021-12-17 2021-12-17 功率mosfet的高可靠性封装结构及封装工艺

Publications (1)

Publication Number Publication Date
CN114256172A true CN114256172A (zh) 2022-03-29

Family

ID=80795664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111553018.0A Pending CN114256172A (zh) 2021-12-17 2021-12-17 功率mosfet的高可靠性封装结构及封装工艺

Country Status (1)

Country Link
CN (1) CN114256172A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221999A1 (zh) * 2022-05-19 2023-11-23 上海沛塬电子有限公司 一种电源变换器、内埋集成器件单元、高散热高频功率模组及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221999A1 (zh) * 2022-05-19 2023-11-23 上海沛塬电子有限公司 一种电源变换器、内埋集成器件单元、高散热高频功率模组及其制作方法

Similar Documents

Publication Publication Date Title
JP6503097B2 (ja) パワーモジュール半導体装置
US8884426B2 (en) Semiconductor device including cooler
JP4902560B2 (ja) パワー半導体モジュール
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
EP3157053B1 (en) Power module
JP2008259267A5 (zh)
CN214043635U (zh) 一种智能功率模块及电力电子设备
CN105632947A (zh) 一种半导体器件的封装结构及其制造方法
JP2004006603A (ja) 半導体パワーデバイス
CN109560049A (zh) 半导体装置
CN114256172A (zh) 功率mosfet的高可靠性封装结构及封装工艺
CN113517244A (zh) 一种功率半导体模块的新型封装结构
CN218039169U (zh) 二极管光伏模块的封装结构和太阳能电池接线盒装置
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
JP2019220671A (ja) 整流器用パワーデバイス
US20220352137A1 (en) High power density 3d semiconductor module packaging
CN111081664B (zh) 具有用于热性能的相变材料的半导体器件的封装
Longford et al. Utilising advanced packaging technologies to enable smaller, more efficient GaN power devices
CN216749898U (zh) 一种功率半导体的封装结构
CN219917162U (zh) 功率模块
KR102536643B1 (ko) 반도체 패키지
CN220856564U (zh) 功率模块
CN210778564U (zh) 一种功率半导体
CN215578525U (zh) 一种功率半导体模块的新型封装结构
CN214705909U (zh) 一种3d双面散热封装结构的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination