JP2019220671A - 整流器用パワーデバイス - Google Patents

整流器用パワーデバイス Download PDF

Info

Publication number
JP2019220671A
JP2019220671A JP2018234285A JP2018234285A JP2019220671A JP 2019220671 A JP2019220671 A JP 2019220671A JP 2018234285 A JP2018234285 A JP 2018234285A JP 2018234285 A JP2018234285 A JP 2018234285A JP 2019220671 A JP2019220671 A JP 2019220671A
Authority
JP
Japan
Prior art keywords
terminal
electrode
power device
rectifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018234285A
Other languages
English (en)
Other versions
JP6754419B2 (ja
Inventor
欣昌 蔡
xin chang Cai
欣昌 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actron Technology Corp
Original Assignee
Actron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actron Technology Corp filed Critical Actron Technology Corp
Publication of JP2019220671A publication Critical patent/JP2019220671A/ja
Application granted granted Critical
Publication of JP6754419B2 publication Critical patent/JP6754419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Abstract

【課題】寄生効果が低く、ＶＦが低く、整流器の効率が良い整流器用パワーデバイスを提供する。【解決手段】パワーデバイス１０は、外部回路を接続するための第１の端子１００および第２の端子２００と、第１の端子１００と第２の端子２００との間に配置された回路システム３００とを含む。回路システム３００は、第１の端子１００および第２の端子２００に電気的に接続される。回路システム３００は、プリモールドされたチップ３１０と制御デバイス３２０とを含む。プリモールドされたチップ３１０は、トランジスタと、該トランジスタを封止するための第１の封止材とを含む該トランジスタは、第１の電極と、第２の電極と、第３の電極とを有する。第１の端子１００、第２の端子２００および制御デバイス３２０は、該トランジスタの第１の電極、第２の電極および第３の電極にそれぞれ電気的に接続される。【選択図】図１

Description

本開示は、パワーデバイスに関し、より詳細には、整流器用パワーデバイスに関する。
既存の車両輸送システムでは、交流発電機の効率および寿命が直流発電機の効率および寿命よりはるかに高いので、現在の車両発電機は全て交流発電機である。交流発電機によって生成された交流をバッテリに充電するために、整流ダイオードが使用され、交流を直流に整流する。このように、車両システム内の各種電気機器に電力を供給して連続して動作させ、バッテリに蓄えられた電力を消費することなく車両を走行させることができ、次回の走行のためにバッテリに多量の電力を保持することができる。一般的に、交流発電機の電極板には、通常、６〜８個の整流ダイオードが配置されている。
従来は、ＰＮ接合ダイオードが整流ダイオードとしてしばしば使用されていた。しかしながら、ＰＮ接合ダイオードは比較的高い順方向電圧（ＶＦ）を有し、これは電力変換損失の問題を容易に引き起こす。
したがって、近年、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を用いて同期整流を行う整流ダイオードが開発されている。ＭＯＳＦＥＴは固有電位を有さず、ＶＦが低いため、損失も小さくなる。しかしながら、ＭＯＳＦＥＴを駆動するためには、回路システムを形成するために追加の制御集積回路などが必要であり、回路システム内部の相互接続はしばしば複雑であり、高い寄生効果をもたらし、整流器の効率に影響する。
本開示は、低い寄生効果を有する回路システムを有し、ＶＦをさらに低減し、それにより整流器の効率を改善することができる整流器用パワーデバイスを提供する。
本開示の整流器用パワーデバイスは、外部回路を接続するために適合された第１の端子および第２の端子と、第１の端子と第２の端子との間に配置された回路システムとを含む。回路システムは、第１の端子および第２の端子に電気的に接続される。回路システムは、プリモールドされたチップと制御デバイスとを含む。プリモールドされたチップは、トランジスタおよび第１の封止材を含み、トランジスタは、第１の電極、第２の電極、および第３の電極を有し、第１の封止材はトランジスタを封入するために適合される。第１の端子、第２の端子、および制御デバイスは、トランジスタの第１の電極、第２の電極、および第３の電極にそれぞれ電気的に接続される。
本開示の一実施形態では、プリモールドされたチップは、トランジスタの第１の電極、第２の電極、および第３の電極の少なくとも１つに電気的に接続されたパターニングされた回路層をさらに含み、第１の封止材は、パターニングされた回路層を封止し、パターニングされた回路層の一部を露出させる。
本開示の一実施形態では、パターニングされた回路層は、第１の電極および第３の電極に電気的に接続され、第１の端子および制御デバイスは、パターニングされた回路層の露出部分を介して第１の電極および第３の電極にそれぞれ電気的に接続される。
本開示の一実施形態では、第１の封止材によって封止されたプリモールドされたチップは、第２の端子に電気的に接続された第２の電極を露出させる。
本開示の一実施形態では、第１の端子の材料および第２の端子の材料は、アルミニウム、銅、またはそれらの合金を含む。
本開示の一実施形態では、トランジスタは、電圧または電流によって制御される電界効果トランジスタである。
本開示の一実施形態では、トランジスタは、金属酸化物半導体電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、または窒化ガリウムトランジスタである。
本開示の一実施形態では、第１の封止材の材料は、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含む。
本開示の一実施形態では、第１の端子は、ベースおよびリードを含み、ベースの底面の形状は、円形、正方形、または六角形であり、第２の端子の形状は、円形、正方形、または六角形である。
本開示の一実施形態では、整流器用パワーデバイスは、プリモールドされたチップと第１の端子との間に配置され、プリモールドされたチップと第１の端子とを電気的に接続するように適合された導電性スペーサをさらに含むことができる。
本開示の一実施形態では、導電性スペーサと第１の端子は、一体的に形成されている。
本開示の一実施形態では、整流器用パワーデバイスは、第２の端子上に配置され、導電性スペーサ、回路システム、および第１の端子の一部を覆うように適合された第２の封止材をさらに含むことができる。
本開示の一実施形態では、整流器用パワーデバイスは、プリモールドされたチップと第１の端子との間に配置され、制御デバイスおよび導電性スペーサを封止し、導電性スペーサの一部を露出するように適合された第２の封止材をさらに含むことができる。
本開示の一実施形態では、整流器用パワーデバイスは、第２の封止材と第１の端子との間に配置された接合材をさらに含むことができる。
本開示の一実施形態では、整流器用パワーデバイスは、第２の端子上に配置され、導電性スペーサ、回路システム、および第１の端子の一部を覆うように適合された第３の封止材をさらに含む。
本開示の一実施形態では、第２の封止材の材料および第３の封止材の材料は、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含む。
本開示の別の整流器用パワーデバイスは、外部回路を接続するために適合された第１の端子および第２の端子と、第１の端子と第２の端子との間に配置されたプリモールドされたチップとを含む。プリモールドされたチップは、トランジスタおよび第１の封止材を含み、トランジスタは第１の電極および第２の電極を有し、第１の封止材はトランジスタを封止するように適合され、第１の端子および第２の端子は、トランジスタの第１の電極およびトランジスタの第２の電極にそれぞれ電気的に接続される。
本開示の別の実施形態では、プリモールドされたチップは、第１の電極に電気的に接続されたパターニングされた回路層をさらに含み、第１の封止材は、パターニングされた回路層を封止し、パターニングされた回路層の一部を露出させ、第１の端子は、パターニングされた回路層の露出部分を介して第１の電極に接続される。
本開示の別の一実施形態では、プリモールドされたチップは、第２の端子に電気的に接続された第２の電極を露出させる。
本開示の別の一実施形態では、第１の端子の材料および第２の端子の材料は、アルミニウム、銅、またはそれらの合金を含む。
本開示の別の一実施形態では、第１の封止材の材料は、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含む。
本開示の車両用発電機の整流デバイスは、前述の整流器用パワーデバイスを含む。
以上のことから、本開示の整流器用パワーデバイスの回路システムは、トランジスタを第１の封止材およびパターニングされた回路層内に封止して形成されたプリモールドされたチップ上に直接制御デバイスを配置しており、これによって回路接続を完成させる。本開示の整流器用パワーデバイスの回路システムは、追加のワイヤボンディングを必要としないので、低い寄生効果を有する回路システムが達成される。また、トランジスタの低抵抗により、ＶＦが低減され、整流器用パワーデバイスの効率が改善される。制御デバイスが必要とされない一実施形態では、最初にトランジスタをプリモールドされたチップにし、次いでプリモールドされたチップを２つの端子に電気的に接続することによって全体的なカプセル化の信頼性を高めることができる。
上記の内容をよりわかりやすくするため、以下、図面とともにいくつかの実施形態を詳細に説明する。
添付の図面は、本開示のさらなる理解を提供するために含まれ、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本開示の例示的な実施形態を示し、説明と共に、本開示の原理を説明するのに役立つ。
本開示の一実施形態に係るパワーデバイスの概略断面図である。
図１の概略上面図であり、図１は、図２のＩ−Ｉ線に沿った断面図である。
本開示の実施形態に係るプリモールドされたチップの概略正面図である。
図３Ａのプリモールドされたチップの概略背面図である。
本開示の別の一実施形態に係るパワーデバイスの概略的な断面図である。
図４の概略上面図であり、図４は、図５のＩＩ−ＩＩ線断面図である。
本開示のさらに別の一実施形態に係るパワーデバイスの概略断面図である。
図６の概略上面図であり、図６は、図７のＩＩＩ−ＩＩＩ線断面図である。
本開示のさらに別の一実施形態に係るプリモールドされたチップの概略正面図である。
本開示のさらに別の一実施形態に係るプリモールドされたチップの概略背面図である。
図面を伴う説明は、本開示の例示的な実施形態を包括的に説明するために以下に提供される。しかしながら、本開示は依然として多くの他の異なる形態に従って実施されてもよく、以下に説明される実施形態に限定されると解釈されるべきではないことに留意されたい。図面を明瞭にするために、各々の領域、部分、および層のサイズおよび厚さは、実際のスケーリングにしたがって図示されていないことがある。理解を容易にするために、以下の説明における同じ要素は同じ参照番号で示される。
図１は本開示の一実施形態に係るパワーデバイスの概略断面図である。図２は、図１の概略上面図である。分かりやすくするために、図２では、パワーデバイスのいくつかの要素が省略されている。図３Ａおよび図３Ｂは、本開示の実施形態に係るプリモールドされたチップの概略的な正面図および背面図である。
図１〜図３Ｂを参照すると、パワーデバイス１０は、例えば、交流を直流に整流し、車両システム内の様々な電気デバイスおよびバッテリに直流電流を伝達するための車両発電機に適用される整流ダイオードである。この実施形態では、パワーデバイス１０は、第２の端子２００、第１の端子１００、および回路システム３００を含み、第２の端子２００および第１の端子１００は、外部回路に接続するように適合され、回路システム３００は、第２の端子２００と第１の端子１００との間に配置され、回路システム３００は、第２の端子２００および第１の端子１００に電気的に接続される。
この実施形態では、回路システム３００は、プリモールドされたチップ３１０および制御デバイス３２０を含む。図２に示すように、プリモールドされたチップ３１０の詳細な構造は、第１の電極３１２１、第２の電極３１２２、および第３の電極３１２３を有するトランジスタ３１２（図３Ａおよび図３Ｂに示す）と、トランジスタ３１２を封止するように適合される第１の封止材３１６とを含む。第１の端子１００、第２の端子２００、および制御デバイス３２０は、トランジスタ３１２に電気的に接続されている。例えば、第１の端子１００、第２の端子２００、および制御デバイス３２０は、トランジスタ３１２の第１の電極３１２１、第２の電極３１２２、および第３の電極３１２３にそれぞれ電気的に接続される。
別の一実施形態では、プリモールドされたチップ３１０は、トランジスタ３１２に接続されたパターニングされた回路層３１４をさらに含むことができる。パターニングされた回路層３１４は、トランジスタ３１２の第１の電極３１２１、第２の電極３１２２、および第３の電極３１２３の少なくとも１つに電気的に接続することができる。第１の封止材３１６は、パターニングされた回路層３１４を封止し、パターニングされた回路層３１４の一部は露出される。例えば、パターニングされた回路層３１４は、第１の電極３１２１および第３の電極３１２３に電気的に接続され、第１の端子１００および制御デバイス３２０は、パターニングされた回路層３１４の露出部分を介して第１の電極３１２１および第３の電極３１２３にそれぞれ電気的に接続される。この実施形態では、第２の電極３１２２は、第１の封止材３１６によって封止されたプリモールドされたチップ３１０から露出され、露出した第２の電極３１２２は、第２の端子２００に電気的に接続される。
この実施形態では、トランジスタ３１２は、例えば、電圧または電流によって制御される電界効果トランジスタである。一実施形態では、トランジスタ３１２は、例えば、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ、または窒化ガリウムトランジスタである。例えば、トランジスタ３１２がＭＯＳＦＥＴである場合、ＭＯＳＦＥＴのソース、ドレイン、およびゲートは、それぞれトランジスタ３１２の第１の電極３１２１、第２の電極３１２２、および第３の電極３１２３である。ＭＯＳＦＥＴのゲートおよびソースのパッドは、第１の端子１００に向いた同じ側にあり、ドレインのパッドは、第２の端子２００に向いた反対側にあり、第２の端子２００は、ドレインのパッドを介してＭＯＳＦＥＴに電気的に接続されている。ＭＯＳＦＥＴは、ターンオン時に低抵抗であるため、より低いターンオン電圧（例えば、０．５Ｖ未満のＶＦ）を達成することができ、それによってパワーデバイス１０の効率が改善される。さらに、制御デバイス３２０は、パターニングされた回路層３１４に直接接触し、パターニングされた回路層３１４を介してトランジスタ３１２の第３の電極３１２３に電気的に接続される。したがってワイヤボンディングによって生じる高抵抗および低信頼性の従来の問題は排除され、これによって回路システム３００の完全性が改善される。
また、パワーデバイス１０は、コンデンサ３３０、導電性スペーサ３４０などをさらに含むことができ、プリモールドされたチップ３１０内の第１の端子１００とトランジスタ３１２とを電気的に接続するように、第１の端子１００と導電性スペーサ３４０との間に接合材３５０（はんだなど）を配置することができる。このように流入する交流電流は、整流機能を有する回路システム３００によって直流電流に整流された後、パワーデバイス１０から直流電流が出力される。
本実施形態において、第２の端子２００は、例えば、溝２００ａを有するベース電極であり、第２の端子２００の形状は、例えば、円形、正方形、または六角形であるが、本開示はこれに限定されるものではない。実際に、第２の端子２００は、回路システム３００を配置するための表面上に、例えば、溝を有さない、または隆起したベース（図示せず）をさらに含む、製品設計要件に従って異なる形状または形態を採用することができる。この実施形態では、第２の端子２００の材料は、アルミニウム、銅、または前述の金属の合金（アルミニウム合金など）、好ましくは銅またはアルミニウムを含む。第２の端子２００の材質がアルミニウムである場合、良好な熱伝導性、良好な導電性、および大きな熱容量を有することができる。また、図２に示すように、本実施形態の第２の端子２００の外周部はギヤ形状とすることができるので、パワーデバイス１０を圧入接続技術により車両発電機に搭載する際に、パワーデバイス１０の回路システム３００に損傷や欠陥が生じない。
この実施形態では、第１の端子１００は、例えば、ベース１１０と、ベース１１０に接続されたリード１２０とを含む電極である。この実施形態では、第１の端子１００のベース１１０はリード１２０に電気的に接続され、第１の端子１００はリード１２０によって外部回路に接続される。図１に示すように、第１の端子１００のベース１１０およびリード１２０の一部は、第２の端子２００の溝２００ａ内に位置する。第１の端子１００のベース１１０の回路システム３００に面する面は、回路システム３００と電気的に導通する界面として機能する。この実施形態では、第１の端子１００のベース１１０の面積は、第２の端子２００の溝２００ａの底面の面積よりも実質的に小さい。この実施形態では、第１の端子１００のベース１１０の底面は、プリモールドされたチップ３１０の形状に近い正方形である。いくつかの他の実施形態では、第１の端子１００のベース１１０の形状は、円または六角形であるが、本開示はこれに限定されない。この実施形態では、第１の端子１００の材料は、アルミニウム、銅、または前述の材料の合金、例えば、銅合金、アルミニウム合金などである。
次に、パワーデバイス１０の製造プロセスについて簡単に説明するが、本開示のパワーデバイスは、以下の工程に限定されるものではない。
まず、トランジスタ３１２が設けられ、トランジスタ３１２上にビア（図示せず）およびパターニングされた回路層３１４が形成される。この実施形態では、トランジスタ３１２のソースおよびゲートのパッド上にビアを形成し、ビア上にパターニングされた回路層３１４を形成することができるが、本開示はこれに限定されない。次に、第１の封止材３１６が、例えば、成型プロセスによって、トランジスタ３１２、ビア、およびパターニングされた回路層３１４を封止する。この時点で、プリモールドされたチップ３１０の製造プロセスは、概して完了する。さらに、第１の封止材３１６は、その後の電気的接続のためにパターニングされた回路層３１４を露出させる。この実施形態では、第１の封止材３１６の材料は、例えば、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含むことができる。ビアおよびパターニングされた回路層３１４の材料は、例えば、銅または他の適切な金属である。
次に、パターニングされた回路層３１４上に、制御デバイス３２０、コンデンサ３３０、および導電性スペーサ３４０が実装される。制御デバイス３２０は、パターニングされた回路層３１４を介してトランジスタ３１２に電気的に接続され、トランジスタ３１２をオンにするかオフにするかを制御するための駆動電流を提供する。コンデンサ３３０は、パターニングされた回路層３１４を介して、制御デバイス３２０およびトランジスタ３１２にそれぞれ電気的に接続することができる。導電性スペーサ３４０は、プリモールドされたチップ３１０と第１の端子１００との間に配置され、プリモールドされたチップ３１０と第１の端子１００とを電気的に接続し、導電性スペーサ３４０は、熱放射の効果も有する。次に、成型プロセスなどの方法により、プリモールドされたチップ３１０と第１の端子１００との間に第２の封止材３６０を形成して、プリモールドされたチップ３１０、制御デバイス３２０、コンデンサ３３０、および導電性スペーサ３４０などの素子を包装する。この時点で、回路システム３００の製造は、概して完了する。この実施形態では、第２の封止材３６０は、その後の電気的接続のために導電性スペーサ３４０の表面の一部を露出させる。別の一実施形態では、第２の封止材３６０と第１の端子１００との間に接合材３５０の層を形成することができ、第２の封止材３６０は、その後の電気的接続のために接合材３５０の表面を露出させる。この実施形態では、第２の封止材３６０の材料は、例えば、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含むことができる。接合材３５０の材質は、例えば、鉛スズ、スズ銀、または焼結銀はんだであるが、本開示はこれに限定されない。
次に、回路システム３００は、第２の端子２００が回路システム３００内のトランジスタ３１２に電気的に接続されるように第２の端子２００上に配置され、すなわち、トランジスタ３１２の電極が第２の端子２００に接合された後、第１の端子１００が回路システム３００上に配置される。また、回路システム３００のトランジスタ３１２は、導電性スペーサ３４０の露出部分を介して、または接合材３５０を介して第１の端子１００に電気的に接続される。他の実施形態では、オプションとして、第２の端子２００の溝２００ａの底面に別の接合材（図示せず）を形成し、前記接合材（例えば、はんだ）を介して回路システム３００の第２の端子２００およびトランジスタ３１２に電気的に接続することができる。図１および図２では、回路システム３００および第１の端子１００の一部は、第２の端子２００の溝２００ａ内に配置されている。図１に示すように、外部回路を接続するために、第１の端子１００のリード１２０は、第２の端子２００の溝２００ａから溝２００ａの外側に延びている。また、第１の端子１００のベース１１０は、接合材３５０に接続されている。露出された接合材３５０の面積は、第１の端子１００のベース１１０の面積以上とすることができるが、本開示はこれに限定されない。一実施形態では、第２の端子２００上に、導電性スペーサ３４０、回路システム３００、および第１の端子１００の一部を覆う成型プロセスなどの方法によって、溝２００ａを第３の封止材４００で充填してもよい。別の一実施形態では、第１の端子１００および回路システム３００が第２の端子２００にしっかりと取り付けられ得る場合、第３の封止材４００は省略されてもよい。別の一実施形態では、第２の端子２００が溝を有さない場合、第３の封止材４００は、回路システム３００および第１の端子１００の一部を覆うように、第２の端子２００上に配置される。この時点で、パワーデバイス１０の製造プロセスは、概して完了する。この実施形態では、第３の封止材４００の材料は、例えば、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含むことができる。一実施形態では、第１の封止材の材料、第２の封止材の材料、および第３の封止材の材料は同じであってもよい。別の一実施形態では、第１の封止材の材料、第２の封止材の材料、および第３の封止材の材料は、異なる材料であってもよいが、本開示はこれに限定されない。
さらに、図１では、溝２００ａの壁は階段状に設計されており、溝２００ａの頂部近くの壁に内方に延びる連続リング２００ｂを有するので、第３の封止材４００が固定位置に制御され、パワーデバイス１０の疲労寿命がこれによって向上する。しかしながら、本開示はこれに限定されない。溝２００ａの壁はまた、滑らかな表面であってもよく、または他の設計された形態であってもよい。
図４は本開示の別の一実施形態に係るパワーデバイスの概略的な断面図である。図５は、図４の概略上面図である。明確にするために、図５では、パワーデバイスのいくつかの要素が省略されている。
図４と図５の両方を参照すると、パワーデバイス２０は、上述したパワーデバイス１０と同様であり、両者の差は、導電性スペーサ３４０’と第１の端子１００’とが一体的に形成されていることである。その他の要素の接続関係および材料については、第１の実施形態で詳細に説明したので、以下では説明を省略する。この実施形態では、一体的に形成された導電性スペーサ３４０’および第１の端子１００’を用いて、例えば、パワーデバイス１０内の第２の封止材３６０を省略することができ、第３の封止材４００を利用して、プリモールドされたチップ３１０、制御デバイス３２０、コンデンサ３３０、導電性スペーサ３４０’、および第１の端子１００’の一部を覆い、製造プロセスをさらに単純化することができる。
図６は本開示のさらに別の一実施形態に係るパワーデバイスの概略断面図である。図７は、図６の概略上面図である。分かりやすくするために、図７では、パワーデバイスのいくつかの要素が省略されている。図８Ａおよび図８Ｂは、本開示のさらに別の実施形態に係るプリモールドされたチップの概略的な正面図および背面図である。
図６〜図８Ｂを参照すると、パワーデバイス３０は、上述したパワーデバイス１０と同様であり、制御デバイス３２０、コンデンサ３３０、および導電性スペーサ３４０などの要素は、第２の端子２００と第１の端子１００”との間から省略される。その他の要素の接続関係および材料については、第１の実施形態で詳細に説明したので、以下では説明を省略する。
この実施形態では、第１の端子１００”および第２の端子２００は、トランジスタ３１２”に電気的に接続される。例えば、第１の端子１００”および第２の端子２００は、トランジスタ３１２”の第１の電極３１２１”および第２の電極３１２２”にそれぞれ電気的に接続される。言い換えれば、第１の端子１００”のベース１１０”は、露出した第１の電極３１２１”と実質的に直接接触するか、または露出した第１の電極３１２１”と接合材３５０を介して接触する。このように、簡単な製造プロセスを有するパワーデバイス３０がこれによって得られる。
別の一実施形態では、プリモールドされたチップ３１０は、第１の電極３１２１”に電気的に接続されたパターニングされた回路層３１４をさらに含むことができる。第１の端子１００”は、第１の封止材３１６から露出したパターニングされた回路層３１４を介して、第１の電極３１２１”に電気的に接続されている。言い換えれば、第１の端子１００”のベース１１０”は、露出されたパターニングされた回路層３１４に実質的に直接接触するか、または露出されたパターニングされた回路層３１４と接合材３５０を介して接触する。このように、簡単な製造プロセスを有するパワーデバイス３０がこれによって得られる。
本開示では、上述のようなパワーデバイス１０、パワーデバイス２０、およびパワーデバイス３０を、車両用発電機の整流デバイスに適用することができ、これによってその効率を改善する。
以上をまとめると、本開示の整流器用パワーデバイスでは、回路システムは、プリモールドされたチップを介して制御デバイスを直接接続するので、寄生効果が小さく、電気抵抗の低い回路システムが得られ、これにより、パワーデバイスのＶＦを低下させることができる。そのため、電力変換損失を大幅に低減させることができ、したがって整流器用パワーデバイスの効率を向上させることができる。
当業者には、本開示の範囲または趣旨から逸脱することなく、開示された実施形態に様々な変更および変形を加えることができることが明らかであろう。上記を考慮して、本開示は、以下の特許請求の範囲およびそれらの均等物の範囲内に入るという条件で、変更および変形を網羅することが意図されている。
本発明の整流器用パワーデバイスは、車両用発電機に適用することができる。
１０、２０、３０ パワーデバイス
１００、１００’、１００” 第１の端子
１１０、１１０” ベース
１２０ リード
２００ 第２の端子
２００ａ 溝
２００ｂ 連続リング
３００ 回路システム
３１０ プリモールドされたチップ
３１２、３１２” トランジスタ
３１２１、３１２１” 第１の電極
３１２２、３１２２” 第２の電極
３１２３ 第３の電極
３１４ パターニングされた回路層
３１６ 第１の封止材
３２０ 制御デバイス
３３０ コンデンサ
３４０、３４０’ 導電性スペーサ
３５０ 接合材
３６０ 第２の封止材
４００ 第３の封止材

Claims (23)

  1. 外部回路と接続するようにそれぞれ適合された第１の端子および第２の端子と、
    前記第１の端子と前記第２の端子との間に配置され、前記第１の端子と前記第２の端子とに電気的に接続された回路システムであって、前記回路システムは、プリモールドされたチップおよび制御デバイスを含む回路システムとを含み、
    前記プリモールドされたチップは、
    第１の電極と、第２の電極と、第３の電極とを有するトランジスタと、
    前記トランジスタを封止する第１の封止材とを含み、
    前記第１の端子、前記第２の端子、および前記制御デバイスは、前記トランジスタの前記第１の電極、前記第２の電極、および前記第３の電極にそれぞれ電気的に接続される整流器用パワーデバイス。
  2. 前記プリモールドされたチップは、前記トランジスタの前記第１の電極、前記第２の電極、および前記第３の電極のうちの少なくとも１つに電気的に接続されたパターニングされた回路層をさらに含み、第１の封止材は、パターニングされた回路層を封止し、パターニングされた回路層の一部を露出させる、請求項１に記載の整流器用パワーデバイス。
  3. 前記パターニングされた回路層は、前記第１の電極および前記第３の電極に電気的に接続され、前記第１の端子および前記制御デバイスは、前記パターニングされた回路層の前記露出された部分を介して、前記第１の電極および前記第３の電極にそれぞれ電気的に接続される、請求項２に記載の整流器用パワーデバイス。
  4. 前記第２の電極は、前記第１の封止材によって封止された前記プリモールドされたチップから露出され、前記第２の端子は、前記露出された第２の電極と電気的に接続される、請求項２に記載の整流器用パワーデバイス。
  5. 前記第１の端子の材料と前記第２の端子の材料は、アルミニウム、銅、またはこれらの合金をそれぞれ含む、請求項１に記載の整流器用パワーデバイス。
  6. 前記トランジスタは、電圧または電流によって制御される電界効果トランジスタを含む、請求項１に記載の整流器用パワーデバイス。
  7. 前記トランジスタは、金属酸化物半導体電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、または窒化ガリウムトランジスタを含む、請求項１に記載の整流器用パワーデバイス。
  8. 前記第１の封止材の材料は、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含む、請求項１に記載の整流器用パワーデバイス。
  9. 前記第１の端子は、ベースおよびリードを含み、前記ベースの底面の形状は、円形、正方形、または六角形であり、前記第２の端子の形状は、円形、正方形、または六角形である、請求項１に記載の整流器用パワーデバイス。
  10. 前記プリモールドされたチップと前記第１の端子との間に配置され、前記プリモールドされたチップと前記第１の端子とを電気的に接続する導電性スペーサをさらに含む、請求項１に記載の整流器用パワーデバイス。
  11. 前記導電性スペーサおよび前記第１の端子は一体的に形成される、請求項１０に記載の整流器用パワーデバイス。
  12. 前記第２の端子上に配置され、前記導電性スペーサと、前記回路システムと、前記第１の端子の一部とを覆う第２の封止材をさらに含む、請求項１１に記載の整流器用パワーデバイス。
  13. 前記プリモールドされたチップと前記第１の端子との間に配置され、前記制御デバイスと前記導電性スペーサを封止し、前記導電性スペーサの一部を露出させる第２の封止材をさらに含む、請求項１０に記載の整流器用パワーデバイス。
  14. 前記第２の封止材と前記第１の端子との間に配置された接合材をさらに含む、請求項１３に記載の整流器用パワーデバイス。
  15. 前記第２の端子上に配置され、前記導電性スペーサ、前記回路システム、および前記第１の端子の一部を覆う第３の封止材をさらに含む、請求項１３に記載の整流器用パワーデバイス。
  16. 前記第２の封止材の材料および前記第３の封止材の材料は、エポキシ樹脂、シリコーン樹脂、不飽和ポリエステル、またはセラミックス材料を含む、請求項１５に記載の整流器用パワーデバイス。
  17. 外部回路と接続するようにそれぞれ適合された第１の端子および第２の端子と、
    前記第１の端子と前記第２の端子との間に配置されたプリモールドされたチップとを含み、前記プリモールドされたチップは、
    第１の電極および第２の電極を有するトランジスタと、
    前記トランジスタを封止する第１の封止材とを含み、前記第１の端子および前記第２の端子は、前記トランジスタの前記第１の電極および前記第２の電極にそれぞれ電気的に接続されている整流器用パワーデバイス。
  18. 前記プリモールドされたチップは、前記第１の電極に電気的に接続されたパターニングされた回路層をさらに含み、前記第１の封止材は、前記パターニングされた回路層を封止し、前記パターニングされた回路層の一部を露出させ、前記第１の端子は、前記パターニングされた回路層の露出部分を介して前記第１の電極に電気的に接続される、請求項１７に記載の整流器用パワーデバイス。
  19. 前記第２の電極は、前記第１の封止材によって封止された前記プリモールドされたチップから露出され、前記第２の端子は前記露出された第２の電極と電気的に接続される、請求項１７に記載の整流器用パワーデバイス。
  20. 前記第１の端子の材料と前記第２の端子の材料は、アルミニウム、銅、またはその合金を含む、請求項１７に記載の整流器用パワーデバイス。
  21. 前記第１の封止材の材料は、エポキシ樹脂、シリコーン樹脂、ビフェニル樹脂、不飽和ポリエステル、またはセラミックス材料を含む、請求項１７に記載の整流器用パワーデバイス。
  22. 請求項１に記載の整流器用パワーデバイスを含む車両用発電機の整流デバイス。
  23. 請求項１７に記載の整流器用パワーデバイスを含む車両用発電機の整流デバイス。
JP2018234285A 2018-06-21 2018-12-14 整流器用パワーデバイス Active JP6754419B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107121274 2018-06-21
TW107121274A TWI710138B (zh) 2018-06-21 2018-06-21 用於整流器的功率元件

Publications (2)

Publication Number Publication Date
JP2019220671A true JP2019220671A (ja) 2019-12-26
JP6754419B2 JP6754419B2 (ja) 2020-09-09

Family

ID=68805843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018234285A Active JP6754419B2 (ja) 2018-06-21 2018-12-14 整流器用パワーデバイス

Country Status (4)

Country Link
US (1) US20190393136A1 (ja)
JP (1) JP6754419B2 (ja)
DE (1) DE102018132422B4 (ja)
TW (1) TWI710138B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748342B (zh) * 2020-02-13 2021-12-01 朋程科技股份有限公司 功率元件的半成品及其製造方法以及功率元件的製造方法
CN113345861A (zh) * 2020-02-18 2021-09-03 朋程科技股份有限公司 功率组件的半成品及其制造方法以及功率组件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3089086U (ja) * 2002-04-04 2002-10-11 朋程科技股▲ふん▼有限公司 デコボコ式工率半導体パッケージング装置
JP3110467U (ja) * 2005-02-16 2005-06-23 朋程科技股▲ふん▼有限公司 嵌合式パワー半導体パッケージ装置
CN204332967U (zh) * 2014-10-09 2015-05-13 朋程科技股份有限公司 二极管
JP2015116053A (ja) * 2013-12-12 2015-06-22 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
CN106424466A (zh) * 2015-08-12 2017-02-22 朋程科技股份有限公司 整流二极管的引线结构的制造方法及装置
JP2017098276A (ja) * 2015-11-18 2017-06-01 株式会社日立製作所 半導体装置、およびそれを用いたオルタネータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527618A (en) * 2003-11-10 2005-08-16 Bosch Gmbh Robert Diode
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
JP2013183024A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体デバイスおよび半導体装置
DE102015011718A1 (de) * 2014-09-10 2016-03-10 Infineon Technologies Ag Gleichrichtervorrichtung und Anordnung von Gleichrichtern
JP6263108B2 (ja) * 2014-09-11 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3089086U (ja) * 2002-04-04 2002-10-11 朋程科技股▲ふん▼有限公司 デコボコ式工率半導体パッケージング装置
JP3110467U (ja) * 2005-02-16 2005-06-23 朋程科技股▲ふん▼有限公司 嵌合式パワー半導体パッケージ装置
JP2015116053A (ja) * 2013-12-12 2015-06-22 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
CN204332967U (zh) * 2014-10-09 2015-05-13 朋程科技股份有限公司 二极管
CN106424466A (zh) * 2015-08-12 2017-02-22 朋程科技股份有限公司 整流二极管的引线结构的制造方法及装置
JP2017098276A (ja) * 2015-11-18 2017-06-01 株式会社日立製作所 半導体装置、およびそれを用いたオルタネータ

Also Published As

Publication number Publication date
DE102018132422B4 (de) 2021-12-02
DE102018132422A1 (de) 2019-12-24
US20190393136A1 (en) 2019-12-26
TWI710138B (zh) 2020-11-11
JP6754419B2 (ja) 2020-09-09
TW202002294A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
US10366957B2 (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
TWI608589B (zh) Semiconductor device and alternator using the same
US20080191342A1 (en) Multi-chip module
JP5789264B2 (ja) 回路装置
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
EP3104412A1 (en) Power semiconductor module
US20190326262A1 (en) Semiconductor device and power conversion apparatus
US11183479B2 (en) Semiconductor device, method for manufacturing the same, and power conversion device
CN110323186A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
JP2017195385A (ja) 回路装置
JP6754419B2 (ja) 整流器用パワーデバイス
JPWO2020157965A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US9287192B2 (en) Semiconductor device and method for manufacturing semiconductor device
US11404340B2 (en) Semiconductor device and power conversion apparatus
CN110660768B (zh) 用于整流器的功率器件
JP2012222000A (ja) 半導体モジュール及びその製造方法
JP6630762B2 (ja) パワーモジュール
JP2023182178A (ja) 半導体装置
CN113725200A (zh) 一种全桥功率模块的封装结构
JP2002134560A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200821

R150 Certificate of patent or registration of utility model

Ref document number: 6754419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250