JP2015116053A - 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置 - Google Patents

半導体装置、並びにそれを用いたオルタネータ及び電力変換装置 Download PDF

Info

Publication number
JP2015116053A
JP2015116053A JP2013256619A JP2013256619A JP2015116053A JP 2015116053 A JP2015116053 A JP 2015116053A JP 2013256619 A JP2013256619 A JP 2013256619A JP 2013256619 A JP2013256619 A JP 2013256619A JP 2015116053 A JP2015116053 A JP 2015116053A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
mosfet chip
external electrode
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013256619A
Other languages
English (en)
Other versions
JP6263014B2 (ja
JP2015116053A5 (ja
Inventor
哲也 石丸
Tetsuya Ishimaru
哲也 石丸
森　睦宏
Mutsuhiro Mori
森　　睦宏
順一 坂野
Junichi Sakano
順一 坂野
航平 恩田
kohei Onda
航平 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Ltd
Priority to JP2013256619A priority Critical patent/JP6263014B2/ja
Priority to TW103142184A priority patent/TWI530080B/zh
Priority to PCT/JP2014/082947 priority patent/WO2015087997A1/ja
Priority to CN201480067332.XA priority patent/CN105814785B/zh
Priority to US15/102,771 priority patent/US10319849B2/en
Priority to EP14870416.6A priority patent/EP3082243A4/en
Publication of JP2015116053A publication Critical patent/JP2015116053A/ja
Publication of JP2015116053A5 publication Critical patent/JP2015116053A5/ja
Application granted granted Critical
Publication of JP6263014B2 publication Critical patent/JP6263014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/04—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection for rectification
    • H02K11/049—Rectifiers associated with stationary parts, e.g. stator cores
    • H02K11/05—Rectifiers associated with casings, enclosures or brackets
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K19/00—Synchronous motors or generators
    • H02K19/16—Synchronous generators
    • H02K19/36—Structural association of synchronous generators with auxiliary electric devices influencing the characteristic of the generator or controlling the generator, e.g. with impedances or switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P9/00—Arrangements for controlling electric generators for the purpose of obtaining a desired output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/788—Means for moving parts
    • H01L2224/78801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/78802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡便に組み立て可能で損失が低い半導体装置、オルタネータ及び電力変換装置を提供する。【解決手段】本発明の半導体装置Ｓ１は、オルタネータＯｔに取着される上面視で円形の外周部１０１ｓをもつ第１の外部電極１０１を有し、第１の外部電極１０１上に、ＭＯＳＦＥＴチップ１０３と、ＭＯＳＦＥＴチップ１０３の第１の主端子１０３ｄと第２の主端子１０３ｓの電圧もしくは電流が入力され、それに基づいてＭＯＳＦＥＴチップ１０３のゲート１０３ｇに供給する制御信号を生成する制御回路１０４と、制御回路１０４に電源を供給するコンデンサ１０５とが搭載され、ＭＯＳＦＥＴチップ１０３に対して前記第１の外部電極の反対側に第２の外部電極１０７を有し、ＭＯＳＦＥＴチップ１０３の第１の主端子１０３ｄと第１の外部電極１０１、並びに、ＭＯＳＦＥＴチップ１０３の第２の主端子１０３ｓと第２の外部電極１０７が電気的に接続されている。【選択図】図１

Description

本発明は、半導体装置、並びにそれを用いたオルタネータ及び電力変換装置に関する。
従来、自動車において発電を行うオルタネータでは、発電される交流をバッテリに充電するために直流にする整流素子としてダイオードが用いられている。
ダイオードを用いる整流素子は、特許文献１に示されるように、ダイオードチップの上面の端子をリード電極に接続し、ダイオードチップの下面の端子をベース電極に接続する。ベース電極から成るパッケージを、オルタネータの電極板に半田を介在して、もしくは、圧入によって固定して用いている。オルタネータ一台当たり６個もしくは１２個もの多数の整流素子を、オルタネータの電極板に固定する必要があるため、容易に整流素子をオルタネータに固定できることが、オルタネータの組み立て工程において重要となっている。
ところで、ダイオードを用いた整流素子は、図２４に示すように、ダイオードに内蔵ポテンシャルがあるため、損失が大きいという問題がある。
これに対し、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の同期整流を用いた整流素子があり、ＭＯＳＦＥＴは内蔵ポテンシャルがなく０Vから順方向電流が立ち上がるため損失が低い。つまり、ＭＯＳＦＥＴは同じ電流を流すのに、電圧がかからないため、損失が下がる。なお、図２４は、本発明のＭＯＳＦＥＴを用いた整流素子と従来のダイオードを用いた整流素子の順方向の電流・電圧特性を示す図である。
特許文献２及び特許文献３には、オルタネータに用いられるＭＯＳＦＥＴを使った整流素子が記載されている。これらＭＯＳＦＥＴを使う整流素子は、ＭＯＳＦＥＴのチップを方形のパッケージに搭載する(特許文献２の図３、特許文献３の図７参照)。ＭＯＳＦＥＴは、一対の主端子（ソースとドレイン）に加えてゲート端子を有し、パッケージの組み立ての配線を形成する工程において、配線を接続するゲート端子の位置を認識する必要がある。ＭＯＳＦＥＴのチップを、方形のパッケージ内に搭載すると、パッケージ内の回転軸周り方向の位置合わせ、つまり、ＭＯＳＦＥＴのチップのパッケージ内の回転軸周り方向の位置合わせが容易であり、配線を形成する工程が容易である。
特開平１０-２１５５５２号公報 特開２００３−３３０３８号公報(図３) 特表２０１１-５０７４６８号公報(図７)
ところで、オルタネータに損失が低いＭＯＳＦＥＴを用いる整流素子を使用する場合、従来の方形のＭＯＳＦＥＴのパッケージを用いると、整流素子をオルタネータに固定する際に、整流素子をオルタネータに設けられる穴に嵌入して固定するため、ＭＯＳＦＥＴのパッケージ(整流素子)の回転軸周り方向の位置を合わせる必要がある。
そのため、大量の整流素子を簡便にオルタネータに固定することが困難となっている。
特に、ダイオードを用いた整流素子で最近の主流となっている圧入による固定を行う場合、方形のパッケージで、回転軸周り方向の位置合わせを厳密に行う必要があり固定が難しい。更に、方形のＭＯＳＦＥＴのパッケージを用いると、方形のＭＯＳＦＥＴのパッケージを圧入・固定することができる特別なオルタネータを用意する必要が生じ、開発・製造コストが増大すると共に汎用性を阻害するという問題がある。
すなわち、両者の整流素子の形状が異なるため、ダイオードを用いた整流素子と方形のＭＯＳＦＥＴのパッケージを用いた整流素子とを別々に開発し、製造しなければならない。また、オルタネータにダイオードを用いた整流素子を圧入で固定する組み立て装置も使うことができず、方形のＭＯＳＦＥＴのパッケージをオルタネータに固定するための別の装置を準備し使用しなければならない。
本発明は、前記した問題に鑑みて創案されたものであり、簡便に組み立てることが可能である損失が低い半導体装置、それを用いたオルタネータ及び電源装置を提供することを課題とする。
上記目的を達成すべく、本発明の半導体装置は、オルタネータに取り付けられる上面視で円形の外周部を有する第１の外部電極と、ＭＯＳＦＥＴチップと、前記ＭＯＳＦＥＴチップに対して前記第１の外部電極の反対側に配置される第２の外部電極と、前記ＭＯＳＦＥＴチップのドレイン電極とソース電極の電圧もしくは電流が入力され、当該電圧もしくは電流に基づいて前記ＭＯＳＦＥＴチップのゲートに供給する制御信号を生成する制御回路とを備え、前記第１の外部電極と、前記ＭＯＳＦＥＴチップの前記ドレイン電極と、前記ＭＯＳＦＥＴチップの前記ソース電極と、前記第２の外部電極とは、互いに積み重なるように配置され、前記ＭＯＳＦＥＴチップの前記ドレイン電極および前記ソース電極の一方と前記第１の外部電極とが電気的に接続され、前記ＭＯＳＦＥＴチップの前記ドレイン電極および前記ソース電極の他方と前記第２の外部電極とが電気的に接続されることを特徴とする。
具体的には、例えば、上記の半導体装置において、前記制御回路に電源を供給するコンデンサを更に備え、前記ＭＯＳＦＥＴチップと、前記制御回路と、前記コンデンサとは、前記第１の外部電極上に搭載され、前記第１の外部電極と、前記ＭＯＳＦＥＴチップの前記ドレイン電極と、前記ＭＯＳＦＥＴチップの前記ソース電極と、前記第２の外部電極とは、下方から上方へ向かってこの順序で積み重なるように配置され、前記ＭＯＳＦＥＴチップの前記ドレイン電極と前記第１の外部電極とが電気的に接続され、前記ＭＯＳＦＥＴチップの前記ソース電極と前記第２の外部電極とが電気的に接続されることを特徴とする半導体装置とする。
あるいは、例えば、上記の半導体装置において、前記制御回路に電源を供給するコンデンサを更に備え、前記第２の外部電極は、前記第１の外部電極の円形の外周部に収まる大きさの台座を有し、前記ＭＯＳＦＥＴチップと、前記制御回路と、前記コンデンサとは、前記第２の外部電極の前記台座上に搭載され、前記第２の外部電極と、前記ＭＯＳＦＥＴチップの前記ドレイン電極と、前記ＭＯＳＦＥＴチップの前記ソース電極と、前記第１の外部電極とが、下方から上方へ向かってこの順序で積み重なるように配置され、前記ＭＯＳＦＥＴチップの前記ドレイン電極と前記第２の外部電極とが電気的に接続され、前記ＭＯＳＦＥＴチップの前記ソース電極と前記第１の外部電極とが電気的に接続されることを特徴とする半導体装置とする。
本発明に関わるオルタネータは、本発明の半導体装置を備えるオルタネータである。
本発明に関わる電力変換装置は、本発明の半導体装置を備える電力変換装置である。
本発明によれば、簡便に組み立てることが可能である損失が低い半導体装置、それを用いたオルタネータ及び電力変換装置を実現できる。
本発明の第１実施形態に係る同期整流ＭＯＳＦＥＴを用いる整流素子のパッケージの一部を省略して示す上面図。 図１のＡ−Ａ断面図。 図１のＢ−Ｂ断面図。 第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子の回路図。 オルタネータの放熱板に固定した圧入型の第１実施形態の同期整流ＭＯＳＦＥＴの整流素子の側面図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の上面図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態(変形形態１)の上面図。 図７のＣ−Ｃ断面図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子のさらに別の実施形態の図８のＷ部拡大相当図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子のさらに別の実施形態の図８のＷ部拡大相当図。 別の実施形態(変形形態２)のツェナーダイオードのチップを搭載した整流素子の上面図。 図１１のＤ−Ｄ断面図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の上面図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の上面図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の図１のＡ−Ａ断面相当図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の図１のＢ−Ｂ断面相当図。 第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の図１のＢ−Ｂ断面相当図。 第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子のパッケージの一部を省略して示す下面図。 図１８のＥ−Ｅ断面図。 図１８のＦ−Ｆ断面図。 第１・第２実施形態のＭＯＳＦＥＴを用いた整流素子を使ったオルタネータの回路図。 同期整流ＭＯＳＦＥＴの整流素子を用いたオルタネータの要部断面図。 複数の実施形態の同期整流ＭＯＳＦＥＴの整流素子を固定した整流装置の平面図。 本発明のＭＯＳＦＥＴを用いた整流素子と従来のダイオードを用いた整流素子の順方向の電流・電圧特性を示す図。
以下、本発明の実施形態について添付図面を参照して詳細に説明する。なお、実施形態を説明するための各図において同一機能を有するものは同一の符号を付し、重複する説明は適宜省略する。
＜＜第１実施形態＞＞
図１〜図４を参照して、本発明の第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１の構成について説明する。
図１は、第１実施形態に係る同期整流ＭＯＳＦＥＴを用いる整流素子のパッケージの一部を省略して示す上面図である。なお、図１では理解を容易にするため、整流素子Ｓ１のパッケージ上部に配置されるリード電極１０７(図２参照)と樹脂１０８は省略して示す。
図２は、図１のＡ−Ａ断面図であり、図３は、図１のＢ−Ｂ断面図である。
＜整流素子Ｓ１の構成＞
まず、第１実施形態に係る同期整流ＭＯＳＦＥＴを用いる整流素子Ｓ１の構成要素を説明する。
図１に示すように、整流素子Ｓ１は、上面視で円形の外周部１０１ｓを有するベース電極１０１、ベース電極１０１の上部に設けられる台座１０２、台座１０２の上に実装されるＭＯＳＦＥＴチップ１０３と制御回路チップ１０４とコンデンサ１０５、および、ＭＯＳＦＥＴチップ１０３の上に載せられるリード電極１０７(図２参照)を有している。
コンデンサ１０５の下方には、図３に示すように、電極(１１２、１１３)を有する絶縁基板１０６がベース電極１０１の台座１０２上に敷かれ、台座１０２と電子部品(１０３、１０４、１０５)は樹脂１０８で覆われている。
図１に示すように、ＭＯＳＦＥＴチップ１０３は、上面視で方形の形状を有しており、四角形のコンデンサ１０５と制御回路チップ１０４とは、ＭＯＳＦＥＴチップ１０３の長辺に沿って隣接して、配置されている。これにより、ＭＯＳＦＥＴチップ１０３、コンデンサ１０５、および制御回路チップ１０４は、互いに近接して配置できるとともに互いの間のスペースは狭小で済むため、ＭＯＳＦＥＴチップ１０３、コンデンサ１０５、および制御回路チップ１０４の実装効率が大に配置できる。
加えて、制御回路チップ１０４の第１〜第４の電極１０４ａ〜１０４ｄと、ＭＯＳＦＥＴチップ１０３とコンデンサ１０５とが電気的に接続される距離が最短になるように配置されている。
これにより、制御回路チップ１０４とＭＯＳＦＥＴチップ１０３とコンデンサ１０５との電気的接続を担うワイヤ１１５の長さが最も短くでき、電気的接続の信頼性が高い。また、ワイヤ１１５が少量で済み、組み立て性が良く、コストが抑えられる。
＜ＭＯＳＦＥＴチップ１０３の接続＞
次に、ＭＯＳＦＥＴチップ１０３の接続を説明する。
図２に示すように、ＭＯＳＦＥＴチップ１０３の下面に設けられたドレイン電極１０３ｄは半田１０９を用いてベース電極１０１の台座１０２に固定されている。これにより、ＭＯＳＦＥＴチップ１０３は、電気的、熱的にベース電極１０１に接続される。
“熱的に”とは、すなわちＭＯＳＦＥＴチップ１０３のドレイン電極１０３ｄの延在面が、半田１０９を介在して、ベース電極１０１の台座１０２の上面(延在面)に連結して固定されるので、ＭＯＳＦＥＴチップ１０３とベース電極１０１との伝熱面積が広く、ＭＯＳＦＥＴチップ１０３の熱が良好にベース電極１０１に伝導され放出されることを意味する。
ＭＯＳＦＥＴチップ１０３の上面に設けられるソース電極１０３ｓは半田１０９を用いてリード電極１０７に固定されている。これにより、ＭＯＳＦＥＴチップ１０３は、電気的、熱的にリード電極１０７に接続される。
“熱的に”とは、ＭＯＳＦＥＴチップ１０３のソース電極１０３ｓの延在面が、半田１０９を介在して、リード電極１０７の下面(延在面)に連結して固定されるので、ＭＯＳＦＥＴチップ１０３とソース電極１０３ｓとの伝熱面積が広く、ＭＯＳＦＥＴチップ１０３の熱が良好にソース電極１０３ｓに伝導され放出されることを意味する。
図１に示すように、ＭＯＳＦＥＴチップ１０３の上面のゲート電極１０３ｇは、ワイヤ１１５を用いてワイヤボンディングで制御回路チップ１０４の上面に設けられた第１の電極１０４ａに電気的に接続されている。
このように、ＭＯＳＦＥＴチップ１０３のゲート電極１０３ｇを、ＭＯＳＦＥＴチップ１０３の制御回路チップ１０４に近い角部に配置することで、前記したように、ＭＯＳＦＥＴチップ１０３のゲート電極１０３ｇと制御回路チップ１０４の第１の電極１０４ａとの距離を最短にし、ワイヤ１１５の長さを最短にする。これにより、ワイヤ１１５によるワイヤボンディングを確実にし、接続の信頼性を高いものとしている。
＜コンデンサ１０５の接続＞
次に、コンデンサ１０５の接続を説明する。
図３に示すように、コンデンサ１０５は、絶縁基板１０６を介してベース電極１０１の台座１０２に半田１０９を用いて固定される。電気的には、コンデンサ１０５の高電圧側端子１１０は半田１０９により絶縁基板１０６の上面に設けられた第１の電極１１２に接続され、絶縁基板１０６の第１の電極１１２は制御回路チップ１０４の上面に設けられた第２の電極１０４ｂにワイヤ１１５を用いてワイヤボンディングで接続される。
図１に示すように、コンデンサ１０５の高電圧側端子１１０が制御回路チップ１０４の第２の電極１０４ｂに、ワイヤ１１５を介して、最短距離で接続されるように、コンデンサ１０５の高電圧側端子１１０と制御回路チップ１０４の第２の電極１０４ｂとが配置されている。これにより、制御回路チップ１０４、コンデンサ１０５の実装効率高めるとともに、ワイヤボンディングの信頼性を向上させている。
同じく電気的に、コンデンサ１０５の低電圧側端子１１１は、半田１０９を用いて絶縁基板１０６の上面に設けられた第２の電極１１３に接続され、絶縁基板１０６の第２の電極１１３はベース電極１０１の台座１０２に、ワイヤ１１５を用いてワイヤボンディングで接続される。
＜制御回路チップ１０４の接続＞
次に、制御回路チップ１０４の接続を説明する。
前記したように、制御回路チップ１０４の上面に設けられた第１の電極１０４ａはＭＯＳＦＥＴチップ１０３の上面に設けられたゲート電極１０３ｇに、ワイヤ１１５を用いてワイヤボンディングで電気的に接続される。また、制御回路チップ１０４のチップの上面に設けられた第２の電極１０４ｂはコンデンサ１０５の高電圧側端子１１０と接続された絶縁基板１０６の上面の第１の電極１１２にワイヤ１１５を用いてワイヤボンディングで電気的に接続される。
更に、図１に示すように、制御回路チップ１０４の上面に設けられる第３の電極１０４ｃは、ＭＯＳＦＥＴチップ１０３の上面を成すソース電極１０３ｓにワイヤ１１５を用いてワイヤボンディングで電気的に接続されている。
また、制御回路チップ１０４のチップの上面に設けられる第４の電極１０４ｄは、ベース電極１０１の台座１０２に、ワイヤ１１５を用いてワイヤボンディングで電気的に接続される。
以上のワイヤ１１５による接続により、ＭＯＳＦＥＴチップ１０３と制御回路チップ１０４との電気的接続、および、制御回路チップ１０４とコンデンサ１０５との電気的接続が行える。また、制御回路チップ１０４およびコンデンサ１０５とベース電極１０１との電気的接続が行える。
上述した構成により、正座の整流素子Ｓ１を実現できる。
＜整流素子Ｓ１の回路構成＞
続いて、整流素子Ｓ１の回路構成を説明する。
図４に、第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子の回路図を示す。
図４に示す回路では、Ｌ端子がベース電極１０１であり、Ｈ端子がリード電極１０７である。そして、図１〜図３を用いて説明したＭＯＳＦＥＴチップ１０３、制御回路チップ１０４、コンデンサ１０５が、前記したように、電気的に接続され配線される。
ＭＯＳＦＥＴチップ１０３は、ＭＯＳＦＥＴと並列にダイオード１０３ｉを内蔵する。制御回路チップ１０４は、Ｌ端子の電圧とＨ端子の電圧とを比較するコンパレータ１１６、ゲート電極１０３ｇに電圧を付与するゲートドライバ１１７、逆流防止用のダイオード１１８を有して構成される。
コンパレータ１１６の一方の第１の入力端子１１６ｉ１はＨ端子(リード電極１０７)に、コンパレータ１１６の他方の第２の入力端子１１６ｉ２はＬ端子(ベース電極１０１)に接続され、コンパレータ１１６の出力端子１１６ｏはゲートドライバ１１７の入力端子１１７ｉに、ゲートドライバ１１７の出力端子１１７ｏはＭＯＳＦＥＴチップ１０３のゲート電極１０３ｇに接続される。
また、コンデンサ１０５の高電圧側端子１１０はコンパレータ１１６の電源端子１１６ｖとゲートドライバ１１７の電源端子１１７ｖに接続され、コンデンサ１０５の低電圧側端子１１１はＬ端子に接続される。更に、コンデンサ１０５とＨ端子との間にコンデンサ１０５の電荷の逆流防止用のダイオード１１８が接続される。
＜整流素子Ｓ１の回路の動作＞
図４に示す整流素子Ｓ１の回路は次のように動作する。
Ｈ端子(リード電極１０７)の電圧がＬ端子(ベース電極１０１)の電圧より低くなると、コンパレータ１１６は高電圧(もしくは低電圧)の信号をゲートドライバ１１７に出力する。高電圧(もしくは低電圧)の信号が入力されたゲートドライバ１１７は、ＭＯＳＦＥＴチップ１０３のゲート電極１０３ｇの電圧を上げてＭＯＳＦＥＴチップ１０３をオン状態にする。
逆に、Ｈ端子(リード電極１０７)の電圧がＬ端子(ベース電極１０１)の電圧より高くなると、コンパレータ１１６は低電圧(もしくは高電圧)の信号をゲートドライバ１１７に出力する。低電圧(もしくは高電圧)の信号が入力されたゲートドライバ１１７は、ＭＯＳＦＥＴチップ１０３のゲート電極１０３ｇの電圧を下げてＭＯＳＦＥＴチップ１０３をオフ状態にする。
すなわち、コンパレータ１１６がＨ端子(リード電極１０７)とＬ端子(ベース電極１０１)の電圧の大小関係を比較し、ゲートドライバ１１７によりＭＯＳＦＥＴチップ１０３をオン／オフする。コンデンサ１０５は、蓄えられる電荷によりコンパレータ１１６とゲートドライバ１１７とにそれぞれ電源端子１１６ｖ、１１７ｖを介して電源電圧を供給する。
なお、図４に示す回路は、本発明の整流素子Ｓ１を実現する制御回路の一例であり、これに限らない。コンパレータ１１６の代わりに、入力信号の差を検出して増幅する差動増幅器を用いてもよいし、ＭＯＳＦＥＴチップ１０３に流れる電流の向きで、オン／オフを制御してもよい。
また、図４に示すコンデンサ１０５に代えて、外部から電源を供給することとしてもよい。
＜整流素子Ｓ１の特徴とその効果＞
次に、図１〜図４を用いて説明した第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１の特徴とその効果を説明する。
図５に、オルタネータの放熱板に固定した圧入型の第１実施形態の同期整流ＭＯＳＦＥＴの整流素子の側面図を示す。
ＭＯＳＦＥＴチップ１０３を用いる整流素子Ｓ１は、図５に示すように、ベース電極１０１をオルタネータＯｔ(図２２参照)の放熱板１１９の取り付け孔１１９ｈに圧入、もしくは、半田付けにより、放熱板１１９に固定される。
圧入で固定する場合、図５に示すように、ベース電極１０１の外周部１０１ｓに、上面視で凹凸状の(径方向に凹凸が設けられる)ローレット１０１ｒが形成される。
一方、半田付けで固定する場合、ベース電極１０１の外周部１０１ｓには、ローレット１０１ｒを形成する必要がない。そして、オルタネータの放熱板１１９に形成する取り付け孔１１９ｈ内に半田シートを敷く。そして、整流素子Ｓ１のベース電極１０１を放熱板１１９の取り付け孔１１９ｈ内に嵌入し、整流素子Ｓ１のベース電極１０１を取り付け孔１１９ｈ内の半田シートに圧接し、半田炉で半田シートを溶融して、整流素子Ｓ１のベース電極１０１を、半田を介して、放熱板１１９の取り付け孔１１９ｈ内に固定する。
固定作業の際、整流素子Ｓ１は、円形の外周部１０１ｓを有するベース電極１０１にＭＯＳＦＥＴチップ１０３が実装されることにより、整流素子Ｓ１のベース電極１０１の円形の外周部１０１ｓの中心(中心軸Ｏ)をオルタネータの放熱板１１９の孔１１９ｈの中心に合わせることで、整流素子Ｓ１パッケージの回転軸(図１のベース電極１０１の円形の外周部１０１ｓの中心軸Ｏ)周り方向の位置を合わせることなく、ＭＯＳＦＥＴチップ１０３を用いる整流素子Ｓ１を、オルタネータＯｔの放熱板１１９の取り付け孔１１９ｈ内に容易に固定することができる。
つまり、整流素子Ｓ１のベース電極１０１は、放熱板１１９に設けたベース電極１０１の外周部１０１ｓの直径よりも小さい円形の取り付け孔１１９ｈに圧入され固定される。このような圧入型の整流素子Ｓ１の場合、円形の外周部１０１ｓを有するベース電極１０１によって、ベース電極１０１の外周部１０１ｓの中心(中心軸Ｏ)を孔１１９ｈの中心に合わせることで、回転軸(中心軸Ｏ)周り方向の位置合わせが不要である。すなわち、ベース電極１０１の外周部１０１ｓと放熱板１１９に設けた取り付け孔１１９ｈとの厳密な位置合わせが不要であり、整流素子Ｓ１の放熱板１１９への固定が簡単になる。
オルタネータＯｔの放熱板１１９には、多数個のＭＯＳＦＥＴチップ１０３の整流素子Ｓ１を取り付ける必要があるため、ＭＯＳＦＥＴチップ１０３の整流素子Ｓ１をオルタネータＯｔに容易に固定できることにより、オルタネータＯｔの製造工程を簡素化し、低コスト化を図れる。
ベース電極１０１の台座１０２は、図１に示す実施例では円形とした。台座１０２の形状は、円形ではなく、図６に示すような方形にしてもよい。なお、図６は、第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の上面図である。
台座１０２を上面視で円形とした場合、台座面の端部を均一化でき、熱疲労試験で測定される耐熱疲労性、温度サイクル試験で測定される耐温度特性の信頼性を向上することができる。
一方、台座１０２を上面視で方形とした場合、矩形のＭＯＳＦＥＴチップ１０３、コンデンサ１０５、および制御回路チップ１０４の形状に沿う形となり、面積効率よく台座上に電子部品(１０３、１０４、１０５)を搭載することができる。そのため、台座１０２が上面視で円形の場合よりも、より大きい形状のＭＯＳＦＥＴチップ１０３やコンデンサ１０５を搭載することが可能となる。
また、上面視で方形の台座１０２の四辺に曲率を設けることで形状の変化がなだらかになり、熱疲労試験で測定される耐熱疲労性、温度サイクル試験で測定される耐温度特性の信頼性の悪化を抑制することが可能である。
ＭＯＳＦＥＴチップ１０３は、上面視で正方形よりも長方形が望ましく、長方形の長辺に隣接する位置に、コンデンサ１０５と制御回路チップ１０４を配置する。こうすることで、面積効率よく電子部品(１０３、１０４、１０５)を台座１０２に搭載することができ、より大きい寸法のＭＯＳＦＥＴチップ１０３やコンデンサ１０５を使うことが可能になる。
ＭＯＳＦＥＴチップ１０３は、上面視でベース電極１０１および台座１０２の中心軸Ｏ(回転軸)上に位置するようにし、ＭＯＳＦＥＴチップ１０３の上面に接続するリード電極１０７(図２参照)の端子位置もベース電極１０１および台座１０２の中心軸Ｏ上に配置する。こうすることで、従来のダイオードを用いた整流素子を使うオルタネータにそのまま本発明の同期整流ＭＯＳＦＥＴを用いた整流素子Ｓ１を使用して、リード電極１０７を接続できる。
加えて、リード電極１０７の端子を上面視で整流素子Ｓ１のパッケージの中心軸Ｏ上に配置することで、該パッケージにおけるリード電極１０７の対称性が図れ、リード電極１０７に印加される曲げ力に対する耐性(剛性)を向上させることができる。
さらに、リード電極１０７の端子を上面視で整流素子Ｓ１のパッケージの中心軸Ｏ上に配置することで、ＭＯＳＦＥＴチップ１０の上面視で回転軸(中心軸Ｏ)周りの位置合わせが不要である。つまり、整流素子Ｓ１のパッケージの芯だしを行うことで、整流素子Ｓ１の位置決めを行うことができる。
ＭＯＳＦＥＴチップ１０３のソース電極１０３ｓもしくはドレイン電極１０３ｄの電気的な接続は、ワイヤではなく、前記したように、両電極１０３ｓ、１０３ｄ面に半田１０９を用いて、それぞれリード電極１０７(の延在面)、ベース電極１０１(の延在面)を接続する。こうすることで、整流時にＭＯＳＦＥＴチップ１０３で発生した熱を、半田１０９を介して、広い伝熱面積をもってベース電極１０１とリード電極１０７との両方に逃がすことが可能であり、ＭＯＳＦＥＴチップ１０３の温度上昇を抑えることができる。
ＭＯＳＦＥＴチップ１０３は、ゲート酸化膜を有するため、ダイオードと比べ高温での信頼性の確保がより難しい。更に、ＭＯＳＦＥＴチップ１０３は、高温ほどキャリアの移動度が小さくなる特性をもつためにオン電圧が大きくなり、ダイオードとは逆に損失が大きくなる。よって、ＭＯＳＦＥＴチップ１０３では、特に放熱が重要であり、ＭＯＳＦＥＴチップ１０３の上下両面(ソース電極１０３ｓ、ドレイン電極１０３ｄ)からの良好な放熱が、省電力化に有効である。
図１に示すように、ＭＯＳＦＥＴチップ１０３のゲート電極１０３ｇの位置は、ＭＯＳＦＥＴチップ１０３の上面の制御回路チップ１０４の第１の電極１０４ａに最も近い角部もしくは辺に配置する。こうすることで、ＭＯＳＦＥＴチップ１０３と制御回路チップ１０４の第１の電極１０４ａを電気的に接続するワイヤ１１５の長さを短くでき、配線の熱疲労試験での熱疲労もしくは温度サイクル試験での温度劣化に対する信頼性を向上することができる。
コンデンサ１０５は、ベース電極１０１の台座１０２の上に搭載した絶縁基板１０６の上に実装して、ベース電極１０１に固定する。そして、長方形のコンデンサ１０５の長辺と長方形のＭＯＳＦＥＴチップ１０３の長辺が平行になるようにコンデンサ１０５を配置する。
コンデンサ１０５を配置する向きは、コンデンサ１０５の高電圧側端子１１０が制御回路チップ１０４に近くに配置し、コンデンサ１０５の低電圧側端子１１１が制御回路チップ１０４に遠くなるように配置する。こうすることで、電子部品実装の面積効率を高くすることができる。また、配線の長さを短くすることで配線の熱疲労試験での熱疲労もしくは温度サイクル試験での温度劣化に対する信頼性を向上することができる。
絶縁基板１０６の絶縁材料としては、絶縁樹脂、アルミナ、窒化アルミニウム等を用いる。これらの絶縁材料の熱伝導率は、ベース電極１０１の材料であるＣｕの熱伝導率４００Ｗｍ−１Ｋ−１よりも小さく、絶縁樹脂で０．３〜３Ｗｍ−１Ｋ−１、アルミナは２０〜３０Ｗｍ−１Ｋ−１、窒化アルミニウム２００Ｗｍ−１Ｋ−１程度である。
ベース電極１０１よりも低い熱伝導率の絶縁基板１０６をベース電極１０１とコンデンサ１０５との間に入れることで、整流時にＭＯＳＦＥＴチップ１０３で発生する熱がコンデンサ１０５に伝わるのを抑制でき、コンデンサ１０５が高温になることによる信頼性の低下を抑制することができる。
図１〜図３に示す実施例では、コンデンサ１０５の高電圧側端子１１０と低電圧側端子１１１の両方の下に一つの熱伝導率が低い絶縁基板１０６を置いている。こうすることで、コンデンサ１０５への熱伝導性を低めてＭＯＳＦＥＴチップ１０３の発熱のコンデンサ１０５への熱伝達を十分に抑制できるとともに、高電圧側端子１１０と低電圧側端子１１１の高さ合わせが容易になる。
＜変形形態１の整流素子Ｓ１１＞
図７は、第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態(変形形態１)の上面図である。なお、図７では、ＭＯＳＦＥＴチップ１０３の上に載せられるリード電極１０７、樹脂１０８等を省略して示している。
これに対し、図７の上面図、図７のＣ−Ｃ断面図の図８に示すように、コンデンサ１０５の高電圧側端子１１０の下にだけ絶縁基板１０６を配置し、コンデンサ１０５の低電圧側端子１１１の下には、金属板１２０等を配置し、ベース電極１０１とコンデンサ１０５の低電圧側端子１１１とを電気的に接続してもよい。こうすることで、ベース電極１０１とコンデンサ１０５の低電圧側端子１１１との接続に必要な面積を小さくできる。
図９、図１０は、第１実施形態に係るＭＯＳＦＥＴを用いた整流素子のさらに別の実施形態の図８のＷ部拡大相当図である。
なお、金属板１２０を用いることなく、図９に示すように、半田１０９でコンデンサ１０５の低電圧側端子１１１を支持する構成としてもよいし、或いは、図１０に示すように、金属板１２０に代えてベース電極１０１の台座１０２に凸部１０２ｔを設け、該凸部１０２ｔでコンデンサ１０５の低電圧側端子１１１を、半田１０９を介して支持する構成としてもよい。
図９、図１０の構成により、部品点数が削減され、低コスト化が可能である。
樹脂１０８は、台座１０２及び台座１０２上の電子部品(１０３、１０４、１０５)および電極(１０３ｇ、１０３ｓ、１０４ａ〜１０４ｄ等)を覆うように、トランスファモールドもしくはポッディングにより形成する。樹脂１０８が、台座１０２、電子部品(１０３、１０４、１０５)、電極(１０３ｇ、１０３ｓ、１０４ａ〜１０４ｄ等)の昇温による膨張を抑制し、台座１０２もしくは台座１０２上の電子部品(１０３、１０４、１０５)の熱膨張率の差によって生じる熱疲労試験での熱疲労もしくは温度サイクル試験での温度劣化による不良を抑制することができる。
更に、樹脂１０８がベース電極１０１から剥離する不良を防止するために、図８に示すように、ベース電極１０１の台座１０２の脇に溝１０１ｍを形成し、溝１０１ｍは下部から台座１０２の面に近付くに従って上面視で大きくなる形状にするとよい。これにより、樹脂１０８がベース電極１０１の溝１０１ｍ内に浸入してベース電極１０１に固定され、樹脂１０８がベース電極１０１から剥離することを抑制できる。
樹脂１０８は、ＭＯＳＦＥＴチップ１０３、制御回路チップ１０４との密着性がよくない、換言すれば剥離し易いので、樹脂１０８よりも半導体チップ(１０３、１０４)との密着性が高いＪＣＲ(Junction Coating Resin)と称されるコーティング材(第２の樹脂)を、樹脂１０８を形成する前に、ＭＯＳＦＥＴチップ１０３と制御回路チップ１０４の側壁に塗布し、ＪＣＲの薄膜を形成する。
ＪＣＲをコンデンサ１０５、絶縁基板１０６、リード電極１０７に塗布することで、これら(１０５、１０６、１０７)と樹脂１０８との密着性も上げることができる。
これにより、ＭＯＳＦＥＴチップ１０３および制御回路チップ１０４と樹脂１０８との密着性が高まり、熱疲労試験もしくは温度サイクル試験の最中に生じる半田クラック、チップクラック等の不良の発生を抑止し、整流素子Ｓ１の信頼性を高めることができる。
なお、溝１０１ｍまたは／およびＪＣＲは、実施形態の整流素子Ｓ１、後記の整流素子Ｓ１２、Ｓ２に適用してもよい。
＜変形形態２の整流素子Ｓ１２＞
次に、変形形態２の整流素子Ｓ１２について説明する。
図１１と図１２に、別の実施形態(変形形態２)のツェナーダイオードのチップを搭載した整流素子の上面図と図１１のＤ−Ｄ断面図を示す。
整流素子Ｓ１２にサージ吸収の機能を持たせるために、整流素子Ｓ１２にツェナーダイオードを搭載してもよい。
変形形態２の整流素子Ｓ１２では、台座１０２上にＭＯＳＦＥＴチップ１０３と隣接する位置にツェナーダイオードのチップ１２１を配置する。そして、図１２に示すように、ＭＯＳＦＥＴチップ１０３と同様、ツェナーダイオードのチップ１２１の下面のカソード電極１２１ｃをベース電極１０１に、ツェナーダイオードのチップ１２１の上面のアノード電極１２１ａをリード電極１０７に、半田１０９を用いて電気的に接続する。
これにより、ツェナーダイオードのチップ１２１の下面のカソード電極１２１ｃの延在面と上面のアノード電極１２１ａの延在面とが、それぞれ半田１０９を介して、広い伝熱面積をもって、ベース電極１０１の台座１０２の延在面とリード電極１０７の下面(延在面)とに接続(連結)され、ツェナーダイオードのチップ１２１の熱を良好にベース電極１０１とリード電極１０７とに逃がすことができる。
ツェナーダイオードのチップ１２１の上面視での面積は、サージ吸収時にチップ温度が上昇してチップ１２１上下の半田１０９に不良が生じることがない範囲で大きくする。ツェナーダイオードのチップ１２１の上下を、半田１０９で、それぞれリード電極１０７、ベース電極１０１に接続することで、サージ吸収時にツェナーダイオードのチップ１２１で発生した熱を、リード電極１０７およびベース電極１０１に逃がすことができる。これにより、ツェナーダイオードのチップ１２１の温度上昇を抑えることができ、ツェナーダイオードのチップ１２１の信頼性が高まる。
ツェナーダイオードのチップ１２１は、ＭＯＳＦＥＴチップ１０３の中に搭載してもよい。ツェナーダイオードのチップ１２１をＭＯＳＦＥＴチップ１０３の内部に搭載することで、別チップとした場合と比べ、サージ吸収時に発生した熱をＭＯＳＦＥＴチップ１０３内に逃すことができ、チップ１２１の温度上昇を抑えることができる。
そのため、上面視でより小さいツェナーダイオードのチップ１２１の面積で同等のサージ吸収の機能を持たせることができる。すなわち、ＭＯＳＦＥＴ１０３とツェナーダイオード１２１の上面視での合計チップ面積を小さくすることができ、両チップ１２１、１０３の実装の面積効率をよくすることができる。
一方、図１１に示すように、ツェナーダイオードのチップ１２１をＭＯＳＦＥＴチップ１０３と別チップとした場合、高価なＭＯＳＦＥＴチップ１０３の面積を小さくできるので、両チップ１２１、１０３を同一のチップに搭載した場合と比べ、安価にサージ吸収機能を持たせることができる。
図１〜図３の実施例では、ＭＯＳＦＥＴチップ１０３のドレイン電極１０３ｄとベース電極１０１およびＭＯＳＦＥＴチップ１０３のソース電極１０３ｓとリード電極１０７とは半田１０９で接続されているが、圧接方式で接続してもよい。圧接方式では、ＭＯＳＦＥＴチップ１０３を間に置いた状態でベース電極１０１とリード電極１０７間に数ｋＮ／ｃｍ２程度の力を加え、半田を使わずに、ＭＯＳＦＥＴチップ１０３のドレイン電極１０３ｄとベース電極１０１およびＭＯＳＦＥＴチップ１０３のソース電極１０３ｓとベース電極１０７とが、電気的、熱的に接続される。
前記したように、“熱的に”とは、ＭＯＳＦＥＴチップ１０３のドレイン電極１０３ｄの延在面とベース電極１０１の延在面、および、ＭＯＳＦＥＴチップ１０３のソース電極１０３ｓの延在面とベース電極１０７の延在面とが、それぞれ圧接して接触して広い伝熱面積をもって接続されるので、ＭＯＳＦＥＴチップ１０３で発生する熱が良好に、ベース電極１０１とリード電極１０７とに逃げることができることを意味する。
以上、本発明の第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１(Ｓ１１、Ｓ１２)の特徴とその効果を説明したが、説明した特徴のすべても有していなくても構わない。一部の特徴を有していれば、その効果を得ることができる。
＜整流素子Ｓ１の組み立て法＞
次に、本発明の第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１を組み立てる方法を説明する。
組み立てには、まず、整流素子Ｓ１を構成する部品を定められた位置に固定するためのカーボン冶具を用いる。カーボン冶具の台座１０２の固定位置にベース電極１０１を入れ、その上にカーボン冶具の蓋をする。
蓋には他の部品を入れる穴が開いており、ＭＯＳＦＥＴを入れる穴には、半田シート(１０９)、ＭＯＳＦＥＴチップ１０３、半田シート(１０９)、リード電極１０７の順に重ねて入れる。また、制御回路チップ１０４を入れる穴に、半田シート(１０９)、制御回路チップ１０４の順に重ねて入れ、また、コンデンサ１０５を入れる穴に、半田シート(１０９)、絶縁基板１０６、半田シート(１０９)、コンデンサ１０５の順に重ねて入れる。
続いて、半田炉で部品を入れたカーボン冶具をベークし、ＭＯＳＦＥＴチップ１０３、リード電極１０７、制御回路チップ１０４、絶縁基板１０６、コンデンサ１０５をベース電極１０１の台座１０２の上に、半田１０９により固定する。
続いて、カーボン冶具から取り出した整流素子Ｓ１を構成する組み立て品を、ワイヤボンディング装置を用いて、制御回路チップ１０４とＭＯＳＦＥＴチップ１０３、制御回路チップ１０４と台座１０２、制御回路チップ１０４と絶縁基板１０６、絶縁基板１０６と台座１０２の上の電極間を、ワイヤ１１５を用いて接続する。
その後、ＭＯＳＦＥＴチップ１０３、制御回路チップ１０４の側壁にＪＣＲを塗り、ベース上に台座１０２と台座上の部品(１０３、１０４、１０５)をトランスファモールド方式もしくはポッディング方式で樹脂１０８により覆う。
その後、キュア炉で樹脂１０８の硬化を行い、整流素子Ｓ１の組み立てが完成する。
なお、ＭＯＳＦＥＴチップ１０３とリード電極１０７、絶縁基板１０６とコンデンサ１０５との間の半田付けの工程を、１回目の半田付けの工程では行わず、ワイヤボンディング工程を行った後に行ってもよい。
チップの上面と下面の２つの電極のみを持つダイオードとは異なり、図１に示すように、ＭＯＳＦＥＴチップ１０３はチップ上面のソース電極１０３ｓとチップ下面のドレイン電極１０３ｄに加えチップ上面にゲート電極１０３ｇも持つ。このため、円形の外周部１０１ｓを有するパッケージにＭＯＳＦＥＴチップ１０３を実装する場合、ゲート電極１０３ｇの配線を形成する工程における回転軸(図１の外周部１０１ｓの中心軸Ｏ)周り方向の位置合わせが課題となる。
図１３、図１４は、第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の上面図である。
ゲート電極１０３ｇの配線を形成する工程において、回転軸(図１３、図１４の外周部１０１ｓの中心軸Ｏ)周り方向の位置合わせをする方法として、ベース電極１０１の外周部１０１ｓの円形形状の一部に、図１３の上面図に示すようなノッチ１２２もしくは図１４の上面図に示すようなオリエンテーションフラット（Orientation Flat）１２３(以下、オリフラ１２３と称す)を設ける。
オルタネータＯｔ(図２２参照)に圧入して固定する整流素子Ｓ１の場合には、図５に示すベース電極１０１の外周部１０１ｓの側壁にローレット１０１ｒと称される山と溝が上下方向に走る凹凸(径方向(外周外方)に向いた方向に凹凸が形成される)を設けるが、回転軸(図１３、図１４の外周部１０１ｓの中心軸Ｏ)周り方向の位置合わせ用のノッチ１２２もしくはオリフラ１２３は、ローレット１０１ｒ(図５参照)の溝より大きくする。なお、図１３、図１４では、ローレット１０１ｒを省略して示している。
組み立てに用いるカーボン冶具に形成するベース電極１０１を固定する穴の形状は、ノッチ１２２もしくはオリフラ１２３を有するベース電極１０１の形状に合わせ、ある回転軸周り方向の位置でのみベース電極１０１が穴に入るようにする。
更に、ワイヤボンディングの装置では、ノッチ１２２もしくはオリフラ１２３の方向に合わせて、ベース電極１０１を固定できるようにする。こうすることで、ＭＯＳＦＥＴの整流素子Ｓ１においても、整流素子Ｓ１内の電子部品(１０３，１０４，１０５等)の配置が明らかにできるので、半田付けに際して回転軸周りの位置合わせが不用で、ベース電極１０１の外周部１０１ｓを円形のパッケージに容易に組み立てることが可能となる。
図１５は、第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の図１のＡ−Ａ断面相当図である。
さらに、回転軸(図１５の外周部１０１ｓの中心軸Ｏ)周り方向の位置合わせをする別の方法として、ベース電極１０１の底部に図１５に示すような凹部１２４を設ける。
凹部１２４は、ベース電極１０１を下から見て(図１５の下側からベース電極１０１を見て)外周部１０１ｓの円の中心Ｏに対称でなければ、凹部１２４の下面視での平面上の形状は円でも正方形でも長方形でもよいし、凹部１２４の深さ方向の形状は柱状でも球状でもよいし、凹部１２４の位置は中心Ｏにかかってもよいし、中心から離れていてもよい。また、凹部１２４の数は１個でも複数個でもよい。なお、凹部１２４の下面視での平面上の形状は、回転軸周り方向の位置合わせが容易であることから、円形が好ましい。
組み立てに用いるカーボン冶具にベース電極１０１を固定する固定用孔に、凹部１２４の形状に合わせた位置合わせの突起を設け、既定の回転軸(図１５の外周部１０１ｓの中心軸Ｏ)周り方向の位置でしかベース電極１０１が固定用孔に入らないようにする。
更に、ワイヤボンディングの装置のセット用の穴においても、ベース電極１０１の固定部に凹部１２４の形状に合わせた固定用突起を設け、既定の回転軸周り方向の位置でしかベース電極１０１が、セット用の穴に入らないようにする。こうすることで、ＭＯＳＦＥＴを用いる整流素子Ｓ１においても、外周部１０１ｓが円形のパッケージに容易に組み立てることが可能となる。
回転軸(図１５の外周部１０１ｓの中心軸Ｏ)周り方向の位置合わせをする更に別の方法として、回転軸周り方向の位置合わせをする機構をワイヤボンディング装置に持たせる。
例えば、回転軸周り方向の位置合わせをする機構は、コンデンサ１０５等の部品の配置を確認するＣＣＤ等の視認装置、回転位置を制御するモータと、その減速機構と、減速機構で回動され位置合わせを行う回転部材と、回転位置センサと、これらを制御してワイヤボンディングの位置合わせの制御を行う制御装置とを有している。
そして、台座１０２上に半田１０９で固定したＭＯＳＦＥＴチップ１０３、制御回路チップ１０４、コンデンサ１０５等の部品の配置を視認装置で見て、回転軸周り方向の位置合わせを上記機構で行った後に、必要なワイヤボンディングを行う。この場合、カーボン冶具での位置合わせを不要とするために、１回の半田付け工程でワイヤボンディング以外の電気的な接続を行うようにする。
図１６は、第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の図１のＢ−Ｂ断面相当図である。
回転軸(図１６の外周部１０１ｓの中心軸Ｏ)周り方向の位置合わせをする更に別の方法として、図１６に示すように、ワイヤボンディングで形成するワイヤの代わりに、接続が可能な形状に形成される銅板もしくは銅線１２５を半田ボールもしくは半田バンプ１２６で固定して接続する。
例えば、図１において、ワイヤ１１５で接続していた配線は、図１６に図示していないものも含め、全て接続が可能な形状に形成される銅板もしくは銅線１２５にて半田ボールもしくは半田バンプ１２６で接続することとする。そして、銅板もしくは銅線１２５の半田付けの工程は、ＭＯＳＦＥＴ１０３，リード電極１０７、制御回路チップ１０４、絶縁基板１０６、コンデンサ１０５を接続する半田付けの工程と同時に行う。
すなわち、１回の半田付けの工程で全ての部品の電気的な接続を行う。１回の工程で全ての電気的な接続を行うことで、回転軸(図１６の外周部１０１ｓの中心軸Ｏ)周り方向の位置合わせをする必要を無くすことができる。
なお、接続を行う導体として、銅板もしくは銅線１２５を例示したが、銅以外の導体を用いてもよい。
図１７は、第１実施形態に係るＭＯＳＦＥＴを用いた整流素子の別の実施形態の図１のＢ−Ｂ断面相当図である。
図１６では、銅板もしくは銅線１２５を半田で接続する例を示したが、図１７に示すように、バネ機構を有する銅ピンのバネ付ピン１４６Ａ、１４６Ｂ、１４８Ａ、１４８Ｂを用い、バネ付ピン１４６Ａ、１４６Ｂ、１４８Ａ、１４８Ｂのバネの弾性力で電気的に接続してもよい。
具体的の構成としては、バネ付きピン１４６Ａとバネ付きピン１４６Ｂとが、銅バー１４７ａで固定されている。
バネ付きピン１４６Ａは、下部に端子１４６ａ１、中央にバネ１４６ｂ１、上部に固定部１４６ｃ１を有している。また、バネ付きピン１４６Ｂは、下部に端子１４６ａ２、中央にバネ１４６ｂ２、上部に固定部１４６ｃ２を有している。
そして、バネ１４６ｂ１、１４６ｂ２の弾性力でそれぞれ端子１４６ａ１、１４６ａ２を絶縁基板１０６の電極１１３とベース電極１０１の台座１０２とに押して、半田なしで、絶縁基板１０６の電極１１３とベース電極１０１の台座１０２とが電気的に接続される。
バネ付きピン１４８Ａとバネ付きピン１４８Ｂとが、銅バー１４７ｂで固定されている。
バネ付きピン１４８Ａは、下部に端子１４８ａ１、中央にバネ１４８ｂ１、上部に固定部１４８ｃ１を有している。また、バネ付きピン１４８Ｂは、下部に端子１４８ａ２、中央にバネ１４８ｂ２、上部に固定部１４８ｃ２を有している。
そして、バネ１４８ｂ１、１４８ｂ２の弾性力でそれぞれ端子１４８ａ１、１４８ａ２を絶縁基板１０６の電極１１２と制御回路チップ１０４の第２の電極１０４ｂとに押して、半田なしで絶縁基板１０６の電極１１２と制御回路チップ１０４の第２の電極１０４ｂ(図１参照)とが電気的に接続される。
なお、銅バー１４７ａ、１４７ｂは、それぞれ不図示のねじ等を用いて絶縁基板１０６等に仮固定され、その後、図１７に示すように樹脂１０８により封止され固定される。
上述した如く、配線にワイヤ１１５に代えて、上述のバネ付きピン１４６Ａ、１４６Ｂ、１４８Ａ、１４８Ｂ等を用いることで、配線の接続不良に対する信頼性を向上させることができる。
＜＜第２実施形態＞＞
図１８〜図２０を参照して、本発明の第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ２の構成について説明する。
図１８は、第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子のパッケージの一部を省略して示す下面図である。(以降の第２実施形態の説明では、第１実施形態とは逆に、リード電極１０７を下に、ベース電極１０１を上にして上面、下面と呼ぶ。)なお、図１８では、分かり易いように、ベース電極１０１、ＭＯＳＦＥＴチップ１０３とベース電極１０１とを接続する後記の電極ブロック１２７(図１９参照)、樹脂１０８は省略して示している。
図１９は、図１８のＥ−Ｅ断面図、図２０は、図１８のＦ−Ｆ断面図である。
図２１は、第１・第２実施形態に係る自律型の同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を用いたオルタネータＯｔの整流回路の回路図である。
図１〜図３を参照して説明した第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１は、正座と呼ばれるオルタネータＯｔの整流回路の上アーム(図２１参照)に用いられる整流素子であり、図２に示すように、ＭＯＳＦＥＴチップ１０３のドレイン電極１０３ｄはベース電極１０１に接続され、ＭＯＳＦＥＴチップ１０３のソース電極１０３ｓはリード電極１０７に接続されている。
これに対し、図１８〜図２０を参照して説明する本発明の第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ２は、逆座と呼ばれるオルタネータＯｔの整流回路の下アーム(図２１参照)に用いられる整流素子であり、図１９に示すように、ＭＯＳＦＥＴチップ１０３のドレイン電極１０３ｄはリード電極１０７に接続され、ＭＯＳＦＥＴチップ１０３のソース電極１０３ｓは電極ブロック１２７を介してベース電極１０１に接続されている。
これにより、逆座の整流素子Ｓ２を実現できる。
整流素子Ｓ２の構成要素は、図１に示す第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１と基本的に同じである。
図１８〜図２０に示すように、第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ２は、四角形の外周部１０７ｓを有するリード電極１０７(図１８参照)、リード電極１０７に設けられる電子部品を載せる台座１０７ｄ、台座１０７ｄ上に載せられたＭＯＳＦＥＴチップ１０３と制御回路チップ１０４とコンデンサ１０５、コンデンサ１０５の下に敷かれた電極１１２、１１３を有する絶縁基板１０６、ＭＯＳＦＥＴチップ１０３の上に載せられた電極ブロック１２７(図１９参照)とベース電極１０１、ベース電極１０１に設けられる台座１０２と電子部品(１０３、１０４、１０５)を覆う樹脂１０８とを有する。
逆座の整流素子Ｓ２のＭＯＳＦＥＴチップ１０３、制御回路チップ１０４、コンデンサ１０５、絶縁基板１０６は、第１実施形態で示す正座の整流素子Ｓ１(図１〜図３参照)と同じものを用いる。このように、正座の整流素子Ｓ１と逆座の整流素子Ｓ２で同一の部品を用いることで、部品の量産化により部品コストを低減することができる。
ベース電極１０１の台座１０２の上面から見た図１８に示すリード電極１０７の台座１０７ｄの形状は、下面視で四角形としたが、円形にしてもよい。四角形にすることにより、同じく四角形のＭＯＳＦＥＴチップ１０３、制御回路チップ１０４、およびコンデンサ１０５の形状に沿った形状になるので、台座１０７ｄの面積を小さくすることができる。一方、リード電極１０７の台座１０７ｄを、下面視で円形にすることで、応力の集中を回避して台座１０７ｄ端部の応力をより小さくすることができる。
第２実施形態の図１８〜図２０に示す各部品の接続、配置は、チップ(１０３〜１０６)をベース電極１０１とリード電極１０７とを入れ換えて接続し、ＭＯＳＦＥＴチップ１０３とベース電極１０１との間に電極ブロック１２７を入れている点を除き、図１に示す第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１と同じである。
図１９に示すように、ＭＯＳＦＥＴチップ１０３の下面のドレイン電極１０３ｄは、半田１０９を用いて、リード電極１０７の台座１０７ｄに電気的に接続されている。これにより、ＭＯＳＦＥＴチップ１０３の下面のドレイン電極１０３ｄの延在面とリード電極１０７の延在面とは、半田１０９を介して、大きな伝熱面積で接続(連結)される。一方、ＭＯＳＦＥＴチップ１０３の上面のソース電極１０３ｓは、半田１０９を用いて、電極ブロック１２７を介してベース電極１０１の台座１０２に電気的に接続されている。
これにより、ＭＯＳＦＥＴチップ１０３の上面のソース電極１０３ｓの延在面とベース電極１０１の台座１０２の延在面とは、電極ブロック１２７を介して大きな伝熱面積で接続(連結)される。
電極ブロック１２７は、ベース電極１０１とリード電極１０７の台座１０７ｄとの間隔を設けるための部材であり、ベース電極１０１に一体に電極ブロック１２７を形成してもよい。或いは、電極ブロック１２７を用いることなく、ＭＯＳＦＥＴチップ１０３のソース電極１０３ｓを、半田１０９を用いて、ベース電極１０１と直接接続してもよい。
そして、図１８に示すように、ＭＯＳＦＥＴチップ１０３の上面のゲート電極１０３ｇは、ワイヤ１１５で制御回路チップ１０４の上面の第１の電極１０４ａに電気的に接続される。
図２０に示すように、コンデンサ１０５は絶縁基板１０６に半田１０９により固定され、絶縁基板１０６はリード電極１０７の台座１０７ｄに半田１０９により固定される。電気的には、コンデンサ１０５の高電圧側端子１１０は、半田１０９で絶縁基板１０６の上面の電極１１３に接続され、絶縁基板１０６の上面の電極１１３は制御回路チップ１０４の上面に設けられた第２の電極１０４ｂ(図１８参照)にワイヤ１１５で接続される。
また、同じく電気的に、コンデンサ１０５の低電圧側端子１１１は半田１０９で絶縁基板１０６の上面の電極１１２に接続され、絶縁基板１０６の上面の電極１１２はリード電極１０７の台座１０７ｄにワイヤ１１５により接続される。
前記したように、図１８に示す如く、逆座の整流素子Ｓ２は、制御回路チップ１０４の上面の電極の１つである第１の電極１０４ａはＭＯＳＦＥＴチップ１０３のゲート電極１０３ｇにワイヤ１１５により電気的に接続され、制御回路チップ１０４のチップ上面の別の電極である第２の電極１０４ｂはコンデンサ１０５の高電圧側端子１１０と接続された絶縁基板１０６の上面の電極１１３にワイヤ１１５により電気的に接続される。
更に、制御回路チップ１０４の上面の別の電極の第３の電極１０４ｃはＭＯＳＦＥＴチップ１０３のソース電極１０３ｓに電気的に接続され、制御回路チップ１０４のチップ上面の別の第４の電極１０４ｄはリード電極１０７の台座１０７ｄに、ワイヤ１１５により電気的に接続されている。
第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ２の回路構成および回路動作は、図４を用いて説明した第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ２の回路構成および回路動作と同じである。第１実施形態の正座の整流素子Ｓ１と同じ部品、同じ回路を第２実施形態の逆座の整流素子Ｓ２に用いることで、設計コスト、開発コストを低減できるとともに、同一のテストを実施してテストコストも低減することができる。また、同じ部品、同じ回路の量産化によるコスト低減も図れる。
第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ２の特徴と効果に関して、前記した第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１と同じ特徴を持たせ、同じ効果を得ることができる。
第２実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ２を組み立てる方法は、基本的には、第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１と同じである。異なる点として、ベース電極１０１の台座１０２ではなく、図１９、図２０に示すように、リード電極１０７の台座１０７ｄの上に電子部品(１０３、１０４、１０５)を載せて接続する。
そして、ＭＯＳＦＥＴチップ１０３とベース電極１０１の間に、電極とスペーサを兼ねる電極ブロック１２７を設ける。更に、リード電極１０７の台座１０７ｄは下面視で円形にする必要がないので、必ずしも第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１で行うような組み立て時に回転軸方向の位置合わせをする方法を取り入れなくてもよい。例えば、リード電極１０７の台座１０７ｄを、図１８に示す下面視で方形とした場合にはその辺を用いて電子部品(１０３、１０４、１０５)の位置出しが行える。
これに対して、リード電極１０７の台座１０７ｄを下面視で円形とする場合、台座１０７ｄ上の配置を特定し難いので、第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１の場合と同様の図１３、１４、１５に示すような回転軸(中心軸Ｏ)周り方向の位置合わせをする方法を適用する必要がある。
なお、第２実施形態の整流素子Ｓ２に、第１実施形態で説明した整流素子Ｓ１、Ｓ１１、Ｓ１２の様々な構成を適宜選択して組み合わせて構成してもよい。
＜オルタネータＯｔの整流回路の構成＞
図２１を参照して、本発明の自律型の同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を用いたオルタネータＯｔ(図２２参照)の整流回路の構成について説明する。図２２に、同期整流ＭＯＳＦＥＴの整流素子を用いたオルタネータの要部断面図を示す。
オルタネータＯｔは、整流子６個で６相整流とする３相全波整流の回路を構成している。図２２に示す回転子のコイル１２８、固定子のΔ結線された３本のコイル１２９が発電部を構成し、固定子のコイル１２９が結線された点から、図２１に示すＵ相、Ｖ相、Ｗ相の中点配線が引き出されている。固定子のコイル１２９の結線は、Δ状のΔ結線の代わりにＵ相、Ｖ相、Ｗ相の配線(コイル１２９)がＹ字状を成すＹ結線としても構わない。
Ｕ相、Ｖ相、Ｗ相の中点配線のハイサイドに、第１実施形態に係る同期整流ＭＯＳＦＥＴの正座の整流素子Ｓ１が、ロウサイドに第２実施形態に係る同期整流ＭＯＳＦＥＴの逆座の整流素子Ｓ２が接続される。更に、ハイサイドの同期整流ＭＯＳＦＥＴの整流素子Ｓ１には、バッテリ１３２の高電圧側端子１３２ｈが接続され、ロウサイドの同期整流ＭＯＳＦＥＴの整流素子Ｓ２には、バッテリ１３２の低電圧側端子１３２ｌが接続される。
同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２の回路構成は、図４に示す回路構成であり、ＭＯＳＦＥＴチップ１０３と制御回路チップ１０４とコンデンサ１０５で構成される。ハイサイドの整流素子Ｓ１とロウサイドの整流素子Ｓ２は、同じＭＯＳＦＥＴチップ１０３と制御回路チップ１０４とコンデンサ１０５を用いる。
ロウサイドの整流素子Ｓ２は、オルタネータＯｔの本体に近く外部からの制御回路チップ１０４への電源供給が容易なので、ロウサイドの整流素子Ｓ２のみ、コンデンサ１０５を用いず、外部からの電源供給とすることも可能である。コンデンサを使用しない分、整流素子Ｓ２のコストを低減することができる。
同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２は、端子数を２個とすることで、図２１に示すように、従来のダイオードの整流素子を用いたオルタネータと同じ整流回路の構成とすることができる。
＜オルタネータＯｔの整流回路の動作＞
図２１に示す本発明の同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を用いたオルタネータＯｔの整流回路の動作を説明する。
図２２に示すオルタネータＯｔでの発電は、固定子のコイル１２８の中を回転子のコイル１２９が回転することで行われる。このとき、Ｕ相、Ｖ相、Ｗ相の各相のコイルには交流電力が発生する。その交流電力によってＵ相の中点配線の電圧Ｖｕが周期的に上下する。
Ｕ相の中点配線の電圧Ｖｕが上昇し、ハイサイドの整流素子Ｓ１が整流動作する場合を見てみる。Ｕ相の中点配線の電圧Ｖｕが上昇し、Ｕ相の中点配線の電圧Ｖｕ、すなわち、ハイサイドのＭＯＳＦＥＴチップ１０３のソース端子１０３ｓの電圧が、バッテリ１３２の高電圧側端子１３２ｈの電圧ＶＢに達すると、図４に示すＭＯＳＦＥＴチップ１０３のドレイン端子１０３ｄに接続されたコンパレータ１１６の第一の入力端子１１６ｉ１の電圧より、コンパレータ１１６の第二の入力端子１１６ｉ２の電圧の方が大きくなり、コンパレータ１１６の出力端子１１６ｏの電圧が低電圧状態から高電圧状態へと上がる。
それにより、ゲートドライバ１１７が駆動してＭＯＳＦＥＴチップ１０３のゲート端子１０３ｇの電圧を上げて、ＭＯＳＦＥＴチップ１０３をオン状態にする。これにより、ＭＯＳＦＥＴチップ１０３のソース端子１０３ｓからドレイン端子１０３ｄに電流が流れ、整流が遂行される。
図２１に示すＵ相の中点配線の電圧Ｖｕが下降して、Ｕ相の中点配線の電圧Ｖｕが、ハイサイドのＭＯＳＦＥＴチップ１０３のドレイン端子１０３ｄの電圧のＶＢに達すると、コンパレータ１１６の２つの入力端子(１１６ｉ１、１１６ｉ２)における電圧の大小が逆転して、コンパレータ１１６の出力端子１１６ｏの電圧が高電圧状態から低電圧状態へ下がる。それにより、ゲートドライバ１１７がＭＯＳＦＥＴチップ１０３のゲート端子１０３ｇの電圧を下げて、ＭＯＳＦＥＴチップ１０３をオフ状態、つまりソース端子１０３ｓとドレイン端子１０３ｄとの電気的接続を切断する。
ロウサイドの整流素子Ｓ２の整流動作も、上述のハイサイドの整流素子Ｓ１の動作と同様であり、Ｕ相の中点配線の電圧Ｖｕが更に下降してバッテリの低電圧側端子の電圧に達すると、ＭＯＳＦＥＴチップ１０３をオン状態になり、Ｕ相の中点配線の電圧Ｖｕが再び上昇してバッテリの低電圧側端子の電圧に達すると、ＭＯＳＦＥＴチップ１０３がオフ状態になり、整流を行う。
図２２および図２３を参照して、同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を用いたオルタネータＯｔを説明する。図２３に、複数の本実施形態(本発明)の同期整流ＭＯＳＦＥＴの整流素子を固定した整流装置の平面図を示す。
図２３に示す本実施形態の同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を固定した整流装置Ｏｓは、複数の第１実施形態に係る同期整流ＭＯＳＦＥＴの正座の整流素子Ｓ１と、これら複数の正座の整流素子Ｓ１が圧入されて固定(図５参照)される放熱部材の正極側放熱板１１９ａと、複数の第２実施形態に係る同期整流ＭＯＳＦＥＴの逆座の整流素子Ｓ２と、これら複数の逆座の整流素子Ｓ２が圧入されて固定される放熱部材の負極側放熱板１１９ｂと、正座の整流素子Ｓ１と逆座の整流素子Ｓ２を電気的に接続し正極側放熱板１１９ａと負極側放熱板１１９ｂとの間に一定の絶縁距離を保つために設けられる接続端子１３３とを有して構成されている。
図２２の構成では、正座の整流素子Ｓ１のリード電極１０７と逆座の整流素子Ｓ２のリード電極１０７とが対向して配置され、接続端子１３３に接続されている。
前記したように、第１実施形態に係る同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２が円形の外周部１０１ｓを持つベース電極１０１を有することにより、複数の整流素子Ｓ１、Ｓ２をそれぞれ放熱板１１９ａ、１１９ｂに簡易に圧入して固定できる。
また、ハイサイドのＵ相、Ｖ相、Ｗ相の整流素子は、ＭＯＳＦＥＴチップ１０３のドレイン端子１０３ｄが共通の端子に電気的に接続されるので、ハイサイドにはドレイン端子１０３ｄが放熱性の高いベース電極１０１に電気的に接続された正座の整流素子Ｓ１を用いる。こうすることで、ハイサイドのＵ相、Ｖ相、Ｗ相の整流素子を１つの放熱板１１９ａに固定でき、より大きな放熱板を使うことでより大きな放熱効果を得ることができる。
一方、ロウサイドのＵ相、Ｖ相、Ｗ相の整流素子は、ＭＯＳＦＥＴチップ１０３のソース端子１０３ｓが共通の端子に電気的に接続されるので、ロウサイドにはソース端子１０３ｓが放熱性の高いベース電極１０１に電気的に接続された逆座の整流素子Ｓ２を用いる。こうすることで、ロウサイドのＵ相、Ｖ相、Ｗ相の整流素子を１つの放熱板１１９ｂに固定でき、より大きな放熱板を使うことでより大きな放熱効果を得ることができる。
更に、ハイサイドのＵ相、Ｖ相、Ｗ相の整流素子はＭＯＳＦＥＴチップ１０３のソース端子１０３ｓと、ロウサイドのＵ相、Ｖ相、Ｗ相の整流素子のＭＯＳＦＥＴチップ１０３のドレイン端子１０３ｄとは、各相の固定子１２９の端子と電気的に接続される。ハイサイドに正座の整流素子Ｓ１を用い、ロウサイドに逆座の整流素子Ｓ２を用いることで、正座の整流素子Ｓ１の細いリード電極１０７と逆座の整流素子Ｓ２の細いリード電極１０７とが対向して配置され、整流素子のリード電極１０７と固定子１２９との電気的な接続が容易になる。加えて、正極側放熱板１１９ａと負極側放熱板１１９ｂとの間の間隔をより小さくでき、オルタネータをより小型にすることができる。
整流素子Ｓ１、Ｓ２が円形の外周部１０１ｓを持つベース電極１０１とベース電極１０１の上部にリード電極１０７を有することで、より汎用性の高い放熱板１１９ａ、１１９ｂを用いることができる。
図２２に示す本実施形態の同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を用いたオルタネータＯｔは、フロントフレーム１３４と、リアフレーム１３５と、複数の第１・第２実施形態で説明した同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２が圧入して固定される整流装置Ｏｓと、回転子１２８と、固定子１２９と、ブラシ１３７と、ＩＣレギュレータ１３８と、保護カバー１３９とによって構成されている。
これらは、放熱板１１９ａ、１１９ｂも含め、一般的に使用されるダイオードの整流素子を用いたオルタネータと同じ構成であり、同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を用いることで、オルタネータ自体の構造に変更を加える必要がなくなり、以て、より一層の低コスト化と汎用性の向上とを実現することができる。
図２２に示すオルタネータＯｔは、ブラシ１３７、スリップリング１４０を介し界磁巻線１４１に励磁電流を受けると各ロータコア１４２が励磁される。各ロータコア１４２が励磁された状態で、プーリー１４３を介して車両のエンジン（図示せず）からの回転駆動力がシャフト１４４に伝達されて回転子１２８が回転すると、電磁誘導により、固定子１２９に交流電力が発生する。固定子１２９に発生した交流電力は、図２１に示すように、正座の整流素子Ｓ１および逆座の整流素子Ｓ２で整流され、出力端子１４５を介して車両に搭載された電気機器の駆動およびバッテリ１３２用の直流電力として出力される。
図２４に、本実施形態の同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２を用いたときの順方向の電圧・電流特性を、従来のダイオードの整流素子を用いたときの特性と比較する。従来のダイオードは、ＰＮ接合型のダイオードを用いている。電圧・電流特性は室温でのものである。
ダイオードの電圧・電流特性は、０．７〜０．８Ｖまで電圧を印加すると順方向電流が流れ始める。これは、ダイオードが内蔵ポテンシャルを有するためであり、内蔵ポテンシャルに相当する電圧を印加することで、順方向電流を流すことができる。これに対し、第１・第２実施形態(本発明)の同期整流ＭＯＳＦＥＴの整流素子Ｓ１、Ｓ２の電圧・電流特性は、０Ｖから電流が流れ始める。これは内蔵ポテンシャルがないＭＯＳＦＥＴの特性であり、このために低い電圧で大きな電流を流すことができ、整流動作時の損失を大きく低減することができる。
以上、上述の実施形態に構成によれば、ベース電極１０１で形成される整流素子Ｓ１、Ｓ２のパッケージの外形は、上面視で円形をしており、その円形のパッケージをオルタネータＯｔの電極板の放熱板１１９ａ、１１９ｂに固定して用いられる。円形のパッケージを用いることで、ベース電極１０１の回転軸(中心軸Ｏ)周り方向の位置を合わせることなしに、芯出しを行って整流素子Ｓ１、Ｓ２をオルタネータＯｔの電極板の放熱板１１９ａ、１１９ｂに固定することできる。そのため、オルタネータＯｔの整流装置Ｏｓの組み立てが容易になる。
これにより、簡便にオルタネータＯｔに固定することができる損失が低いＭＯＳＦＥＴを用いた整流素子Ｓ１、Ｓ２を提供することができる。特に、簡便に組み立てることが可能であり、圧入により簡便にオルタネータＯｔに固定することができる。
容易に整流素子Ｓ１、Ｓ２をオルタネータＯｔに固定できることにより、オルタネータＯｔの組み立て工程の簡素化が可能であり、低コスト化を図れる。
＜＜その他の実施形態＞＞
１．第１・第２実施形態のベース電極１０１は、上面視で円形の円筒状の外周部１０１ｓを例示したが、上面視で円形の曲率をもつ、例えば球状の外周部１０１ｓをもつ構成としてもよい。
２．なお、図１５に示す凹部１２４に代えて、ベース電極１０１の外周部１０１ｓまたは底面部に位置決め用凸部を形成し、ベース電極１０１の外側のセット側に位置決め用凸部が嵌入される凹部を形成し、ベース電極１０１の位置決め用凸部をセット側の凹部に嵌入し、整流素子Ｓ１(Ｓ１１、Ｓ１２)、Ｓ２の位置決めを行うように構成してもよい。
３．前記第２実施形態では、整流素子Ｓ１、Ｓ２と整流装置ＯｓをオルタネータＯｔに用いる場合を例示したが、他の電力変換装置に用いてもよい。他の電力変換装置に用いた場合も、前述した効果と同様の効果を奏する。
４．なお、本発明は前記した実施例(形態)に限定されるものでなく、様々な実施例が含まれる。例えば、上記した実施例は本発明を分り易く説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。例えば、説明した構成の一部を含むものであってもよい。
また、ある実施例の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることも可能である。例えば、説明した整流素子Ｓ１、Ｓ１１、Ｓ１２、Ｓ２の種々の構成を適宜選択して組み合わせて構成してもよい。
１０１ ベース電極(第１の外部電極、第２の外部電極)
１０１ｓ 外周部
１０２ 台座(第１の外部電極の一部)
１０３ ＭＯＳＦＥＴチップ
１０３ｄ ドレイン電極(第１の主端子)
１０３ｇ ゲート電極(ゲート)
１０３ｓ ソース電極(第２の主端子)
１０４ 制御回路チップ(制御回路)
１０４ａ 第１の電極(電極)
１０４ｂ 第２の電極(電極)
１０４ｃ 第３の電極(電極)
１０４ｄ 第４の電極(電極)
１０５ コンデンサ
１０６ 絶縁基板
１０７ リード電極(第２の外部電極、第１の外部電極)
１０７ｄ 台座
１０８ 樹脂(第１の樹脂)
１０９ 半田
１１２、１１３ 電極
１１５ ワイヤ
１２１ ツェナーダイオード
１２２ ノッチ(凹部)
１２３ オリフラ(凹部)
１２４ 凹部
１２５ 銅線もしくは銅板(導体)
１４６Ａ、１４６Ｂ、１４８Ａ、１４８Ｂ バネ付ピン(導体機構)
１４６ｂ１、１４６ｂ２、１４８ｂ１、１４８ｂ２ バネ
Ｏ 中心軸(外周部の中心線)
Ｏｓ 整流装置
Ｏｔ オルタネータ(電力変換装置)
Ｓ１ 正座の整流素子(半導体装置)
Ｓ２ 逆座の整流素子(半導体装置)

Claims (20)

  1. オルタネータに取り付けられる上面視で円形の外周部を有する第１の外部電極と、
    ＭＯＳＦＥＴチップと、
    前記ＭＯＳＦＥＴチップに対して前記第１の外部電極の反対側に配置される第２の外部電極と、
    前記ＭＯＳＦＥＴチップのドレイン電極とソース電極の電圧もしくは電流が入力され、当該電圧もしくは電流に基づいて前記ＭＯＳＦＥＴチップのゲートに供給する制御信号を生成する制御回路と
    を備え、
    前記第１の外部電極と、前記ＭＯＳＦＥＴチップの前記ドレイン電極と、前記ＭＯＳＦＥＴチップの前記ソース電極と、前記第２の外部電極とは、互いに積み重なるように配置され、
    前記ＭＯＳＦＥＴチップの前記ドレイン電極および前記ソース電極の一方と前記第１の外部電極とが電気的に接続され、
    前記ＭＯＳＦＥＴチップの前記ドレイン電極および前記ソース電極の他方と前記第２の外部電極とが電気的に接続される
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記制御回路に電源を供給するコンデンサを更に備え、
    前記ＭＯＳＦＥＴチップと、前記制御回路と、前記コンデンサとは、前記第１の外部電極上に搭載され、
    前記第１の外部電極と、前記ＭＯＳＦＥＴチップの前記ドレイン電極と、前記ＭＯＳＦＥＴチップの前記ソース電極と、前記第２の外部電極とは、下方から上方へ向かってこの順序で積み重なるように配置され、
    前記ＭＯＳＦＥＴチップの前記ドレイン電極と前記第１の外部電極とが電気的に接続され、
    前記ＭＯＳＦＥＴチップの前記ソース電極と前記第２の外部電極とが電気的に接続される
    ことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第１の外部電極の前記円形の外周部もしくは底面部に、前記円形の外周部の中心線周りの位置決め用の凹部または凸部を有する
    ことを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記円形の外周部の中心線上に前記ＭＯＳＦＥＴチップと前記第２の外部電極が配置される
    ことを特徴とする半導体装置。
  5. 請求項２に記載の半導体装置において、
    前記ＭＯＳＦＥＴチップの前記ドレイン電極の延在面と前記第１の外部電極の延在面とが、半田を介してまたは圧接されて連結され、かつ、前記ＭＯＳＦＥＴチップの前記ソース電極の延在面と前記第２の外部電極の延在面とが、半田を介してまたは圧接されて連結される
    ことを特徴とする半導体装置。
  6. 請求項２に記載の半導体装置において、
    前記ＭＯＳＦＥＴチップと前記制御回路、および、前記制御回路と前記コンデンサが、ワイヤにより電気的に接続される
    ことを特徴とする半導体装置。
  7. 請求項２に記載の半導体装置において、
    前記ＭＯＳＦＥＴチップと前記制御回路、および、前記制御回路と前記コンデンサは、それぞれ接続が可能に形成された形状の導体またはバネを有する導体機構で電気的に接続され、
    前記導体は半田を介して電極に固定され、前記導体機構は前記バネの弾性力による押圧により電極に固定される
    ことを特徴とする半導体装置。
  8. 請求項２に記載の半導体装置において、
    前記ＭＯＳＦＥＴチップの形状は長方形であり、前記長方形の長辺に隣接する位置に前記コンデンサと前記制御回路とが配置される
    ことを特徴とする半導体装置。
  9. 請求項２に記載の半導体装置において、
    前記コンデンサは、絶縁基板を介して、搭載される
    ことを特徴とする半導体装置。
  10. 請求項２に記載の半導体装置において、
    前記半導体装置は、ツェナーダイオードを更に備え、
    前記ツェナーダイオードの第１の主端子と前記第１の外部電極が電気的に接続されるとともに互いの延在面が連結され、
    前記ツェナーダイオードの第２の主端子と前記第２の外部電極が電気的に接続されるとともに互いの延在面が連結される
    ことを特徴とする半導体装置。
  11. 請求項２に記載の半導体装置において、
    前記ＭＯＳＦＥＴチップ内にツェナーダイオードが内蔵される
    ことを特徴とする半導体装置。
  12. 請求項２に記載の半導体装置において、
    前記第１の外部電極は、前記円形の外周部に収まる大きさの台座を有し、
    前記第１の外部電極の前記台座上に前記ＭＯＳＦＥＴチップ、前記制御回路、および前記コンデンサが搭載され、
    前記第１の外部電極の前記台座、前記ＭＯＳＦＥＴチップ、前記制御回路、および前記コンデンサが第１の樹脂で覆われている
    ことを特徴とする半導体装置。
  13. 請求項２に記載の半導体装置において、
    前記第１の外部電極は、前記円形の外周部に収まる大きさの台座を有し、
    前記第１の外部電極の前記台座上に前記ＭＯＳＦＥＴチップ、前記制御回路、および前記コンデンサが搭載され、
    前記第１の外部電極の前記台座、前記ＭＯＳＦＥＴチップ、前記制御回路、および前記コンデンサが第１の樹脂で覆われ、
    前記第１の樹脂内で前記ＭＯＳＦＥＴチップと前記制御回路の半導体チップの側壁が第２の樹脂で覆われ、
    前記第２の樹脂は前記第１の樹脂よりも前記両チップとの密着性が高い
    ことを特徴とする半導体装置。
  14. 請求項１に記載の半導体装置において、
    前記制御回路に電源を供給するコンデンサを更に備え、
    前記第２の外部電極は、前記第１の外部電極の円形の外周部に収まる大きさの台座を有し、
    前記ＭＯＳＦＥＴチップと、前記制御回路と、前記コンデンサとは、前記第２の外部電極の前記台座上に搭載され、
    前記第２の外部電極と、前記ＭＯＳＦＥＴチップの前記ドレイン電極と、前記ＭＯＳＦＥＴチップの前記ソース電極と、前記第１の外部電極とが、下方から上方へ向かってこの順序で積み重なるように配置され、
    前記ＭＯＳＦＥＴチップの前記ドレイン電極と前記第２の外部電極とが電気的に接続され、
    前記ＭＯＳＦＥＴチップの前記ソース電極と前記第１の外部電極とが電気的に接続される
    ことを特徴とする半導体装置。
  15. 請求項１４に記載の半導体装置において、
    前記第１の外部電極の前記円形の外周部もしくは底面部に、前記円形の外周部の中心線周りの位置決め用の凹部または凸部を有する
    ことを特徴とする半導体装置。
  16. 請求項１４に記載の半導体装置において、
    前記ＭＯＳＦＥＴチップの前記ドレイン電極の延在面と前記第２の外部電極の延在面とが、半田を介してまたは圧接されて連結され、かつ、前記ＭＯＳＦＥＴチップの前記ソース電極の延在面と前記第１の外部電極の延在面とが、半田を介してまたは圧接されて連結される
    ことを特徴とする半導体装置。
  17. 請求項１４に記載の半導体装置において、
    前記第１の外部電極は、前記円形の外周部に収まる大きさの台座を有し、
    前記第１の外部電極の前記台座、前記第２の外部電極の前記台座、前記ＭＯＳＦＥＴチップ、前記制御回路、および前記コンデンサが第１の樹脂で覆われている
    ことを特徴とする半導体装置。
  18. 請求項１乃至１７のいずれか１項に記載の半導体装置を備えるオルタネータ。
  19. 請求項２乃至１３のいずれか１項に記載の半導体装置を整流装置としてハイサイドに、請求項１４乃至１７のいずれか１項に記載の半導体装置を整流装置としてロウサイドに、それぞれ用いた整流回路を備えるオルタネータ。
  20. 請求項１乃至１７のいずれか１項に記載の半導体装置を備える電力変換装置。
JP2013256619A 2013-12-12 2013-12-12 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置 Active JP6263014B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013256619A JP6263014B2 (ja) 2013-12-12 2013-12-12 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
TW103142184A TWI530080B (zh) 2013-12-12 2014-12-04 半導體裝置、及使用彼之交流發電機以及電力變換裝置
CN201480067332.XA CN105814785B (zh) 2013-12-12 2014-12-12 半导体装置、以及使用该半导体装置的交流发电机和电力变换装置
US15/102,771 US10319849B2 (en) 2013-12-12 2014-12-12 Semiconductor device, and alternator and power conversion device which use same
PCT/JP2014/082947 WO2015087997A1 (ja) 2013-12-12 2014-12-12 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
EP14870416.6A EP3082243A4 (en) 2013-12-12 2014-12-12 Semiconductor device, and alternator and power conversion device which use same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013256619A JP6263014B2 (ja) 2013-12-12 2013-12-12 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置

Publications (3)

Publication Number Publication Date
JP2015116053A true JP2015116053A (ja) 2015-06-22
JP2015116053A5 JP2015116053A5 (ja) 2016-11-10
JP6263014B2 JP6263014B2 (ja) 2018-01-17

Family

ID=53371294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013256619A Active JP6263014B2 (ja) 2013-12-12 2013-12-12 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置

Country Status (6)

Country Link
US (1) US10319849B2 (ja)
EP (1) EP3082243A4 (ja)
JP (1) JP6263014B2 (ja)
CN (1) CN105814785B (ja)
TW (1) TWI530080B (ja)
WO (1) WO2015087997A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3171401A2 (en) 2015-11-18 2017-05-24 Hitachi Power Semiconductor Device, Ltd. Semiconductor device and alternator using same
EP3442122A1 (en) 2017-08-07 2019-02-13 Hitachi Power Semiconductor Device, Ltd. Semiconductor device and alternator using the same
JP2019129656A (ja) * 2018-01-26 2019-08-01 株式会社デンソー 整流装置及び回転電機
JP2019220671A (ja) * 2018-06-21 2019-12-26 朋程科技股▲ふん▼有限公司 整流器用パワーデバイス
JP2020107750A (ja) * 2018-12-27 2020-07-09 株式会社 日立パワーデバイス 半導体装置およびそれを用いたオルタネータ
WO2021079735A1 (ja) 2019-10-24 2021-04-29 株式会社日立パワーデバイス 半導体装置及びそれを用いた整流素子、オルタネータ
WO2022176271A1 (ja) * 2021-02-17 2022-08-25 株式会社日立パワーデバイス 整流回路、整流回路の制御方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115909B4 (de) * 2014-10-31 2017-06-01 Infineon Technologies Ag Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
JP2017022798A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 電力変換装置および駆動装置
JP6617002B2 (ja) * 2015-10-20 2019-12-04 株式会社 日立パワーデバイス 整流器、それを用いたオルタネータおよび電源
US10297516B2 (en) * 2016-03-30 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2019122211A (ja) * 2018-01-11 2019-07-22 株式会社デンソー 回転電機
TWI664701B (zh) 2018-07-04 2019-07-01 朋程科技股份有限公司 功率元件封裝結構
CN110718542B (zh) * 2018-07-11 2021-05-04 朋程科技股份有限公司 功率元件封装结构
US11508808B2 (en) * 2018-10-11 2022-11-22 Actron Technology Corporation Rectifier device, rectifier, generator device, and powertrain for vehicle
US11587853B2 (en) 2019-09-03 2023-02-21 Mediatek Inc. Semiconductor devices having a serial power system
US11881437B2 (en) 2021-10-27 2024-01-23 Infineon Technologies Ag Embedded package with electrically isolating dielectric liner

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002165429A (ja) * 2000-11-21 2002-06-07 Denso Corp 車両用交流発電機
JP2003033038A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp 車両用発電機の整流装置
JP2005513760A (ja) * 2001-08-17 2005-05-12 ヴァレオ　エキプマン　エレクトリク　モトゥール 電子モジュール及びその組み立て方法
JP2008016822A (ja) * 2006-06-05 2008-01-24 Denso Corp 負荷駆動装置
JP2011507468A (ja) * 2007-12-14 2011-03-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 整流器回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841940B2 (ja) * 1990-12-19 1998-12-24 富士電機株式会社 半導体素子
JPH10215552A (ja) 1996-08-08 1998-08-11 Denso Corp 交流発電機の整流装置とその製造方法
JPH1064796A (ja) * 1996-08-23 1998-03-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6476480B1 (en) * 2000-07-10 2002-11-05 Delphi Technologies, Inc. Press-fit IC power package and method therefor
CN100517704C (zh) * 2004-12-28 2009-07-22 国产电机株式会社 半导体装置
JP5734624B2 (ja) * 2010-11-12 2015-06-17 新光電気工業株式会社 半導体パッケージの製造方法
JP6263108B2 (ja) * 2014-09-11 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002165429A (ja) * 2000-11-21 2002-06-07 Denso Corp 車両用交流発電機
JP2003033038A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp 車両用発電機の整流装置
JP2005513760A (ja) * 2001-08-17 2005-05-12 ヴァレオ　エキプマン　エレクトリク　モトゥール 電子モジュール及びその組み立て方法
JP2008016822A (ja) * 2006-06-05 2008-01-24 Denso Corp 負荷駆動装置
JP2011507468A (ja) * 2007-12-14 2011-03-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 整流器回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3171401A2 (en) 2015-11-18 2017-05-24 Hitachi Power Semiconductor Device, Ltd. Semiconductor device and alternator using same
JP2017098276A (ja) * 2015-11-18 2017-06-01 株式会社日立製作所 半導体装置、およびそれを用いたオルタネータ
US10304761B2 (en) 2015-11-18 2019-05-28 Hitachi Power Semiconductor Device, Ltd. Semiconductor device and alternator using same
EP3442122A1 (en) 2017-08-07 2019-02-13 Hitachi Power Semiconductor Device, Ltd. Semiconductor device and alternator using the same
JP2019033144A (ja) * 2017-08-07 2019-02-28 株式会社 日立パワーデバイス 半導体装置及びそれを用いたオルタネータ
JP2019129656A (ja) * 2018-01-26 2019-08-01 株式会社デンソー 整流装置及び回転電機
DE102019101711A1 (de) 2018-01-26 2019-08-01 Denso Corporation Gleichrichter und rotierende elektrische Maschine mit einem Gleichrichter
JP2019220671A (ja) * 2018-06-21 2019-12-26 朋程科技股▲ふん▼有限公司 整流器用パワーデバイス
JP2020107750A (ja) * 2018-12-27 2020-07-09 株式会社 日立パワーデバイス 半導体装置およびそれを用いたオルタネータ
JP7231407B2 (ja) 2018-12-27 2023-03-01 株式会社 日立パワーデバイス 半導体装置およびそれを用いたオルタネータ
WO2021079735A1 (ja) 2019-10-24 2021-04-29 株式会社日立パワーデバイス 半導体装置及びそれを用いた整流素子、オルタネータ
WO2022176271A1 (ja) * 2021-02-17 2022-08-25 株式会社日立パワーデバイス 整流回路、整流回路の制御方法

Also Published As

Publication number Publication date
US10319849B2 (en) 2019-06-11
JP6263014B2 (ja) 2018-01-17
EP3082243A4 (en) 2017-12-06
WO2015087997A1 (ja) 2015-06-18
CN105814785B (zh) 2019-10-11
EP3082243A1 (en) 2016-10-19
TWI530080B (zh) 2016-04-11
CN105814785A (zh) 2016-07-27
TW201531009A (zh) 2015-08-01
US20160315184A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
JP6263014B2 (ja) 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP6263108B2 (ja) 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
US9680356B2 (en) Architecture of interconnected electronic power modules for rotary electrical machine, and rotary electrical machine comprising architecture of this type
US10304761B2 (en) Semiconductor device and alternator using same
JP4147987B2 (ja) 多相式交流回転電機
US9450477B2 (en) B+ mounted integrated active rectifier electronics
US20140361648A1 (en) Electric rotating machine
KR100379907B1 (ko) 차량용 교류발전기
US20090160044A1 (en) Semiconductor module mounting structure
US9601973B2 (en) Process for interconnection of electronic power modules of a rotary electrical machine, and assembly of interconnected power modules obtained by means of this process
JP6006628B2 (ja) パワー半導体装置、整流装置および電源装置
JP5561623B2 (ja) 端子台、半導体装置および車両用回転電機
JP5754646B2 (ja) 車両用回転電機
US20230307326A1 (en) Semiconductor device, method for producing semiconductor device, and power conversion apparatus
KR20170070762A (ko) 알터네이터 정류기 어셈블리
US20220078939A1 (en) Voltage converter and method for manufacturing a voltage converter
JP2004208467A (ja) 多相交流回転電機搭載インバータ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171215

R150 Certificate of patent or registration of utility model

Ref document number: 6263014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350