JP7231407B2 - 半導体装置およびそれを用いたオルタネータ - Google Patents

半導体装置およびそれを用いたオルタネータ Download PDF

Info

Publication number
JP7231407B2
JP7231407B2 JP2018245652A JP2018245652A JP7231407B2 JP 7231407 B2 JP7231407 B2 JP 7231407B2 JP 2018245652 A JP2018245652 A JP 2018245652A JP 2018245652 A JP2018245652 A JP 2018245652A JP 7231407 B2 JP7231407 B2 JP 7231407B2
Authority
JP
Japan
Prior art keywords
base
semiconductor device
alternator
outer peripheral
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018245652A
Other languages
English (en)
Other versions
JP2020107750A5 (ja
JP2020107750A (ja
Inventor
佑 春別府
尚史 谷江
賢哉 河野
智弘 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2018245652A priority Critical patent/JP7231407B2/ja
Publication of JP2020107750A publication Critical patent/JP2020107750A/ja
Publication of JP2020107750A5 publication Critical patent/JP2020107750A5/ja
Application granted granted Critical
Publication of JP7231407B2 publication Critical patent/JP7231407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Synchronous Machinery (AREA)

Description

本発明は、半導体装置およびそれを用いたオルタネータに関する。
自動車用オルタネータの交流出力の整流用に使用される半導体装置は、半導体チップと、ベースと、リードと、それらを接合する導電性接合材を備えるものである。
半導体装置は、特許文献1に記載されているように、トランジスタ回路チップやコンデンサ等、複数の電子部品を搭載した構造も知られている。
半導体装置をオルタネータへ実装する際には、ベースのうち、電子部品と接合されていない面を押圧冶具により押圧し、オルタネータの放熱体に形成された嵌合孔に圧入される。
半導体装置のオルタネータへの圧入時には嵌合孔からの締付力と押圧冶具による押圧力で半導体装置のベースが変形するため、それに伴い、半導体チップに応力が発生する。
よって、半導体チップへの応力を低減し、信頼性を向上することが必要である。
この要求に応えるべく、圧入時の応力を低減した半導体装置を提供する技術として、例えば、特許文献2に記載の技術が知られている。
特許文献2には、半導体装置のベースの底面を湾曲した形状とし、圧入時の応力を緩和する技術が記載されている。
特開2017-98276号公報 特開2004-296595号公報
近年、半導体装置における電子部品の搭載量が増加する傾向にあり、その搭載量を確保するため、領域を増加させる必要がある。このため、半導体装置の高さ方向への搭載領域を増加すべく、半導体装置のベースを薄型化することが考えられる。
電子部品の搭載領域確保のために半導体装置のベースを薄型化する場合には、ベースの曲げ剛性が低下する。
よって、オルタネータの嵌合孔からの締付力の影響でベースが曲げ変形しやすくなり、ベースの底面側に凸の特有の曲げ変形が生じる。
このため、半導体装置のベースを薄型化する場合には、半導体チップの応力を低減し信頼性を向上するため、ベースの曲げ変形を抑制する必要がある。
本発明は、前記課題に鑑みて成されたもので、オルタネータへの圧入時に半導体チップに作用する応力が低減され、信頼性を向上することができる半導体装置およびそれを用いたオルタネータを実現することである。
本発明は、上記課題を解決するため、以下のように構成される。
半導体装置において、リード電極と、前記リード電極に接続された電子部品と、前記電子部品を支持するベースと、を備え、前記ベースは、前記ベースの一方の面に、前記電子部品が配置される台座部と、前記台座部の外周側に配置された円環状の外周凸部とが形成され、前記ベースの一方の面と反対側の面である底面に、外径が、前記台座部の直径以上であり、かつ、前記外周凸部の内径以下である底面凸部が形成され、外部部材の孔に半導体装置を挿入するための押圧治具が前記底面凸部に接触する治具接触領域が形成されている。
また、オルタネータにおいて、ロータと、ステータと、整流器とを備えるオルタネータにおいて、前記整流器は、放熱体に形成された嵌合孔に挿入された半導体装置を有し、前記半導体装置は、リード電極と、前記リード電極に接続された電子部品と、前記電子部品を支持するベースとを有し、前記ベースは、前記ベースの一方の面に、前記電子部品が配置される台座部と、前記台座部の外周側に配置された円環状の外周凸部とが形成され、前記ベースの一方の面と反対側の面である底面に、外径が、前記台座部の直径以上であり、かつ、前記外周凸部の内径以下である底面凸部が形成され、外部部材の孔に前記半導体装置を挿入するための押圧治具が前記底面凸部に接触する治具接触領域が形成されている。
本発明によれば、オルタネータへの圧入時に半導体チップに作用する応力を低減し、信頼性を向上することができる半導体装置およびそれを用いたオルタネータを実現することができる。
第1実施例に係る半導体装置6の概略断面図である。 第1実施例に係る半導体装置をオルタネータの放熱体に形成された嵌合孔に圧入する状態を示す概略断面図である。 本発明とは異なる例であり、本発明と比較するための例を示す図である。 比較例による方法で半導体装置を嵌合孔に圧入した際のひずみを測定した結果を示すグラフである。 図3に示した比較例の測定結果から考えられるベースの曲げ変形の方向の模式図である。 応力解析モデルを示す図である。 応力解析の各条件での押圧箇所を示す図である。 応力解析の結果得られた各条件の半導体チップ応力を示す図である。 応力解析の結果得られた各条件の曲げ変形量を示す図である。 応力解析の各条件での押圧箇所を示す図である。 応力解析の結果得られた各条件の半導体チップ応力を示す図である。 第2実施例に係る半導体装置の概略断面図である。 第3実施例に係る半導体装置及び押圧治具の概略断面図である。 本発明の第4実施例に係る半導体装置の概略断面図である。 第1実施例~第4実施例の半導体装置のいずれかが圧入された整流器を有するオルタネータの概略断面図である。
以下、図面を適宜参照しながら、本発明の実施形態を説明する。ただし、本発明はここで取り上げた実施形態に限定されることはなく、要旨を変更しない範囲で適宜組合せや改良が可能である。
(第1実施例)
図1は、本発明の第1実施例に係る半導体装置6の概略断面図である。
図1において、半導体装置6は、半導体チップ1a、コンデンサ1b、制御回路チップ1c、ソースフレーム1d、電子部品用導電性接合材1e、ワイヤ1f、リードフレーム1g、電子部品用樹脂1hからなる電子部品1と、電子部品1が配置されるベース2と、リード電極3と、半導体装置用導電性接合材4と、半導体装置用樹脂5で構成される。電子部品1はリード電極3に接続される。
ベース2は電子部品1を支持する部材であって、半導体装置用導電性接合材4を介して電子部品1と互いに接合され電子部品1が配置される円形の台座部2aと、台座部2aの外周側に配置され、台座部2aを取り囲むように設けられた円環形の外周凸部2bと、基部2cとを有する。台座部2aと外周凸部2bとの間は、円環状の溝が形成されている。
円形の台座部2a及び円環形の外周凸部2bはベース2の一方の面に形成されている。
ソースフレーム1d、ベース2、リードフレーム1g、リード電極3の材質としては、電気伝導性と熱伝導性に優れた銅や銅合金が望ましい。特に、ベース2は圧入時の締付力や押圧力を受けるため、ジルコニウムと銅との合金等、高強度な材質が望ましい。
ベース2の厚さは3~4mm程度である。
半導体装置6は、オルタネータに実装される際、基部2cのうち台座部2aのある側の面(ベース2の一方の面)と反対側の面を外部から押圧冶具で押されることで、オルタネータの放熱体に形成された嵌合孔に挿入(圧入)される。このとき、ベース2の底面(台座部2aが配置された面、つまり、ベース2の一方の面とは反対側の面)には押圧冶具と接する領域2dと押圧冶具と接しない領域2eとが設定されており、押圧冶具と接する領域2dの外径は、台座部2aの直径以上、かつ外周凸部2bの内径以下であることが第1実施例の構成の最大の特徴である。
図2は第1実施例に係る半導体装置6をオルタネータの放熱体7に形成された嵌合孔16に圧入する状態を示す概略断面図である。
図2において、半導体装置6をオルタネータの放熱体(外部部材)7の嵌合孔16に圧入するときには、嵌合孔16が形成された放熱体7を固定し、ベース2の台座部2aのある側が嵌合孔16に対向するように半導体装置6を設置する。
押圧冶具8の上面(ベース2の底面を押圧する面)を領域2dに略一致するようにベース2の底面に接触させる。そして、押圧冶具8によりベース2の底面を放熱体7の方向へ押圧することで、ベース2を嵌合孔16内に嵌合させる。
押圧冶具8の外径は、領域2dと同様に、台座部2aの直径以上、かつ外周凸部2bの内径以下である。ベース2の底面における、押圧治具8がベース2の底面に接触する領域2dを治具接触領域と定義する。
第1の実施例は、押圧治具8がベース2の底面に接触する領域2dが治具接触領域として形成されている。
図3は、本発明とは異なる例であり、本発明と比較するための例を示す図である。図3に示す例においては、治具接触領域はベース2の底面全面のいずれかの領域であり、本発明の第1実施例のようには特定されていない。
また、図3に示した例では、円環状の押圧冶具8の外径は外周凸部2bの内径を上回る。
図3に示した例では、円環状の押圧冶具8の円環部でのみ、ベース2の底面を押圧し、半導体装置6を放熱体7の嵌合孔に圧入する。
図4は図3に示した比較例による方法で半導体装置6を放熱体7の嵌合孔に圧入した際のベース2の台座部2aとベース2の底面の中央のひずみを測定した結果を示すグラフである。また、図5は図3に示した比較例の測定結果から考えられるベース2の曲げ変形の方向の模式図である。
図4及び図5において、圧入途中、ベース2の台座部2aには圧縮のひずみが作用し、ベース底面には引張のひずみが作用する。よって、ベース2はベース底面側に凸の曲げ変形をしている。
圧入の途中ではベースのうち台座部2a側のみが放熱体7からの締付力を受ける。この締付力により曲げ変形したと考えられる。
圧入途中のベース2の曲げ変形により半導体チップ1aに作用する応力を評価するために、有限要素法による応力解析を実施した。
図6は、応力解析モデルを示す図である。図6に示した例は、ベース2の形状の対称性を考慮して、二次元軸対称モデルとした。また、ベース2の変形による半導体チップ1aへの影響を厳しめに評価するために、部材としては半導体チップ1aと電子部品用導電性接合材1eとベース2のみをモデル化した。ベース側面のうち、台座部2a側の半分にのみ、嵌合孔の内壁からの締付けに相当する締付力Fを与えることで、圧入途中を模擬した。
ベース2の底面に、押圧冶具からの押圧力Pを与えた。この押圧力Pを与える箇所を変えることで、本発明の第一実施例と図3に示した比較例とを比較した。押圧箇所を変える各条件での押圧力Pの荷重は全て同じ大きさとした。
図7は、応力解析の各条件での押圧箇所を示す図である。図7において、押圧箇所はA、B、Cの3条件とした。条件Aは、押圧箇所の外径が外周凸部2bの内径を上回る条件であり、図3に示した比較例に相当する。
条件Bは、押圧箇所の外径が台座部2aの直径以上、かつ外周凸部2bの内径以下の条件であり、本発明の第1実施例に含まれる。
条件Cは、押圧箇所の外径が台座部2aの直径を下回る条件であり、ベース中心に集中的な押圧力を与える場合を模擬した追加の比較例(図3に示した例とは別箇の比較例)である。
図8は、応力解析の結果得られた各条件の半導体チップ応力を示す図である。図3に示した比較例である条件Aの応力を1として相対比較した。
図8において、条件Cでは条件Aの7倍の応力が発生するが、本第1実施例に含まれる条件Bでは応力は、条件Aの0.2倍に低減される。この理由を示すために、各条件での解析モデルの曲げ変形量を比較した。
図9は、応力解析の結果得られた各条件の曲げ変形量を示す図である。図9において、条件Aの変形量を1として相対比較した。条件Aでは、ベース2の外周部を押圧するため、図4および図5で示した通り、嵌合孔16の内壁からの締付力によって、ベース2の底面側に凸の曲げ変形が発生する。
条件Bでは、押圧力がベース底面側に凸の曲げ変形を打ち消す方向に作用するため、ベース2の曲げ変形量が低減される。その結果、半導体チップ応力も低減されたと考えられる。
条件Cでは、押圧力がベース底面側に凸の曲げ変形を打ち消す方向に作用するが、押圧力がベース中央部に集中しているため、台座部側に凸の曲げ変形が過大に発生し、その結果、半導体チップ応力も増大したと考えられる。
以上のことから、ベース2の底面側に凸の曲げ変形を打ち消す方向に押圧力を作用させ、かつ、ベース2の中央に押圧力を集中させすぎないことが、チップ応力低減のために有効であることがわかる。
応力低減効果を得られる押圧箇所の範囲を示すために、さらに応力解析を実施した。図10は、応力解析の各条件での押圧箇所を示す図である。図10において、押圧箇所としてD、Eの2条件を追加した。D及びEのいずれの条件も本第1実施例に含まれる。
条件Dは条件Bと押圧箇所が共通する部分があるが、押圧する範囲を条件Bよりも増加させたものである。条件Eは、条件Dよりもさらに押圧箇所の範囲を広げ、台座部2aの直径と同じ範囲全体を押圧するものである。
図11は、応力解析の結果得られた各条件の半導体チップ応力を示す図である。図11において、条件Dは条件Aの0.2倍で条件Bと同等、条件Eは条件Aの0.4倍の応力が発生しており、いずれの条件でも、図3に示した比較例の条件Aに対して応力低減効果を得られることがわかる。
以上のことから、本発明の第1実施例のように、半導体装置6のベース2の底面に対する押圧箇所(治具接触領域2d)の外径を台座部2aの直径以上、かつ外周凸部2bの内径以下とすることで、半導体チップの応力を低減できることがわかる。
また、条件B、Dのように、ベース2の中心を除く円環形の範囲を押圧することで、より応力を低減することができることがわかる。
つまり、本発明の第1実施例によれば、半導体装置6のベース2の底面に対する押圧治具8による押圧箇所として、台座部2aの直径以上、かつ外周凸部2bの内径以下とする治具接触領域2dを形成したので、オルタネータへの圧入時に半導体チップに作用する応力が低減され、信頼性を向上することができる半導体装置を実現することができる。
なお、上述したように、押圧治具8の外径は台座部2aの直径以上、かつ外周凸部2bの内径以下であることが必要である。
(第2実施例)
図12は、本発明の第2実施例に係る半導体装置6の概略断面図である。
図12において、第2実施例は、ベース2の底面に底面凸部2fを有する。底面凸部2fの直径は、第1実施例の治具接触領域2dと同様に、台座部2aの直径以上、かつ外周凸部2bの内径以下である。よって、底面凸部2fが治具接触領域となる。また、押圧冶具8の直径は底面凸部2fの直径以上とする。
第2実施例の半導体装置において、押圧冶具8と接する領域は、底面凸部2fであり、その直径は台座部2aの直径以上、かつ外周凸部2bの内径以下であるため、第1実施形態と同様の応力低減効果を得られ、オルタネータへの圧入時に半導体チップに作用する応力が低減され、信頼性を向上することができる半導体装置を実現することができる。
また、押圧冶具8の直径が底面凸部2fの直径以上であれば、寸法が異なっても同様の効果を得られるという長所がある。
(第3実施例)
図13は、本発明の第3実施例に係る半導体装置6及び押圧治具8の概略断面図である。
第3実施例は、押圧冶具8は、半導体装置6のベース2の底面と接する面に円環形押圧冶具凸部8aを有する。円環形押圧冶具凸部8aの外径は台座部2aの直径以上、かつ外周凸部2bの内径以下である。
半導体装置6のベース2の底面には、外径は台座部2aの直径以上、かつ外周凸部2bの内径以下である円環状の治具接触領域が形成されている。
第3実施例によれば、第1実施例と同様な効果が得られる他、図10および図11に示した条件B、Dのような円環形の範囲となるため、より応力低減効果を得られるという効果がある。
なお、円環状の治具接触領域の内径は、任意に設定可能であるが、例えば、円環状の治具接触領域の外径の半分程度の寸法としてもよい。
(第4実施例)
図14は、本発明の第4実施例に係る半導体装置6の概略断面図である。
本発明の第4実施例は、ベース2の底面に円環形底面凸部2gが形成されている。
円環形底面凸部2gの外径は台座部2aの直径以上、かつ外周凸部2bの内径以下である。この円環形底面凸部2gは、円環状の治具接触領域に該当する。押圧冶具8は実施例1及び実施例2と同様であり、その外径は円環形底面凸部2gの外径以上である。
第4実施例における半導体装置6の底面の押圧箇所が、第3実施例での押圧箇所と同等となるため、同様の応力低減効果を得られる。押圧冶具8は、外径が円環形底面凸部2gの直径以上であれば、寸法が異なっても同様の効果を得られるという長所がある。
なお、円環形底面凸部2gは、第2実施例と同様に、押圧治具8により、円環形底面凸部2gが押圧されたときに、押圧治具8がベース2の底面が接触しない程度、ベース2の底面から突出していればよい。例えば、1mm程度突出していればよい。
また、円環形底面凸部2gの内径は、任意に設定可能であるが、例えば、円環状の円環形底面凸部2gの外径の半分程度の寸法としてもよい。
(第5実施例)
上述した第1実施例~第4実施例は半導体装置6の例であるが、第1~第4実施例による半導体装置を有するオルタネータも本発明の実施例として成立する。
ここで、オルタネータの概略構成を説明する。
図15は、本発明の第1実施例~第4実施例の半導体装置6のいずれかが圧入された整流器を有するオルタネータ15の概略断面図である。
図15において、オルタネータ15は、半導体装置が圧入された整流器9と、ロータ10と、ステータ11と、シャフト14と、筐体13とを備える。整流器9、ロータ10、ステータ11及びシャフト14は筐体13の内部に配置される。筐体13には、シャフト14を回転可能に支持するベアリング12が形成されている。
半導体装置6は、整流器9の放熱体7に形成された嵌合孔16に挿入されて電気回路を構成し、ステータ11で生成された交流を直流に変換する。
上述したように、本発明の第1実施例~第4実施例の半導体装置6は、オルタネータへの圧入時に半導体チップに作用する応力が低減され、信頼性を向上することができるため、本発明の第1実施例~第4実施例のいずれかの半導体装置6が圧入された整流器9を備えるオルタネータも、信頼性を向上することができる。
なお、本発明は上述した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施例は本発明をわかりやすく説明するために詳細を述べたものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、各実施例の構成の一部について、本発明の趣旨を損なわない範囲で追加、削除、置換をすることが可能である。
1・・・電子部品、 1a・・・半導体チップ、 1b・・・コンデンサ、 1c・・・制御回路チップ、 1d・・・ソースフレーム、 1e・・・電子部品用導電性接合材、 1f・・・ワイヤ、 1g・・・リードフレーム、 1h・・・電子部品用樹脂、 2・・・ベース、 2a・・・台座部、 2b・・・外周凸部、 2c・・・基部、 2d・・・押圧冶具と接する領域、 2e・・・押圧冶具と接しない領域、 2f・・・底面凸部、 2g・・・円環形底面凸部、 3・・・リード電極、 4・・・半導体装置用導電性接合材、 5・・・半導体装置用樹脂、 6・・・半導体装置、 7・・・放熱体、 8・・・押圧冶具、 8a・・・円環形押圧冶具凸部、 9・・・整流器、 10・・・ロータ、 11・・・ステータ、 12・・・ベアリング、 13・・・筐体、 14・・・シャフト、 15・・・オルタネータ、 16・・・嵌合孔

Claims (4)

  1. リード電極と、
    前記リード電極に接続された電子部品と、
    前記電子部品を支持するベースと、を備え、
    前記ベースは、前記ベースの一方の面に、前記電子部品が配置される台座部と、前記台座部の外周側に配置された円環状の外周凸部とが形成され、前記ベースの一方の面と反対側の面である底面に、外径が、前記台座部の直径以上であり、かつ、前記外周凸部の内径以下である底面凸部が形成され、外部部材の孔に半導体装置を挿入するための押圧治具が前記底面凸部に接触する治具接触領域が形成されている
    ことを特徴とする半導体装置。
  2. 請求項に記載の半導体装置において、
    前記底面凸部は、円環形底面凸部である
    ことを特徴とする半導体装置。
  3. ロータと、ステータと、整流器とを備えるオルタネータにおいて、
    前記整流器は、放熱体に形成された嵌合孔に挿入された半導体装置を有し、前記半導体装置は、リード電極と、前記リード電極に接続された電子部品と、前記電子部品を支持するベースとを有し、前記ベースは、前記ベースの一方の面に、前記電子部品が配置される台座部と、前記台座部の外周側に配置された円環状の外周凸部とが形成され、前記ベースの一方の面と反対側の面である底面に、外径が、前記台座部の直径以上であり、かつ、前記外周凸部の内径以下である底面凸部が形成され、外部部材の孔に前記半導体装置を挿入するための押圧治具が前記底面凸部に接触する治具接触領域が形成されている
    ことを特徴とするオルタネータ。
  4. 請求項に記載のオルタネータにおいて、
    前記底面凸部は、円環形底面凸部である
    ことを特徴とするオルタネータ。
JP2018245652A 2018-12-27 2018-12-27 半導体装置およびそれを用いたオルタネータ Active JP7231407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018245652A JP7231407B2 (ja) 2018-12-27 2018-12-27 半導体装置およびそれを用いたオルタネータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018245652A JP7231407B2 (ja) 2018-12-27 2018-12-27 半導体装置およびそれを用いたオルタネータ

Publications (3)

Publication Number Publication Date
JP2020107750A JP2020107750A (ja) 2020-07-09
JP2020107750A5 JP2020107750A5 (ja) 2021-11-25
JP7231407B2 true JP7231407B2 (ja) 2023-03-01

Family

ID=71449402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018245652A Active JP7231407B2 (ja) 2018-12-27 2018-12-27 半導体装置およびそれを用いたオルタネータ

Country Status (1)

Country Link
JP (1) JP7231407B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000502838A (ja) 1995-12-30 2000-03-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 整流ダイオード
JP2007242898A (ja) 2006-03-09 2007-09-20 Sanken Electric Co Ltd 半導体装置
JP3140903U (ja) 2007-12-13 2008-04-17 サンケン電気株式会社 半導体装置
JP3159090U (ja) 2010-02-18 2010-05-06 サンケン電気株式会社 半導体装置
JP3159633U (ja) 2010-03-10 2010-05-27 サンケン電気株式会社 半導体装置
JP2014090149A (ja) 2012-10-31 2014-05-15 Hitachi Ltd 半導体装置
JP2015116053A (ja) 2013-12-12 2015-06-22 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP2016058594A5 (ja) 2014-09-11 2017-04-13
JP2017098276A (ja) 2015-11-18 2017-06-01 株式会社日立製作所 半導体装置、およびそれを用いたオルタネータ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263108B2 (ja) 2014-09-11 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000502838A (ja) 1995-12-30 2000-03-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 整流ダイオード
JP2007242898A (ja) 2006-03-09 2007-09-20 Sanken Electric Co Ltd 半導体装置
JP3140903U (ja) 2007-12-13 2008-04-17 サンケン電気株式会社 半導体装置
JP3159090U (ja) 2010-02-18 2010-05-06 サンケン電気株式会社 半導体装置
JP3159633U (ja) 2010-03-10 2010-05-27 サンケン電気株式会社 半導体装置
JP2014090149A (ja) 2012-10-31 2014-05-15 Hitachi Ltd 半導体装置
JP2015116053A (ja) 2013-12-12 2015-06-22 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP2016058594A5 (ja) 2014-09-11 2017-04-13
JP2017098276A (ja) 2015-11-18 2017-06-01 株式会社日立製作所 半導体装置、およびそれを用いたオルタネータ

Also Published As

Publication number Publication date
JP2020107750A (ja) 2020-07-09

Similar Documents

Publication Publication Date Title
JP2010073930A (ja) 巻線コイルと銅線との電気接続手段
WO2015107871A1 (ja) 半導体装置
JP4506820B2 (ja) 車両用交流発電機の整流装置
JPWO2006025210A1 (ja) マイクロマシンデバイス
JP2013077781A (ja) 電子機器
US10536063B2 (en) Vibration motor and portable device
US8350378B2 (en) Press-fit power diode
JP2011035265A (ja) 半導体装置
US10461480B1 (en) Shield connector
JP6580015B2 (ja) モールド樹脂封止型パワー半導体装置
JP7231407B2 (ja) 半導体装置およびそれを用いたオルタネータ
JP2016143804A (ja) 半導体装置
JP6281432B2 (ja) 電力変換装置
US20180076696A1 (en) Motor and method for manufacturing the same
JPWO2019215776A1 (ja) 回転電機
JP5992485B2 (ja) 車載用dcdcコンバータ
JP5754528B2 (ja) 半導体装置
JP2019201174A (ja) ケーブルの固定構造およびケーブルの固定方法
JP2005166962A (ja) 半導体装置
JP2009043925A (ja) 半導体装置及びその取付方法
JP4882434B2 (ja) 半導体装置
JP4720600B2 (ja) 半導体装置
JP3675767B2 (ja) ダイオード、ダイオード圧入方法、ダイオード装着方法、及びフィン
JP5496304B2 (ja) 半導体装置
JP4298539B2 (ja) 電力用半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230216

R150 Certificate of patent or registration of utility model

Ref document number: 7231407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150