JP2014090149A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014090149A
JP2014090149A JP2012240789A JP2012240789A JP2014090149A JP 2014090149 A JP2014090149 A JP 2014090149A JP 2012240789 A JP2012240789 A JP 2012240789A JP 2012240789 A JP2012240789 A JP 2012240789A JP 2014090149 A JP2014090149 A JP 2014090149A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
semiconductor device
semiconductor
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012240789A
Other languages
English (en)
Inventor
Hiroshi Shintani
寛 新谷
Koji Sasaki
康二 佐々木
Hiromi Shimazu
ひろみ 島津
Satoshi Matsuyoshi
松吉  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012240789A priority Critical patent/JP2014090149A/ja
Publication of JP2014090149A publication Critical patent/JP2014090149A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】治具による押圧時の曲げ変形を低減することにより圧入時の半導体素子に発生する応力を緩和した半導体装置を提供する。
【解決手段】半導体素子1と、半導体素子1の第1の主面1aに接合材2を介して接合した第1の電極3と、半導体素子1の第2の主面1bに接合材4を介して接合した第2の電極5と、半導体素子1および第2の電極5を第1の電極上3に封止する絶縁材6を備え、第1の電極3の半導体素子1と接合しない面である底面の外周部に、底面中央部3aより窪んだ凹部3bを備えた。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法にかかり、特に素子にかかる応力を低減することのできる半導体装置およびその製造方法に関する。
車両用回転発電機の交流出力の整流用に用いられる半導体装置は、半導体素子、第1の電極、第2の電極、およびこれらを接合するはんだ層を備え、前記半導体素子の周辺は絶縁性の封止材で被覆されている。
また、はんだの熱疲労寿命を向上させるため、必要に応じて、半導体素子と電極の間に半導体素子と電極の中間の線膨脹係数を持つ緩衝板を挿入することもある。
半導体装置を車両用回転発電機へ実装する際には、第1の電極の半導体素子が搭載されていない面を押圧治具により押圧し、車両用回転発電機の放熱体に形成された嵌合孔に圧入する方法が広く用いられている(特許文献1)。
この方法は、半導体装置を接合材を介して回転発電機へ実装する方式と比較して、部材の点数および工程数を低減できるため低コスト化を図ることができる。
しかし、嵌合孔へ強制的に第1の電極を圧入する際には、第1の電極に対して、嵌合孔の内面から面圧(圧縮力)が加わるため、圧入時には、第1の電極が曲げ変形する。この曲げ変形に伴い、半導体素子には引張応力が働く。このため、圧入時に半導体素子に生じる応力を、半導体素子強度に比して十分に低減し、半導体装置の信頼性を向上することが肝要である。
また、半導体装置を構成する半導体素子が発熱した場合、発生した熱は、第1の電極を通じて、放熱体へと放出される。このため、例えば、逆サージ電圧が半導体素子に印加されたときの半導体素子の温度上昇量を十分に低減するためには、第1の電極に十分な熱容量が求められる。
特許文献1では、押圧時に、第1の電極の曲げ変形を低減して、半導体素子に生じる応力を低減するため、車両用回転発電機の放熱体の硬度よりも、第1の電極の硬度を高くしている。
また、特許文献2では、第1の電極に対し、外周部から中心部に向かって連続的に湾曲して、下方(半導体素子を配置する面の反対側面)に突出する凸曲面を形成することにより、放熱体から圧縮力を低下させている。
また、特許文献3では、第1の電極の底面に一定の直径を有する環状の溝部を形成することにより、第1の電極の熱容量を確保しつつ、放熱体からの圧縮力を吸収している。
特開2002−261210号公報 特開2004−296595号公報 特開2007−242898号公報
前述したように、嵌合孔へ強制的に第1の電極を圧入する際には、第1の電極に対して、嵌合孔の内面から面圧(圧縮力)が加わるため、圧入時に第1の電極が曲げ変形する。この曲げ変形に伴い、半導体素子には引張応力が働く。
また、第1の電極を放熱体に圧入する際には、治具により第1の電極の底面が押圧される。すなわち、治具の押圧による曲げ変形が第1の電極に生じる。
このように、半導体素子には、放熱体からの圧縮力による曲げ応力と治具の押圧力による曲げ応力の双方が印加される。
すなわち、圧入時に半導体素子に生じる応力を、半導体素子強度に比して十分に低減し、半導体装置の信頼性を向上するには、放熱体からの圧縮力による曲げ応力のほかに治具の押圧力による曲げ応力も低減して、圧入時に半導体素子に印加される応力を低減することが重要である。
本発明は、このような問題点に鑑みて成されたもので、半導体素子に印加される応力を低減して、信頼性の高い半導体装置を得るものである。
本発明は上記課題を解決するため、次のような手段を採用した。
半導体素子と、該半導体素子の第1の主面に接合材を介して接合した第1の電極と、前記半導体素子の第2の主面に接合材を介して接合した第2の電極と、前記半導体素子および第2の電極を第1の電極上に封止する絶縁材を備え、第1の電極の前記半導体素子接合しない面である底面の外周部に、底面中央部より窪んだ凹部を備えた。
本発明は、以上の構成を備えるため、半導体素子に印加される応力を低減して、信頼性の高い半導体装置を提供することができる。
第1の実施形態にかかる半導体装置を説明する断面図である。 比較例を説明する図である。 第1の電極の曲げ変形を説明する図である。 本実施形態による効果を数値解析した結果を示す図である。 半導体素子の側面の拡大図である。 第1の電極の底面の断面形状を説明する図である。 パツシベーシヨン用の第2の樹脂を配置した例を示す図である。 本実施形態による効果の数値解析結果を示す図である。
以下、実施形態を添付図面を参照しながら説明する。
図1は、本発明の第1の実施形態にかかる半導体装置を説明する断面図であり、図1(a)は半導体装置の本体部分を示す図、図1(b)は本体10の放熱体7への圧入過程を説明する図である。
半導体装置の本体10は、半導体素子(ダイオード)1の第1の主面1aに接合材2を介して接合された第1の電極3を有している。第1の電極3の底面外周部には、鍛造あるいはプレス成形などにより形成された凹部(電極3の底面中央部3aよりも窪んだ領域)3bを有している。
凹部3bの底部には、半導体素子1と平行な水平面3cが形成されていることが望ましい。また、半導体装置の本体は、第1の主面1aと反対側にある第2の主面1bに、接合材4を介して接合された第2の電極5を有している。また、第1の電極、第2の電極、および半導体素子は樹脂6により封止されている。
第1の電極3は、例えば軸対称であり、電極材料としては、放熱性に優れた銅系の金属が望ましく、特に第1の電極3は、ジルコニウムなどを含む銅合金であることが望ましい。また、樹脂6の材料としては、エポキシ樹脂が望ましい。
図1(b)に示すように、半導体装置の組み立てに際しては、押圧治具8により半導体装置の本体10を放熱体7の嵌合孔に圧入する。押圧治具8の上面には、中央部8aよりも突出した凸部8bが軸対称に設けられている。凸部8bには、中央部8aに形成された面と平行な水平面8cが形成されていることが望ましい。押圧治具のよる本体10の圧入時には、押圧治具の中央部8aが、第1の電極の底面の中央部3aに接することなく、凸部8bの上面8cのみが、第1の電極の凹部3bの面3cに接して、これを押圧することが望ましい。
このように第1の電極に形成した水平面3cに当接するように押圧治具の水平面8cを設けているため、確実な押圧が可能となる。押圧荷重は、第1の電極3の底面外周部に集中するため、第1の電極3の底面外周部には圧痕が形成されることがある。
図2は、比較例を説明する図である。この例においては、第1の電極3の底面は全面が半導体素子1と平行に形成されている。また、押圧治具8の押圧面は平坦であり、凸部は形成されていない。このため、押圧治具8と第1の電極3は全面において接している。
また、第1の電極3の底面の直径は、放熱体7に形成した嵌合孔の直径よりも大きいため、圧入完了後は第1の電極3に圧縮力Pが働く。また、第1の電極3の底面中央部3aは、押圧治具8により押圧され、押圧力Fが加わる。このため、図中の矢印で示すように、第1の電極3は上に凸に曲げ変形をする。
第1の電極3の曲げ変形により、半導体素子1の側面1cの下端部は、矢印の向きに変形する。一方、半導体素子1の側面lcの上端部は、曲げ変形の小さい第2の電極5により拘束される。このため、半導体素子1の側面1cには引張応力が発生する。
図3(a)は、半導体装置の本体(凹部3bを備えない)を本発明の治具を用いて押圧したときの第1の電極の曲げ変形を説明する図である。
放熱体7からの圧縮力Pに関しては、図2に示す比較例と変わるところがない。すなわち、押圧に際して、押圧治具の中央部8aは、第1の電極底面の中央部3aに当接させることなく、押圧治具の凸部8bにより、第1の電極の底面外周部を押圧することができる。このため、押圧力Fは、第1の電極3の底面中央3aに加わることはない。
このため、第1の電極3の曲げ変形は、図2に示す例よりも低減することができ、半導体素子1の側面1cに生じる応力も低減することができる。
図3(b)は、半導体装置の本体(凹部3bを備える)を本発明の治具を用いて押圧したときの第1の電極の曲げ変形を説明する図である。
放熱体7からの圧縮力Pに関しては、図2に示す例と変わるところはない。また、押圧治具の中央部8aは、第1の電極の底面の中央部3aに接していない。
押圧治具8は凸部8b上の面8cにより、第1の電極の底面外周部に設けられた凹部3bの面3cを押圧しているため、押圧力Fは、第1の電極3の底面中央3aに加わることはない。すなわち、押圧に際して、押圧治具の中央部8aは、第1の電極底面の中央部3aに当接させることなく、押圧治具の凸部8bにより、第1の電極の底面外周部を押圧することができる。このため、押圧力Fは、第1の電極3の底面中央3aに加わることはない。
また、凹部3bを設けているため、押圧力Fによる第1の電極3の底面の曲げ変形は、底面中央3aまで伝達し難くなる。このため、第1の電極3全体の曲げ変形は低減され、半導体素子1の側面1cに生じる応力はより一層低減される。
また、本実施形態では、第1の電極の底面外周部に凹部3bを設け、押圧治具には凸部8bを設けているため、この凹凸を利用して、第1の電極3の軸と、押圧治具8の軸を位置決めすることが可能となり、両軸が偏心した状態での押圧を回避することができる。
また、本実施形態では、底面外周部に凹部3bを形成するだけあるため、第1の電極3の体積を大きく減らすことはなく、十分な熱容量が確保できる。また、凹部3bは半導体素子1から放熱体7への放熱をほとんど妨げないので、熱抵抗も大きくならない。
図4は、本実施形態による効果を数値解析した結果を示す図であり、図2に示す比較例を用いた圧入時に発生する応力により、本実施形態による圧入時の応力を規格化している。
図4の棒グラフ(b)に示すように、本発明の押圧方法(凸部付きの押圧治具)を比較例の半導体装置(凹部なしの第1の電極)に適用したとき、圧入時の応力を約40%低減することができる(押圧部分8bの幅をw、第1の電極3底面の直径Dを、半導体素子の対角長をDpとしたとき、2W/(D−Dp)=0.4の場合)。
更に、本発明の押圧方法(凸部付きの押圧治具)を本発明の半導体装置(凹部付きの第1の電極)に適用したとき、圧入時の応力を約65%低減することができる(凹部3bの幅をw、高さをh、第1の電極3底面の直径をD、高さをH、半導体素子の対角長をD1としたとき、2W/(D−Dp)=0.4、h/H=0.17の場合)。
図5は、半導体装置に用いる半導体素子1の側面1cの拡大図である。車両用回転発電機に用いる整流用の半導体素子1には、図5(a)に示すように、半導体素子の側面1cが、半導体素子の主面1a、1bと直交するものと、図5(b)に示すように、半導体素子1の側面lcの厚み方向中間部に厚み方向両端部よりも窪んだ領域を持つものがあるが、本発明はいずれに対しても有効である。
また、第1の電極3の底面の断面形状は、図1に示す実施の形状に限定されるものではなく、第1の電極3の底面外周部を押圧するという本発明の趣旨を逸脱しない範囲において、種々、変更可能である。例えば、図6(a)に示すように、第1の電極3の凹部3bの半径方向高さがhl<h2と異なっていてもよい。この場合、h2を高くとることにより、押圧時の第1の電極3底面中央部aへの力の伝達を低減しつつ、hlを小さくすることで、放熱体7との接触面積を増やして、放熱性を挙げることができる。また、凹部3bの形成を容易にするため、図6(b)、図6(c)に示すように、凹部3bにR(丸み)あるいはテーパをつけてもよい。この場合、押圧治具8の形状を、第1の電極3の底面形状に合うように変化させる。
図7は、半導体素子1の側面と封止樹脂6の間に、パツシベーシヨン(Passivation)用の第2の樹脂9を配置した例を示す図である。この例では、半導体素子1と封止樹脂6との間に接着性の良い第2の樹脂9を配置することで、樹脂はく離をより防止できるため、信頼性をさらに向上する効果がある。
図8は、本実施形態による効果の数値解析結果を示す図である。ここでは、第1の電極3の凹部3bと、押圧治具8bの幅をw、凹部3b高さをh、第1の電極3底面の直径を、D、高さをH、半導体素子の対角長をDpとする。図8の横軸は2w/(D−Dp)であり、縦軸は、半導体装置の従来技術による圧入時に半導体素子1に発生する応力により、本実施形態による圧入時の応力を規格化している。なお、h/H=0の結果は、本実施形態による押圧方法を従来技術の半導体装置に適用した場合に相当している。
図8から、本実施形態による押圧方法を比較例の半導体装置に適用した場合よりも、本実施形態による押圧方法を本実施形態による半導体装置に適用した方が、圧入時の応力が低減可能であることが分かる。また、本実施形態による半導体装置においては、凹部3bが深いほど(h/Hが大きいほど)、圧入時の応力が低減可能であることが分かる。
これは、凹部3bが深いほど、押圧力Fによる第1の電極3の底面の曲げ変形が、底面中央3aまで伝達し難くなるためである。また、凹部3bの深さにかかわらず、2w/(D−Dp)がおおよそ1になると、効果は、ほぼなくなることが確認できる。これは、凹部3bの幅wが大きくなり押圧力Fの作用線上に半導体素子1の側面1cがくると、第1の電極3の曲げ変形が、従来構造と大差なくなるためである。よって、応力低減の観点から、第1の電極3の凹部3bの幅は、w<(D−Dp)/2が望ましい。また、凹部3bの高さhが大きくなると、第1の電極3の熱容量が低下するため、h/Hは0.5以下であることが望ましい。なお、本数値解析結果は、図8に示す第1の電極3の底面形状に限定されず、凹部3bは図6に示す形状でも適用できる。この場合は、凹部3bと押圧治具との接触している部分の幅をw、凹部3bの最深部高さをhと考えればよい。
以上説明したように、本実施形態によれば、第1の電極の底面中央部を押圧治具で押圧しないため、第1の電極の曲げ変形を抑制することができる。また、前記第1の電極の底面外周部に凹部を形成しているため、押圧治具の押圧力による第1の電極の底面の曲げ変形は、底面中央部まで伝達し難くなり、第1の電極全体の曲げ変形を低減できる。このため、圧入時に前記半導体素子に印加される応力を緩和することができ、圧入時の信頼性を向上することができる。また、前記第1の電極に対しては、その底面外周部に凹部を形成するのみであるので、第1の電極の体積を大きく減らすことがないため、十分な熱容量を確保することができる
このように、本実施形態によれば、治具による押圧時の曲げ変形を低減することにより圧入時の半導体素子に発生する応力を緩和することが可能で、かつ十分な熱容量を確保することができる。すなわち、高い放熱性を維持しつつ、圧入時の信頼性向上を図ることができる半導体装置を得ることができる。
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
1…半導体素子、1a…半導体素子の第1の主面、1b…半導体素子の第2の主面、1c…半導体素子の側面、2…第1の接合材、3…第1の電極、3a…第1の電極底面中央部、3b…第1の電極凹部、3c…第1の電極凹部に形成された水平面、4…第2の接合材、5…第2の電極、6…封止樹脂、7…放熱体、8…押圧治具、8a…押圧治具上面、8b…押圧治具凸部、8c…押圧治具凸部に形成された水平面、9…パツシベーシヨン用の第2の樹脂

Claims (7)

  1. 半導体素子と、
    該半導体素子の第1の主面に接合材を介して接合した第1の電極と、
    前記半導体素子の第2の主面に接合材を介して接合した第2の電極と、
    前記半導体素子および第2の電極を第1の電極上に封止する絶縁材を備え、
    第1の電極の前記半導体素子接合しない面である底面の外周部に、底面中央部より窪んだ凹部を備えたことを特徴とする半導体装置。
  2. 半導体素子と、
    該半導体素子の第1の主面に接合材を介して接合した第1の電極と、
    前記半導体素子の第2の主面に接合材を介して接合した第2の電極と、
    前記半導体素子および第2の電極を第1の電極上に封止する絶縁材を備え、
    第1の電極の側壁を放熱体に形成した嵌合孔に圧入して放熱する半導体装置において、
    第1の電極の前記半導体素子接合しない面である底面の外周部に、底面中央部より窪んだ凹部を備えたことを特徴とする半導体装置。
  3. 請求項1または2記載の半導体装置において、前記凹部の底面は第1の電極の底面に平行であることを特徴とする半導体装置。
  4. 請求項1または2記載の半導体装置において、半導体素子の側面にパッシベーション膜を備えたことを特徴とする半導体装置。
  5. 請求項1または2記載の半導体装置において
    第1の電極に形成した凹部の幅をw、高さをh、第1の電極の底面の直径をD、高さをH半導体素子の対角長Dpとするとき、w≦(D−Dp)/2、かつh/H≦0.5であることを特徴とする半導体装置。
  6. 半導体素子と、
    該半導体素子の第1の主面に接合材を介して接合した第1の電極と、
    前記半導体の第2の主面に接合材を介して接合した第2の電極と、
    前記半導体素子および第2の電極を第1の電極上に封止する絶縁材を備え、
    第1の電極の側壁を放熱体に形成した嵌合孔に圧入して放熱する半導体装置の製造方法において、
    第1の電極は、その底面の外周部に、底面中央部より窪んだ凹部を備え、該凹部の底面にのみ当接する治具を介して第1の電極を放熱体に圧入することを特徴とする半導体装置の製造方法。
  7. 請求項6記載の半導体装置において、
    第1の電極に形成した凹部の幅をw、高さをh、第1の電極の底面の直径をD、高さをH半導体素子の対角長Dpとするとき、w≦(D−Dp)/2、かつh/H≦0.5であることを特徴とする半導体装置の製造方法。
JP2012240789A 2012-10-31 2012-10-31 半導体装置 Withdrawn JP2014090149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012240789A JP2014090149A (ja) 2012-10-31 2012-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012240789A JP2014090149A (ja) 2012-10-31 2012-10-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2014090149A true JP2014090149A (ja) 2014-05-15

Family

ID=50791812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012240789A Withdrawn JP2014090149A (ja) 2012-10-31 2012-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2014090149A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107750A (ja) * 2018-12-27 2020-07-09 株式会社 日立パワーデバイス 半導体装置およびそれを用いたオルタネータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107750A (ja) * 2018-12-27 2020-07-09 株式会社 日立パワーデバイス 半導体装置およびそれを用いたオルタネータ
JP7231407B2 (ja) 2018-12-27 2023-03-01 株式会社 日立パワーデバイス 半導体装置およびそれを用いたオルタネータ

Similar Documents

Publication Publication Date Title
US9521737B2 (en) Power module
US9640453B2 (en) Power semiconductor device
JP7012473B2 (ja) モジュール、半導体モジュール及びボンディングツール
JPWO2018097027A1 (ja) 半導体装置およびその製造方法
JP4468115B2 (ja) 半導体装置
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
JP2020013633A (ja) 端子付き電線及びその製造方法
TWM508801U (zh) 高散熱低成本之導線架結構改良
JP2016092184A (ja) パワーモジュール
JP2014090149A (ja) 半導体装置
WO2015019850A1 (ja) アルミニウム電線の接続構造
JP2002359328A (ja) 半導体装置
JP5488328B2 (ja) 電子部品およびその製造方法
CN110913604B (zh) 半导体装置、半导体装置的制造方法
JP6277620B2 (ja) コンデンサおよびその製造方法
US7002244B2 (en) Semiconductor device
CN101621040B (zh) 半导体装置
JP4096776B2 (ja) 半導体装置
JP2010147162A (ja) 半導体装置
JP2013026293A (ja) コンデンサおよびその製造方法
US20160276175A1 (en) Lead frame structure, method of manufacturing lead frame structure, and semiconductor device
JP3140903U (ja) 半導体装置
JP4882434B2 (ja) 半導体装置
JP3137537U (ja) 半導体装置
JP5477260B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140519