KR101995229B1 - 내부 정합형 고출력 증폭기 - Google Patents

내부 정합형 고출력 증폭기 Download PDF

Info

Publication number
KR101995229B1
KR101995229B1 KR1020180137144A KR20180137144A KR101995229B1 KR 101995229 B1 KR101995229 B1 KR 101995229B1 KR 1020180137144 A KR1020180137144 A KR 1020180137144A KR 20180137144 A KR20180137144 A KR 20180137144A KR 101995229 B1 KR101995229 B1 KR 101995229B1
Authority
KR
South Korea
Prior art keywords
substrate
lower substrate
transistor
upper substrate
input terminal
Prior art date
Application number
KR1020180137144A
Other languages
English (en)
Inventor
임병옥
Original Assignee
주식회사 디에스전자
임병옥
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에스전자, 임병옥 filed Critical 주식회사 디에스전자
Priority to KR1020180137144A priority Critical patent/KR101995229B1/ko
Priority to PCT/KR2019/002043 priority patent/WO2020096140A1/ko
Application granted granted Critical
Publication of KR101995229B1 publication Critical patent/KR101995229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 내부 정합형 고출력 증폭기에 관한 것으로, 패키지를 이루도록 와이어 본딩으로 연결되는 트랜지스터(Transistor)와 복수의 정합 회로부(Matching Circuit)가 병렬로 접합 구성되는 히트싱크; 상기 히트싱크의 상부에 구성되며, 바이어스 회로부와 다수개의 캐패시터가 실장되고, 하부에 상기 트랜지스터 및 복수의 정합 회로부가 매립되는 매립부가 구성되는 상부기판; 상기 바이어스 회로부와 접속되도록 패터닝되는 RF 입력단 및 RF 출력단; 및 상기 매립부의 내면에 구성되며, 상기 트랜지스터 및 복수의 접합 회로부를 보호하는 리드(Lid);를 포함하는 것을 특징으로 한다.

Description

내부 정합형 고출력 증폭기{Internal matching type high power amplifier}
본 발명은 내부 정합형 고출력 증폭기에 관한 것으로, 더욱 상세하게는 고출력 증폭기를 이루는 트랜지스터, 바이어스 회로 및 정합회로를 하나의 패키지로 구현함으로써, 고출력 증폭기의 소형화 제작이 가능할 뿐만 아니라, 제작시 각 구성요소들의 튜닝 단계를 축소할 수 있게 되어 고출력 증폭기의 양산성 향상에 따른 대량생산이 가능함은 물론 제작 시간 단축 및 비용을 절감할 수 있는 내부 정합형 고출력 증폭기에 관한 것이다.
일반적으로 고출력 증폭기는 통신, 레이더, 센서 등의 송신기에 장착되어 RF 신호를 증폭하는 기능을 수행하는 것으로 무선 시스템의 송신부에서 핵심 소자이다.
종래의 고출력 증폭기는 단순히 증폭 효율만을 향상시키기 위해 연구 및 개발이 이루어지고 있으며, 특히 최적의 성능을 제공할 수 있는 고출력 증폭기의 개발이 다양하게 이루어지고 있다.
그러나 종래 기술에 따른 고출력 증폭기 구조는 트랜지스터와 바이어스회로, 정합회로 등이 각각 평면적으로 배치되는 상태에서 제작이 이루어지고 있어서 고출력 증폭기의 전체 면적에 비해 넓은 공간을 차지하게 되고, 이는 고출력 증폭기의 장착 개수에 따라 성능이 좌우되는 AESA 레이더와 같은 경우에는 성능 향상에 대한 한계가 있는 문제점이 있다.
즉, 고출력 증폭기의 성능 향상만을 위해 개발이 이루어지면서 고출력 증폭기 자체의 크기가 커지게 되어 소형 설계가 어려울 뿐만 아니라, 한정된 공간 상에 다수개의 고출력 증폭기의 설치가 어려워 AESA 레이더와 같은 장치의 자체 성능이 저하되는 문제점이 있다.
또한, 종래 기술에 따른 고출력 증폭기의 경우, 랜지스터와 바이어스회로, 정합회로 등과 같은 구성들을 각각의 개별적인 튜닝 단계를 거쳐야만 하기 때문에 제작이 오래걸릴 뿐만 아니라, 제작 시간에 따른 비용 역시 상당히 소모될 수밖에 없는 문제점이 있다.
대한민국 공개특허 제10-2008-0071302호 대한민국 등록특허 제10-1211434호
이와 같은 문제점을 해결하기 위하여 본 발명은 전술한 배경기술에 의해서 안출된 것으로, 고출력 증폭기를 이루는 트랜지스터, 바이어스 회로 및 정합회로를 하나의 패키지로 구현함으로써, 고출력 증폭기의 소형화 제작이 가능한 내부 정합형 고출력 증폭기를 제공하는데 그 목적이 있다.
또한, 본 발명은 AESA 레이더에 보다 많은 고출력 증폭기의 장착이 가능함에 따라 상기 AESA 레이더의 성능 향상을 극대화할 수 있는 내부 정합형 고출력 증폭기를 제공하는데 그 목적이 있다.
또한, 본 발명은 고출력 증폭기의 제작시 트랜지스터, 바이어스 회로 및 정합회로를 포함하는 구성요소들의 튜닝 단계를 축소할 수 있게 되어 고출력 증폭기의 양산성 향상에 따른 대량생산이 가능함은 물론 제작 시간 단축 및 비용을 절감할 수 있는 내부 정합형 고출력 증폭기를 제공하는데 그 목적이 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함됨은 물론이다.
이와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 패키지를 이루도록 와이어 본딩으로 연결되는 트랜지스터(Transistor)와 복수의 정합 회로부(Matching Circuit)가 병렬로 접합 구성되는 히트싱크; 상기 히트싱크의 상부에 구성되며, 바이어스 회로부와 다수개의 캐패시터가 실장되고, 하부에 상기 트랜지스터 및 복수의 정합 회로부가 매립되는 매립부가 구성되는 상부기판; 상기 바이어스 회로부와 접속되도록 패터닝되는 RF 입력단 및 RF 출력단; 및 상기 매립부의 내면에 구성되며, 상기 트랜지스터 및 복수의 접합 회로부를 보호하는 리드(Lid);를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 고출력 증폭기에는 상기 상부기판의 하부에 구성되고, 상기 히트싱크가 실장되며, 내부로 상기 바이어스 회로부가 패터닝되는 하부기판을 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 RF 입력단 및 RF 출력단은 상기 상부기판, 또는 하부기판 중 어느 하나에 패터닝되는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 하부기판은 다층 구조의 PCB 기판으로 구성되고, 상기 RF 입력단 및 RF 출력단이 패터닝되는 제1하부기판과, 상기 제1하부기판의 하부에 구성되고, 상기 트랜지스터와 복수의 정합 회로부가 접합되는 히트싱크가 실장되는 제2하부기판으로 구성되는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 하부기판은 일측 및 타측에 각각 상기 바이어스 회로부와 연결되는 복수의 DC 포트와, 상기 RF 입력단 및 RF 출력단이 연결되는 RF 입력포트 및 RF 출력포트가 더 구성되고, 상기 복수의 DC 포트와 상기 RF 입력포트 및 RF 출력포트는 상기 하부기판의 각 모서리부에 형성되며, 상기 RF 입력포트 및 RF 출력포트 사이 및 상기 복수의 DC 포트 사이에는 다수개의 GND가 구성되는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 하부기판은 제1 및 제2하부기판으로 이루어지는 다층 구조의 PCB로 구성되고, 상기 RF 입력단 및 RF 출력단은 상기 제1하부기판에만 형성되거나, 또는 상기 제1하부기판의 외부로 연장 형성되는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 리드에는, 상기 정합 회로부와 접속되는 상기 RF입력단 및 RF 출력단, 또는 바이어스 회로부 간의 쇼트가 발생하는 것을 방지하는 관통형 전극이 더 구성되는 것을 특징으로 한다.
이와 같은 본 발명의 실시예에 따르면, 고출력 증폭기를 이루는 트랜지스터, 바이어스 회로 및 정합회로를 하나의 패키지로 구현함으로써, 고출력 증폭기의 소형화 제작이 가능한 효과가 있다.
또한, 본 발명의 일 실시예에 따르면, AESA 레이더에 보다 많은 고출력 증폭기의 장착이 가능함에 따라 상기 AESA 레이더의 성능 향상을 극대화할 수 있는 효과가 있다.
또한, 본 발명의 일 실시예에 따르면, 고출력 증폭기의 제작시 트랜지스터, 바이어스 회로 및 정합회로를 포함하는 구성요소들의 튜닝 단계를 축소할 수 있게 되어 고출력 증폭기의 양산성 향상에 따른 대량생산이 가능함은 물론 제작 시간 단축 및 비용을 절감할 수 있는 효과가 있다.
더불어, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기를 개략적으로 나타낸 사시도,
도 2는 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기의 하부면을 개략적으로 나타낸 저면 사시도,
도 3은 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기의 하부기판을 개략적으로 나타낸 사시도,
도 4는 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기를 나타낸 단면도,
도 5 내지 도 7은 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기를 나타낸 다른 실시예이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속" 된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기를 개략적으로 나타낸 사시도, 도 2는 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기의 하부면을 개략적으로 나타낸 저면 사시도, 도 3은 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기의 하부기판을 개략적으로 나타낸 사시도, 도 4는 본 발명의 일 실시예에 따른 내부 정합형 고출력 증폭기를 나타낸 단면도이다.
도시된 바와 같이, 본 발명의 내부 정합형 고출력 증폭기는 각각 고출력 증폭기를 이루는 바이어스 회로부(110)와 캐패시터(120)가 장착되는 상부기판(100) 및 트랜지스터(330: Transistor)와 복수의 정합 회로부(340: Matching Circuit)가 장착되는 히트싱크(350)가 실장되며, 상기 트랜지스터(330)와 복수의 정합 회로부(340)가 상부기판(100)의 내부에 실장될 수 있도록 구성되는 하부기판(300)으로 이루어진다.
이때, 상부기판(100) 및 하부기판(300) 다층 구조(Multilayer)의 PCB로 구성된다.
상부기판(100)은 제1 및 제2상부기판(102, 104)으로 구성된다. 상기 제1상부기판(102)은 제2상부기판(102, 104)의 상부면으로 적층되게 구성된다.
제1상부기판(102)은 상부면으로 바이어스 회로부(110) 중 입력단부(112)가 구성되며, 상기 입력단부(112)와 접속되는 다수개의 캐패시터(120)가 구성된다.
제2상부기판(104)은 상부면으로 상기 입력단부(112)와 연결되는 접속단부(116)가 내장되게 구성되고, 하부면으로 트랜지스터(330), 복수의 정합 회로부(340)와 RF 입력단(310)과 RF 출력단(320)이 실장되는 매립부(130)가 형성된다.
이때, 매립부(130)에는 내면으로 하부기판(300)에 실장되는 트랜지스터(330) 및 접합 회로부(340)를 보호하고, 상기 트랜지스터(330) 및 접합 회로부(340)를 연결하는 와이어(360)의 손상을 방지하는 리드(Lid: 140)가 구성된다.
바이어스 회로부(110)는 트랜지스터(330)를 포함하는 고출력 출력기의 각 구성요소들로 직류 전압을 제공하기 위해 상부기판(100) 및 하부기판(300)에 패터닝되는 것으로, 입력단부(112), 출력단부(114) 및 접속단부(116)를 포함하여 구성된다.
입력단부(112)는 다수개의 캐패시터(120)들이 각각 실장되며, 끝단부가 접속단부(116)와 접속을 이루도록 구성된다. 이때 입력단부(112)와 접속단부(116)는 일체로 구성됨이 바람직하나, 이에 한정하는 것은 아니다.
즉, 제1상부기판(102) 및 제2상부기판(104) 각각에 입력단부(112)와 접속단부(116)를 독립적으로 구성하고, 이후 상기 제1 및 제2상부기판(102, 104)의 적층이 이루어질 때 상기 입력단부(112) 및 접속단부(116)가 연결이 이루어지도록 구성될 수도 있을 것이다.
접속단부(116)는 바이어스 회로부(110)의 입력단부(112)와 출력단부(114)를 연결하여 출력단부(114)측과 연결되는 트랜지스터(330)로 직류 전압의 공급이 이루어지도록 구성된다.
출력단부(114)는 하부기판(300)의 제2하부기판(304)에 실장되어 직류전압의 출력이 이루어지도록 구성된다. 이때 출력단부(114)는 RF 입력단(310) 및 RF 출력단(320)과 연결이 이루어지도록 구성된다.
이때, 출력단부(114)는 후술할 하부기판(300)의 제1 및 제2하부기판(302, 304) 모두에 패터닝될 수 있으나, 이에 한정하는 것은 아니며, 도 6에 도시된 바와 같이, RF 입력단(310) 및 RF 출력단(320)이 구성되는 제1하부기판(302)에만 패터닝이 이루어질 수도 있다.
하부기판(300)은 트랜지스터(330), 바이어스 회로부(110), 정합 회로부(340)를 하나의 패키지로 구성하는 것으로, 다층 구조의 PCB 기판으로 구성되고, 제2상부기판(104)의 하부면이 적층되게 결합되며, RF 입력단(310) 및 RF 출력단(320)이 실장되는 제1하부기판(302)과, 제1하부기판(302)의 하부에 구성되고, 트랜지스터(330: Transistor)와 복수의 정합 회로부(340: Matching Circuit)가 장착되는 히트싱크(350)가 실장되는 제2하부기판(304)으로 구성된다.
제1하부기판(302)은 양측으로 RF 입력단(310) 및 RF 출력단(320)이 접합된다. RF 입력단(310) 및 출력단(320)은 와이어(360)에 의해 정합 회로부(340)와 연결되며, 와이어 본딩에 의해 연결이 이루어지도록 구성된다.
RF 입력단(310) 및 출력단(320)은 도 5에 도시된 바와 같이, 고출력 증폭기의 형상에 따라 제1하부기판(302)의 외부로 연장 형성될 수 있다.
즉, 고출력 증폭기의 형상이 외면으로 플랜지가 형성되는 경우, 상기 RF 입력단(310) 및 출력단(320)이 제1하부기판(302)의 외부로 연장되게 형성되는 것이다.
제1하부기판(302)의 중앙부가 관통 형성되어 트랜지스터(330)와 복수의 정합 회로부(340)가 배치되도록 구성된다.
또한, 제1하부기판(302)의 양측으로는 바이어스 회로부(110)의 출력단부(114)와 연결되는 복수의 DC 포트(230)와, RF 입력단(310) 및 RF 출력단(320)과 각각 연결되는 RF 입력포트(210) 및 RF 출력포트(220)가 구성된다.
이때, RF 입력포트(210) 및 RF 출력포트(220)와 복수의 DC 포트(230)는 서로 대향되는 위치에 형성되며, 제1하부기판(302)의 각 모서리부에 위치한다.
또한, 제1하부기판(302)에는 RF 입력포트(210) 및 RF 출력포트(220) 사이, 그리고 복수의 DC 포트(230) 사이에는 GND(240)가 구성된다.
아울러, 상기 RF 입력포트(210) 및 RF 출력포트(220)와 DC 포트(230), 그리고 GND(240)는 제1하부기판(302) 뿐만 아니라 제2하부기판(304)에도 동축선상에 형성된다.
제2하부기판(304)은 제1하부기판(302)의 하부에 구성되며, 중앙부로 히트싱크(350)가 실장되고, 상기 제1하부기판(302)에 형성되는 RF 입력포트(210), RF 출력포트(220), 복수의 DC 포트(230) 및 GND(240)의 실장이 이루어지도록 구성된다.
히트싱크(350)에는 상부면으로 트랜지스터(330)가 접합되고, 이 트랜지스터(330)의 양측으로 각각 정합 회로부(340)가 접합 구성되되, 병렬로 접합이 이루어진다.
트랜지스터(330)와 정합 회로부(340)는 와이어(360)에 의해 와이어 본딩으로 서로 접합이 이루어지도록 구성되고, 정합 회로부(340)는 RF 입력단(310) 및 RF 출력단(320)과 와이어 본딩으로 상기 와이어(360)와 연결된다.
이와 같이 구성된 본 발명은 상부기판(100) 및 하부기판(300)이 모두 일체로 이루어지는 다층 구조의 PCB로 구성된다. 이에 상기 트랜지스터(330), 바이어스 회로부(110), 정합 회로부(340)와 RF 입력단(310) 및 RF 출력단(320)을 모두 패키지로 구성할 수 있게 되어 고출력 증폭기의 소형화 제작이 가능하고, 고출력 증폭기의 제조를 위한 튜닝 단계를 축소할 수 있어 고출력 증폭기의 양산성 향상에 따른 대량생산이 가능함은 물론 제작 시간 단축 및 비용을 절감할 수 있을 것이다.
한편, 본 발명은 도 7에 도시된 바와 같이, 상부면으로 바이어스 회로부(110) 중 입력단부(112)가 구성되며, 상기 입력단부(112)와 접속되는 다수개의 캐패시터(120)가 구성되는 제1상부기판(102)과, 상기 제1상부기판(102)의 하부에 구성되고, 상기 바이어스 회로부(110) 중 접속단부(116) 및 출력단부(114)가 모두 구성되며, 내부로 리드(140)가 실장되는 매립부(130)가 형성되는 제2상부기판(104) 및 상기 제2상부기판(104)의 하부에 구성되며, 패키지화된 상기 트랜지스터(330) 및 복수의 접합 회로부(340)가 실장되도록 구성되는 히트싱크(350)로 구성될 수 있다.
이때, 상기 제1상부기판(102)에 구성되는 다수개의 캐패시터(120)는 수동형 캐패시터(120: Passive Devices)일 수 있다.
제2상부기판(104)은 양측으로 바이어스 회로부(110)의 출력단부(114)와 접속되는 RF입력단(310) 및 RF 출력단(320)이 형성된다.
이때, RF입력단(310) 및 RF 출력단(320)은 제2상부기판(104)의 매립부(130)에 구성되거나, 또는 제2상부기판(104)의 외부로 연장되게 형성될 수 있다.
제2상부기판(104)은 하단부가 히트싱크(350)와 직접 접합되는 방식으로 구성되고, 이때 제2상부기판(104)의 내부에 형성되는 리드(140) 역시 히트싱크(350)와 접합을 이루도록 구성될 수 있으나, 이에 한정하는 것은 아니다.
즉, 본 발명은 상부기판(100)과 히트싱크(350)가 직접 접합되는 방식으로 구성되거나, 또는 상기 히트싱크(350)가 하부기판(300)에 실장된 상태에서 상기 상부기판(100)의 하부에 접합되도록 구성될 수 있는 것이다.
리드(140)는 금속제 하우징으로 이루어지며, 정합 회로부(340)와 접속되는 RF입력단(310) 및 RF 출력단(320), 또는 바이어스 회로부(110)의 출력단부(114)와 리드(140) 간의 쇼트가 발생하는 것을 방지하기 위해 외면이 유전체로 감싸진 상태로 형성되는 관통형 전극(370)이 더 구성된다.
이?, 관통형 전극(370)은 리드(140)의 내부에 내장되게 구성될 수 있으나, 이에 한정하는 것은 아니며, 정합 회로부(340)와 인접하는 내벽면에 부착되는 방식으로 구성될 수도 있을 것이다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 하며, 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다.
또한, 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 상부기판 102: 제1상부기판
104: 제2상부기판 110: 바이어스 회로부
120: 캐패시터 130: 매립부
140: 리드 210: RF 입력포트
220: RF 출력포트 230: DC 포트
240: GND 300: 하부기판
302: 제1하부기판 304: 제2하부기판
310: RF 입력단 320: RF 출력단
330: 트랜지스터 340: 정합 회로부
350: 히트싱크 360: 와이어

Claims (7)

  1. 패키지를 이루도록 와이어 본딩으로 연결되는 트랜지스터(Transistor)와 복수의 정합 회로부(Matching Circuit)가 병렬로 접합 구성되는 히트싱크;
    상기 히트싱크의 상부에 구성되며, 바이어스 회로부와 다수개의 캐패시터가 실장되고, 하부에 상기 트랜지스터 및 복수의 정합 회로부가 매립되는 매립부가 구성되는 상부기판;
    상기 바이어스 회로부와 접속되도록 패터닝되는 RF 입력단 및 RF 출력단; 및
    상기 매립부의 내면에 구성되며, 상기 트랜지스터 및 복수의 접합 회로부를 보호하는 리드(Lid); 및
    상기 상부기판의 하부에 다층 구조의 PCB 기판으로 구성되고, 상기 히트싱크가 실장되며, 내부로 상기 바이어스 회로부가 패터닝되는 하부기판;을 포함하고,
    상기 상부기판은,
    상부면으로 상기 바이어스 회로부 중 입력단부가 구성되며, 상기 입력단부와 접속되는 다수개의 캐패시터가 구성되는 제1상부기판과, 상기 제1상부기판의 하부면에 적층되게 구성되며, 그 상부면으로 상기 입력단부와 연결되는 접속단부가 내장되고, 하부면으로 상기 매립부가 형성되는 제2상부기판으로 구성되는 것을 더 포함하고,
    상기 하부기판은, 다층 구조의 PCB 기판으로 구성되고, 상기 RF 입력단 및 RF 출력단이 패터닝되는 제1하부기판과, 상기 제1하부기판의 하부에 구성되고, 상기 트랜지스터와 복수의 정합 회로부가 접합되는 히트싱크가 실장되는 제2하부기판과, 일측 및 타측에 각각 상기 바이어스 회로부와 연결되는 복수의 DC 포트와, 상기 RF 입력단 및 RF 출력단이 각각 연결되는 RF 입력포트 및 RF 출력포트와, 상기 복수의 DC 포트와 상기 RF 입력포트 및 RF 출력포트는 상기 하부기판의 각 모서리부에 형성되며, 상기 RF 입력포트 및 RF 출력포트 사이 및 상기 복수의 DC 포트 사이에는 다수개의 GND가 구성되는 것을 더 포함하고,
    상기 하부기판은, 제1 및 제2하부기판으로 이루어지는 다층 구조의 PCB로 구성되고, 상기 RF 입력단 및 RF 출력단은 상기 제1하부기판에만 형성되거나, 또는 상기 제1하부기판의 외부로 연장 형성되는 것을 특징으로 하는 내부 정합형 고출력 증폭기.
  2. 삭제
  3. 제1항에 있어서,
    상기 RF 입력단 및 RF 출력단은 상기 상부기판, 또는 하부기판 중 어느 하나에 패터닝되는 것을 특징으로 하는 내부 정합형 고출력 증폭기.

  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 리드에는,
    상기 정합 회로부와 접속되는 상기 RF입력단 및 RF 출력단, 또는 바이어스 회로부 간의 쇼트가 발생하는 것을 방지하는 관통형 전극이 더 구성되는 것을 특징으로 하는 내부 정합형 고출력 증폭기.
KR1020180137144A 2018-11-09 2018-11-09 내부 정합형 고출력 증폭기 KR101995229B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180137144A KR101995229B1 (ko) 2018-11-09 2018-11-09 내부 정합형 고출력 증폭기
PCT/KR2019/002043 WO2020096140A1 (ko) 2018-11-09 2019-02-20 내부 정합형 고출력 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137144A KR101995229B1 (ko) 2018-11-09 2018-11-09 내부 정합형 고출력 증폭기

Publications (1)

Publication Number Publication Date
KR101995229B1 true KR101995229B1 (ko) 2019-07-02

Family

ID=67258213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137144A KR101995229B1 (ko) 2018-11-09 2018-11-09 내부 정합형 고출력 증폭기

Country Status (2)

Country Link
KR (1) KR101995229B1 (ko)
WO (1) WO2020096140A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352998A (en) * 1992-10-09 1994-10-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
KR20070013036A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
KR20080071302A (ko) 2007-01-30 2008-08-04 삼성전자주식회사 고출력 증폭기의 순차적인 바이어스 제어장치 및 방법
KR101211434B1 (ko) 2009-09-28 2012-12-12 한국전자통신연구원 소형 고출력 전력밀도 ｒｆ 증폭기
KR20150031162A (ko) * 2013-09-13 2015-03-23 가부시끼가이샤 도시바 반도체 패키지 및 반도체 장치
US20160094258A1 (en) * 2014-09-25 2016-03-31 Electronics And Telecommunications Research Institute Transceiver module and communication apparatus including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352998A (en) * 1992-10-09 1994-10-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
KR20070013036A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
KR20080071302A (ko) 2007-01-30 2008-08-04 삼성전자주식회사 고출력 증폭기의 순차적인 바이어스 제어장치 및 방법
KR101211434B1 (ko) 2009-09-28 2012-12-12 한국전자통신연구원 소형 고출력 전력밀도 ｒｆ 증폭기
KR20150031162A (ko) * 2013-09-13 2015-03-23 가부시끼가이샤 도시바 반도체 패키지 및 반도체 장치
US20160094258A1 (en) * 2014-09-25 2016-03-31 Electronics And Telecommunications Research Institute Transceiver module and communication apparatus including the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R. Suga 외, "Cost-Effective 60-GHz Antenna Package With End-Fire Radiation for Wireless ...," IEEE Transactions on Microwave Theory and Techniques, vol. 58, no. 12, pp. 3989-3995, 2010. 12.* *

Also Published As

Publication number Publication date
WO2020096140A1 (ko) 2020-05-14

Similar Documents

Publication Publication Date Title
US10269729B2 (en) Semiconductor packages having wire bond wall to reduce coupling
EP3337037B1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
US9401342B2 (en) Semiconductor package having wire bond wall to reduce coupling
EP3567630B1 (en) Amplifiers and amplifier modules with ground plane height variation structures
JPH06125208A (ja) マイクロ波集積回路およびその製造方法
US11349438B2 (en) Power amplifier packages containing multi-path integrated passive devices
US20150156910A1 (en) Packaged rf power transistor device having next to each other a ground and a video lead for connecting a decoupling capacitor, rf power amplifier
US20030209784A1 (en) Package for integrated circuit with internal matching
US11522506B2 (en) Compact RFIC with stacked inductor and capacitor
JP2017103678A (ja) 高周波半導体増幅器
US11588441B2 (en) Semiconductor amplifier
KR101995229B1 (ko) 내부 정합형 고출력 증폭기
KR20200089134A (ko) 인덕터 및 인덕터를 포함하는 저잡음 증폭기
WO2011104774A1 (ja) 半導体装置
KR101558569B1 (ko) 안테나가 실장된 ｓｉｐ 구조의 통신 모듈
JPH06236815A (ja) 高周波回路装置および無線機
KR101127093B1 (ko) Ｌｔｃｃ를 이용한 고출력 증폭기의 내부 정합 회로 및 결합기 구조
JP2006080662A (ja) 整合回路内蔵半導体トランジスタとモノリシック増幅器および多段増幅器
KR102161854B1 (ko) 광대역 rf 반도체 패키지
US11984413B2 (en) High-frequency power transistor and high-frequency power amplifier
US20090052153A1 (en) On chip shielding structure for integrated circuits or devices on a substrate and method of shielding
US11342260B2 (en) Power flat no-lead package
JP2839023B2 (ja) 半導体パッケージ及びそれを用いた増幅器
JP2013197655A (ja) 高周波電力増幅器
JP2005524995A (ja) 内部インピーダンス整合回路を有する集積回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant