CN108735718B - 具有热过孔的无源电气部件 - Google Patents

具有热过孔的无源电气部件 Download PDF

Info

Publication number
CN108735718B
CN108735718B CN201810352822.4A CN201810352822A CN108735718B CN 108735718 B CN108735718 B CN 108735718B CN 201810352822 A CN201810352822 A CN 201810352822A CN 108735718 B CN108735718 B CN 108735718B
Authority
CN
China
Prior art keywords
coil
substrate
thermally conductive
conductive via
metallization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810352822.4A
Other languages
English (en)
Other versions
CN108735718A (zh
Inventor
C·舒伯斯
D·席巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108735718A publication Critical patent/CN108735718A/zh
Application granted granted Critical
Publication of CN108735718B publication Critical patent/CN108735718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种无源电气部件包括衬底。第一金属化层被形成于所述衬底上。第一电介质层被形成于所述第一金属化层上。所述第一电介质层具有比所述衬底低的热导率。第二金属化层被形成于所述第一电介质层上。导电过孔在所述第一金属化层的第一部分和所述第二金属化层的第二部分之间提供电连接。导热过孔在所述第二部分和所述衬底之间提供导热路径。所述导热过孔向所述第二金属化层的第二部分提供了开路端。

Description

具有热过孔的无源电气部件
技术领域
本申请涉及到RF应用，并且尤其涉及到用于冷却RF电路部件的技术。
背景技术
第五代(5G)无线是指所提出的被设定为替代当前的第四代(4G)电信标准的电信标准。5G旨在提供有所改进的网络能力，包括更快的下载速度、更大的带宽、频谱效率、更低的延时，等等。5G标准将使用例如在20GHz–60GHz的范围内的高频/短波长频谱，20GHz–60GHz的范围对应于在5mm–15mm的范围内的波长。在5G系统中，小的管芯面积和宽的带宽是重要的设计要求。
被设计用于诸如5G系统的RF通信系统的RF发射器/接收器电路通常包括无源电气部件，除其它功能之外，所述无源电子部件用于提供阻抗匹配和/或提供对更高阶谐波的滤波。这些无源电气部件的示例包括电容器、电感器、变压器、换衡器等。在较高频率(例如5G范围内的频率)处，寄生效应变得更加突出并成为问题。出于该原因，针对无源电气部件的集成解决方案越来越受到青睐，因为这些寄生效应能够通过消除接合线连接而被大幅减少。例如，半导体集成电路可以包括电抗部件，电抗部件形成于器件的线路金属化层的一个或多个后端之中。根据另一种技术，基于PCB的半导体器件包装体可以包括被整合到PCB层中的无源电气部件。这些封装体的示例在属于Mu的美国专利9,629,246以及属于Mu的美国申请15/046,923中有所描述，这两个申请的内容通过整体引用结合于此。
随着电路的功耗和/或覆盖面积的减少，热在电路的性能中扮演中关键的角色。诸如Q因子的无源电气部件的电气参数会受到高温操作的不利影响。因此，设计者正在寻找提供能够在不会过热的情况下以更高频率/功率操作的、具有小覆盖面积的无源电气部件的解决方案。
发明内容
本领域技术人员在阅读以下详细描述时以及在观看附图时将会认识到附加的特征和优势。
公开了一种无源电气部件。根据一个实施例，所述无源电气部件包括衬底。第一金属化层被形成于所述衬底上。第一电介质层被形成于所述第一金属化层上。所述第一电介质层具有比所述衬底低的热导率。第二金属化层被形成于所述第一电介质层上。导电过孔在所述第一金属化层的第一部分和所述第二金属化层的第二部分之间提供电连接。导热过孔在所述第二部分和所述衬底之间提供导热路径。所述导热过孔向所述第二金属化层的第二部分提供了开路端。
公开了一种电感器。所述电感器包括衬底。第一线圈被形成于第一金属化层中，所述第一金属化层被形成于衬底上。第一电介质层被形成于所述第一金属化层上。所述第一电介质层具有比所述衬底低的热导率。第二线圈被形成于第二金属化层中，所述第二金属化层被形成于所述第一电介质层上。所述第二线圈与所述第一线圈至少部分地重叠。导电过孔在所述第一线圈和第二线圈之间提供电连接。第一导热过孔在所述第二线圈和所述衬底之间提供导热路径。所述第一导热过孔向所述第二线圈提供了开路端。
公开了一种集成电路。所述集成电路包括半导体衬底。第一金属化层被形成于所述衬底上。第一电介质层被形成于所述第一金属化层上。第二金属化层被形成于所述第一电介质层上。所述第一电介质层具有比所述衬底低的热导率。所述集成电路进一步包括无源电气部件。所述无源电气部件包括所述第一金属化层的第一部分，所述第二金属化层的第二部分，在所述第一部分和第二部分之间提供导电连接的导电过孔，以及在所述第二部分和所述衬底之间提供导热路径的导热过孔。所述集成电路进一步包括有源半导体器件，所述有源半导体器件被形成于所述衬底中并且电连接至所述无源电气部件。所述导热路径在所述衬底的电浮动部分处终止。
附图说明
附图中的元件并不一定相对于彼此按比例绘制。同样的附图标记指示对应的相似部分。各个所图示的实施例中的特征能够被组合，除非它们相互排斥。实施例在附图中被描绘并且在随后的描述中进行详述。
包括图1A、图1B和图1C的图1图示了根据一个实施例的具有热过孔的电感器。图1A描绘了电感器的第一金属化层的平面图。图1B描绘了电感器的第二金属化层的平面图。图1C描绘了电感器的沿图1A和图1B中所示的线I-I’的截面图。
包括图2A和图2B的图2图示了根据另一个实施例的具有热过孔的电感器。图2A描绘了电感器的第一金属化层的平面图。图2B描绘了电感器的第二金属化层的平面图。
包括图3A和图3B的图3图示了根据一个实施例的具有热过孔的电容器。图3A描绘了电容器的第二金属化层的平面图。图3B描绘了电容器的沿图3A中所示的线II-II’的截面图。
包括图4A和图4B的图4图示了根据一个实施例的具有热过孔的径向短截线(radial stub)。图4A描绘了径向短截线的第二金属化层的平面图。图4B描绘了径向短截线的沿图4A中所示的线III-III’的截面图。
具体实施方式
本文所描述的实施例包括具有导热过孔的无源电气部件，该导热过孔在该无源电气部件的金属化部分和导热衬底之间提供导热路径。该导热过孔并未提供去往或来自无源电气部件的任何电连接性，并且仅被用来从该无源电气部件带走热量。根据本文所描述的有利实施例，该导热过孔与无源部件中的在操作期间最容易受到过热影响的区域相接触。例如，该导热过孔可以与无源电气部件中的金属化部分相接触，金属化部分通过热绝缘层与导热衬底隔开并且远离任何散热路径。通过将该导热过孔整合到器件之中，该器件能够以较低温度进行操作并且因此在高频率/电流操作期间性能更好。此外，该导热过孔对于该器件跨所有操作范围的性能都具有最小寄生影响。
参考图1，描绘了根据一个实施例的电感器100。图1A描绘了电感器100的第一金属化层102的平面图。图1B描绘了电感器100的第二金属化层104的平面图。图1C描绘了电感器100的沿图1A和图1B中所示的线I-I’的截面图。
电感器100被整合到器件之中，该器件具有衬底106、形成于衬底106的表面上的第一金属化层102、形成于第一金属化层102上的第一层间电介质层108、以及形成于第一层间电介质层108上的第二金属化层104。此外，第一电介质层110和第二电介质层112分别设置在与第一金属化层102和第二金属化层104相同的竖直水平面处。如图中所示，以上所描述的器件区域中的每个区域可以直接彼此邻接。备选地，一个或多个层(未示出)可以介于这些器件区域中的一些或全部之间。
根据一个实施例，电感器100被整合到基于半导体的集成电路之中。在这种情况下，用于衬底106的示例性材料包括(电)半导体，例如IV族半导体材料，诸如硅(Si)；IV族化合物半导体材料，诸如碳化硅(SiC)；以及III族半导体材料，诸如III-V半导体材料，诸如GaN、GaAs、InGaN、AlGaN等；用于第一层间电介质层108以及第一电介质区域110和第二电介质区域112的示例性材料包括基于半导体的绝缘体，诸如二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiOxNx)；并且用于第一金属化层102和第二金属化层104的示例性材料包括导电材料，诸如铜、铝，以及它们的合金。
根据另一个实施例，电感器100被整合到具有金属热沉的印刷电路板中，该印刷电路板提供衬底106。在该情况下，用于衬底106的示例性材料包括电绝缘材料，诸如二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiOxNx)，以及导热和电绝缘材料，例如金刚石以及其合金。用于第一层间电介质层108以及第一和第二电介质区域的示例性材料包括绝缘的预浸渍复合纤维材料，诸如聚四氟乙烯、FR-1、FR-2、FR-3、FR-4、FR-5、FR-6、G-10、CEM-1、CEM-2、CEM-3、CEM-4、CEM-5等，以及导热和电绝缘材料，例如金刚石以及其合金；并且用于第一金属化层102和第二金属化层104的示例性材料包括导电材料，诸如铜、铝，以及它们的合金。
电感器100包括形成于第一金属化层102中的第一线圈114。在所描绘的实施例中，第一线圈114具有矩形螺旋形状。也就是说，第一线圈114包括均互相平行的两组矩形细长的金属化部分，其中该细长金属化部分中的一个比其它三个更长。这些矩形细长金属化部分包括第一细长部分116、第二细长部分118、第三细长部分120和第四细长部分122。第一细长部分116和第二细长部分118互相平行且间隔来，并且第三细长部分120和第四细长部分122互相平行且间隔开。第三细长部分120在第一细长部分116和第二细长部分118之间形成连续连接。也就是说，第三细长部分120直接与第一细长部分116和第二细长部分118二者相接触，并且在这二者之间提供传导路径。第四细长部分122连接至第二细长部分118并且与第一细长部分116分离。也就是说，第四细长部分122与第二细长部分118相接触，但是并不与第一细长部分116相接触。因此，从第四细长部分122到第一细长部分116的仅有的传导路径穿过了第二细长部分118和第三细长部分120。
电感器100进一步包括形成于第二金属化层104中的第二线圈214。在所描绘的实施例中，第二线圈214具有矩形螺旋形状。第二线圈214包括第二金属化层104的第一细长部分216、第二细长部分218、第三细长部分220和第四细长部分222。第一细长部分216和第二细长部分218互相平行且间隔开，并且第三细长部分220和第四细长部分222互相平行且间隔开。第三细长部分220在第一细长部分216和第二细长部分218之间形成连续连接。也就是说，第三细长部分220直接与第一细长部分216和第二细长部分218二者相接触，并且在这二者之间提供传导路径。第四细长部分222连接至第二细长部分218并且与第一细长部分216分离。也就是说，第四细长部分222与第二细长部分218相接触，但是并不与第一细长部分216相接触。因此，从第四细长部分222到第一细长部分216的仅有的传导路径穿过了第二细长部分218和第三细长部分220。
电感器100进一步包括将第一线圈114和第二线圈214直接电连接在一起的导电过孔124。也就是说，导电过孔124在第一线圈114和第二线圈214之间提供了永久性的低欧姆(即，非整流)连接。图1C中示出了导电过孔124的截面图，并且导电过孔124的接触位置126、226在图1A和图1B中被叠置。导电过孔124穿过第一层间电介质层108竖直延伸，并且可以通过将金属沉积在第一层间电介质层108中的开口中来形成。用于导电过孔124的示例性材料包括导电金属，诸如钨、铜、铝，以及它们的合金；导电半导体，诸如高掺杂多晶硅。例如，在电感器100被整合到印刷电路板中的情况下，导电过孔124除了这些传导材料之外还可以包括非传导性树脂。
以公知的方式，电感器100在存在流过第一线圈114和第二线圈214的电流的情况下生成电磁场。该电磁场通过抵抗流过第一线圈114和第二线圈214的电流中的瞬时改变而提供电感效应。为了最优的电感，第一线圈114和第二线圈214被形成为以最大程度的可能性互相重叠。也就是说，第二线圈214的第一细长部分216、第二细长部分218、第三细长部分220和第四细长部分222几乎设置在第一线圈114的第一细长部分116、第二细长部分118、第三细长部分120和第四细长部分122正上方。此外，第二线圈214的第一细长部分216、第二细长部分218、第三细长部分220和第四细长部分222的边缘与第一线圈114的第一细长部分116、第二细长部分118、第三细长部分120和第四细长部分122的边缘横向对齐，除了第三细长部分120、220的外边缘128、228之外，这将在下文更详细地描述。
在电感器100的高电流和/或高频率操作期间，生成了大量的热量。电感器100形成于其中的器件的材料性质在该热量如何在电感器100的各个部分处进行分布的方面扮演着重要角色。更具体地，与衬底106的热导率相比较的第一层间电介质层108的热导率导致热量在电感器100的各个部分处的非对称分布。使用以上所列出的材料类型的任意组合，第一层间电介质层108具有比衬底106低的热导率。使用硅衬底106和二氧化硅的第一层间电介质层108作为示例，衬底106的热导率比第一层间电介质层108低大约两个量级(例如，对于硅而言处于60和160W/mK之间，而对于二氧化硅而言处于0.1和1.5W/mK之间)。
由于第一线圈114直接位于衬底106上或者紧靠衬底106，所以热量在操作期间由衬底106快速且有效地从第一线圈114去除。相反，层间电介质层在操作期间向第二线圈214提供了很少热量消散，甚至没有热量消散。第二线圈214中所生成的一些热量能够由导电过孔124进行消散。形成导电过孔124的导电材料(例如，钨、铜等)通常也是良好的热导体。因此，导电过孔124在第二线圈214的一侧在第二线圈214和第一线圈114以及最终在第二线圈214和衬底106之间提供了热量消散路径。然而，随着与第一电过孔的距离和/或热隔离增加，导电过孔124作为热量消散机构对第二线圈214的影响有所减小。作为结果，第二线圈214的外围部分230在电感器100的高频率或高电流操作期间以最高温度进行操作，外围部分230距导电过孔124最远且与导电过孔124最大程度上热隔离。
为了缓解以上所描述的非对称的热量分布问题，电感器100进一步包括导热过孔130。导热过孔130被配置为通过在第二线圈214和衬底106之间提供附加的导热路径而缓解热量在电感器100的各个部分处的非对称分布。图1C中示出了导热过孔130的截面图，并且导热过孔130的接触位置132、232在图1A和图1B中被叠置。导热过孔130可以位于第二线圈214中的最容易受到过热影响的区域，诸如以上所描述的第二线圈214的外围部分230。
根据一个实施例，导热过孔130在处于或基本上靠近与导电过孔124相距最大距离的点的位置处接触第二线圈214。也就是说，导热过孔130与导电过孔124最远地间隔开，而并不必考虑横向设置在二者之间的材料的热导率。除此之外或备选地，导热过孔130可以在处于或基本上靠近与导电过孔124最大热隔离的点的位置处接触第二线圈214。最大热隔离的点是指第二线圈214上的在导热过孔130和导电过孔124之间具有最大热阻的位置。换句话说，对材料的热阻加以考虑。在所描绘的示例中，与导电过孔124相距最大距离的点对应于第一线圈114的第三细长部分120的外边缘侧228。与第一过孔的最大热隔离的点通常处于相同位置，但是与第一细长部分216相比更靠近第二线圈214的第二细长部分218而偏离。也就是说，与第一细长部分216和第三细长部分220的交点相比，第二线圈214(在没有导热过孔130的情况下)在操作期间的最热部分更靠近第二细长部分218和第三细长部分220的交点。这是因为以下事实，第一细长部分216直接连接至与导电过孔124相接触的第四细长部分222，而第二细长部分218则并不直接接触第四细长部分222。
在图1的实施例中，第一导热过孔130基本上靠近第三细长部分220的外边缘侧228。此外，第一导热过孔130具有基本上跨越第三细长部分220的整个长度的细长形状。因此，第一导热过孔130基本上靠近与导电过孔124相距最大距离的点和最大热隔离的点二者。该布置提供了从第二线圈214的外围部分230向衬底106消散热能的直接路径。发明人已经发现，在这样的器件中，第二线圈214的外围部分230的温度在模拟操作期间仅比第一线圈114高大约15°(摄氏度)。作为比较，发明人已经发现在以类似方式配置的并不包括与第二线圈的外围部分相接触的任何导热过孔的电感器中，第二线圈的外围部分的温度在正常操作期间比第一线圈高大约35°-40°(摄氏度)。因此，导热过孔130的存在将温差减少了大约20°-25°(摄氏度)。
一般来讲，导热过孔130能够由任意的导热材料所形成。用于导热过孔130的示例性材料包括诸如铜、钨、铝等金属，以及诸如单晶硅或多晶硅、石墨、金刚石等电半导体。导热过孔130可以是导电的，但是并不一定如此。导热过孔130与导电过孔124可以由相同的材料形成，但是并不一定如此。
导热过孔130针对电感器110表现为开路端。也就是说，导热过孔130并未向在第二线圈214中流动的电流提供行进至电感器100的内部或外部节点的传导路径。以这种方式，导热过孔130并不直接对电感器100的电气功能有所贡献，并且仅为第二线圈214提供散热。
根据一个实施例，导热过孔130直接接触第二线圈214以及与第一线圈114横向电隔离的第一金属化层102的第三部分134。术语“横向电隔离”是指以下事实：在第一金属化层处，在第一线圈114和第三部分134之间并没有直接接触。相反，第一电介质层110的一部分在横向方向在第一线圈114和第一金属化层102的第三部分134之间提供电隔离。作为结果，无论导热过孔130是否由导电材料所形成，导热过孔130都并不在第一线圈114和第二线圈214之间提供电连接。
如能够从图1A和1B所看到的，第二线圈214的第三细长部分220比第一线圈114的第三细长部分120更宽，从而第二线圈214的第三细长部分220的外边缘侧228与第一线圈114的第三细长部分120的外边缘侧128横向有所偏移。作为结果，第二线圈214的非重叠部分横向地悬置超过第一线圈114。该几何形状为导热过孔130提供了接触第一金属化层102的第三部分134的空隙。作为对比，导电过孔124直接接触第一线圈114和第二线圈214的重叠部分，并且因此在二者之间提供了电连接。
在其中电感器100被形成为基于半导体的集成电路的一部分的实施例中，第一金属化层102的第三部分134能够被形成于衬底106的电浮动部分上。也就是说，第一金属化层102的第三部分134能够被形成于衬底106的缺少任何有源掺杂区域的部分(例如，源极区域、主体区域、漏极区域、集电极区域、发射极区域等)上，并且并不另外向形成于衬底106中的任何半导体器件提供电气节点。以这种方式，导热过孔130提供了开路端。作为对比，第一线圈114能够电连接至形成于衬底106中的有源半导体器件的节点(例如，源极区域、主体区域、漏极区域、集电极区域、发射极区域等)。该电连接能够由第一线圈114和衬底106之间的直接接触来实施，或者备选地使用金属化层的后端通过另外的电气布线(未示出)来实施。同样，电感器100的第二线圈214能够使用金属化层的后端通过另外的电气布线(未示出)电连接至形成于衬底106中的有源半导体器件的节点(例如，源极区域、主体区域、漏极区域、集电极区域、发射极区域等)。备选地，第一线圈114或第二线圈214能够使用金属化层的后端被连接至器件的可外部访问的端子。
参考图2，描绘了根据另一个实施例的电感器200。图2A描绘了第一金属化层102的平面图，并且图2B描绘了第二金属化层104的平面图。图2的电感器200的各种特征可以基本上与参考图1所描述的电感器100相似或相同，除了将要在这里描述的导热过孔130的配置以及针对第一金属化层102和第二金属化层104的几何形状的改变之外。不同于图1的实施例，根据图2的实施例的电感器100包括两个导热过孔130，也就是基本上靠近第二线圈214的第一外角234设置的第一导热过孔130以及基本上靠近第二线圈214的第二外角236设置的第二导热过孔130。第一外角234对应于第二线圈214的第一细长部分216和第三细长部分220的外边缘侧之间的交点。第二外角236则对应于第二线圈214的第二细长部分218和第三细长部分220的外边缘侧之间的交点。导热过孔130的接触位置138、238在图2A和图2B中被叠置。
第一和第二导热过孔130都以之前所描述的方式在第二线圈214和衬底106之间提供了导热路径。此外，第一和第二导热过孔130都以之前所描述的方式向第二线圈214提供了开路端。为此，第一金属化层102中的都与第一线圈114横向电隔离的第三部分140和第四部分142被形成于第一金属化层102中。根据一个实施例，第一和第二导热过孔130能够直接接触第二线圈214以及第一金属化层102的这些第三部分140和第四部分142。
参考图1和图2所描述的实施例在电气和热性能方面提供了不同的权衡。在图1的实施例中，第二线圈214的非重叠部分在第一线圈114和第二线圈214之间引入了非对称性，该非重叠部分对于为第一导热过孔130提供空隙而言是必要的。作为结果，图1的实施例的电气性能参数(例如，电感和Q因子)与其中第一线圈114和第二线圈214的第三细长部分120完全对称对齐的对应配置的电感器100相比稍有退化(例如，达数个百分点)。作为对比，图2的实施例具有使得第一线圈114和第二线圈214之间的非对称性最小化的设计。也就是说，除了靠近第二线圈214的第一外角234和第二外角236的小的区域之外，第一线圈114和第二线圈214的第三细长部分120、220的宽度相同并且相互对齐。作为结果，图1的实施例的电气性能参数(例如，电感和Q因子)有效地与其中第一和第二线圈的第三细长部分完全对称对齐的对应配置的电感器相同。然而，图2的实施例并未在散热方面提供相同的性能，因为第三细长部分220的中心区域并不与任何导热过孔130相接触。因此，虽然图2的实施例提供了比没有任何导热过孔130的对应电感器100基本上更好的热性能(例如，两个器件之间的温度大约减少了19°-24°(摄氏度))，但是图2的实施例提供了比图1的实施例稍差的热性能(例如，第二线圈214的外围区域中高出大约1°-2°(摄氏度)的温度)。
参考图3，描绘了根据一个实施例的电容器300。图3A描绘了电容器300的第二金属化层104的平面图。图3B描绘了电容器300的沿图3A中所示的线II-II’的截面图。电容器300形成于本文所描述的器件中，该器件具有衬底106、第一金属化层102、第一层间电介质层108和第二金属化层104。也就是说，电容器300形成于集成半导体器件中，或者备选地形成于印刷电路板中。
电容器300被配置为所谓的平行极板电容器300。电容器300的第一极板302形成于第一金属化层102中。电容器300的第二极板304形成于第二金属化层104中。电容器300的第一极板302的外边缘303在图3A中被叠置。第一极板302和第二极板304通过第一层间电介质层108而互相电绝缘。
电容器300包括在电容器300的第二极板304和衬底106之间提供电连接的导电过孔306。导电过孔306在图3B的截面图中被示出，并且导电过孔306的连接位置307在图3A的视图中被叠置于第二极板304上。
根据一个实施例，导电过孔306直接接触电容器300的第二极板304以及第一金属化层102的第一部分308。第一金属化层102的第一部分308与电容器300的第一极板完全电绝缘。为此，如图3B所示，第一电介质层100的一个区域将电容器300的第一极板302与第一金属化层102的第一部分308横向绝缘，并且第一层间电介质层108将电容器300的第一极板302和第二极板304彼此竖直绝缘。在电容器300形成于集成半导体器件中的情况下，第一金属化层102的第一部分308可以用来向衬底106层级的端子提供电连接，该端子例如掺杂的源极、主体、漏极、集电极、发射极等。
电容器300包括导热过孔310,导热过孔310在电容器300的第二极板304和衬底106之间提供导热路径。导热过孔310在图3B的截面图中被示出，并且导电过孔306的连接位置311在图3A的视图中被叠置于第二极板304上。
根据一个实施例，导热过孔310直接接触电容器300的第二极板304以及第一金属化层102的第三部分312。导热过孔310通过第一电介质层110的区域而与电容器300的第一极板302横向电隔离。
导热过孔310与横向延伸超过第一极板302的第二极板304的非重叠部分邻接。以这种方式，导热过孔310基本上靠近与导电过孔306相距最大距离的点和/或最大热隔离的点进行设置。以与如之前关于图1的实施例所描述的相似方式，导热过孔310将热量从电容器300的第二极板304消散掉，而基本上并不影响电容器300的电气性能。
参考图4，描绘了根据一个实施例的径向短截线400。图4A描绘了径向短截线400的第二金属化层104的平面图。图4B描绘了径向短截线400的沿图4A中所示的线III-III’的截面图。径向短截线400形成于本文所描述的器件中，该器件具有衬底106、第一金属化层102、第一层间电介质层108和第二金属化层104。也就是说，径向短截线400是集成半导体器件的一部分，或者备选地是印刷电路板的一部分。
径向短截线400包括形成于第二金属化层104中的主短截线部分402。径向短截线400进一步包括导电过孔404，导电过孔404在主短截线部分402和衬底106之间提供电连接。根据一个实施例，导电过孔404直接接触主短截线部分402以及第一金属化层102的第一部分406。在径向短截线400形成于集成半导体器件中的情况下，第一金属化层102的第一部分406可以用来向衬底层级的端子提供电连接，该端子例如掺杂源极、主体、漏极、集电极、发射极等。
径向短截线400进一步包括导热过孔408，导热过孔408在主短截线部分402和衬底106之间提供导热路径。根据一个实施例，导热过孔408直接接触主短截线部分402以及第一金属化层102的第二部分410。第一金属化层102的第二部分410与第一金属化层102的第一部分406横向电隔离。为此，如图4B所示，第一电介质层110的一个区域将第一金属化层102的第一部分406和第二部分410彼此绝缘。第一金属化层102的第二部分410能够被设置在衬底106的电浮动部分上方。以这种方式，导热过孔408以之前所讨论的方式向主短截线部分402提供开路端。
根据一个实施例，导热过孔408在位置412处与主短截线部分402邻接，该位置412基本上靠近与位置414相距最大距离的点和/或最大热隔离的点，导电过孔404在位置414处与主短截线部分402邻接。以与如之前关于图1的实施例所描述的相似方式，导热过孔408将热量从主短截线部分402消散掉，而基本上并不影响径向短截线400的电气性能。
本文所描述的电感器100、200，电容器300以及径向短截线400仅表示具有导热过孔的无源电气部件的几个具体示例，该导热过孔降低器件在操作期间的温度。该构思并不局限于本文所描述的具体的电感器100、200，电容器300以及径向短截线400，并且能够应用于任意各种不同配置的器件。例如，用来形成这些器件的金属化层并不一定是该器件的两个最低层级的金属化层。这些器件的特征的形状(例如，第一线圈114和第二线圈214、第一极板302和第二极板204或者主短截线部分402的形状)能够脱离所描绘的形状。更一般地，导热过孔408能够以任意各种的无源电气器件类型来实施，例如电阻器、变压器、传输线路、吸收电路、传感器等。
术语“直接电连接”、“间接电接触”等描述了电连接的元件之间的永久性低欧姆连接，例如所连接的元件之间的线路连接。
术语“导热”、“热导体”等能够指代任何具有绝对值处于或高于4.5W/(mK)的热导率的材料。作为替代，“热绝缘体”和“热导体”能够指代两种材料之间为100或更大因子的相对热导率差异。
相对于所描述的物品的总体尺寸而言，术语“基本上”涵盖了对要求的完全符合性以及与完全符合性相比有小幅偏差。例如，“与第三细长部分的基本上整个长度直接接触”的过孔在该过孔接触第三细长部分的长度的至少百分之九十的情况下符合该要求。更一般地，术语“基本上”涵盖了处于完全符合性的10％以内的任何偏差。此外，术语“基本上”考虑到了导致与完全符合性的偏差的制造工艺变化和限制。例如，“在基本上靠近第三细长部分的外边缘侧的位置处与第二线圈相接触”的过孔在该过孔如同制造工艺能够实际实现的那样靠近第三细长部分的外边缘侧的情况下符合该要求。假设偏差处于工艺公差之内从而实现了实际的符合性，并且本文所描述的部件能够根据应用要求进行操作，则术语“基本上”涵盖任何这些偏差。
术语“横向”或“横向方向”等应当被理解为表示总体上平行于衬底的主要或上表面行进的方向或范围。与之相比，术语“竖直”或“竖直方向”则被理解为表示总体上垂直于这些表面或侧面并且因此垂直于横向方向行进的方向。因此，竖直方向在衬底或载体的厚度方向上行进。
诸如“之下”、“下方”、“下”、“之上”、“上”等空间相对术语是为了描述以便于解释一个元件相对于第二元件的定位而被使用。除了与图中所描绘的那些不同的定向之外，这些术语意在包含器件的不同定向。另外，诸如“第一”、“第二”等术语也被用来描述各种元件、区域、部分等，而也并非意在作为限制。同样的术语贯穿该描述指代同样的元件。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”等是开放端点术语，它们指示存在所提到的元件或特征，但是并不排除附加元件或特征。除非上下文清楚地另外有所指示，否则冠词“一”、“一个”和“该”意在包括复数以及单数。
所要理解的是，除非另外明确指出，否则本文所描述的各个实施例的特征可以互相组合。
虽然已经在本文图示并描述具体的实施例，但是本领域技术人员将要理解的是，各种替换和/或等同实施方式可以在不背离本发明的范围的情况下替代所示出和描述的具体实施例。本申请意在覆盖本文所讨论的具体实施例的任何改变或变化。因此，本发明意在仅由权利要求及其等同形式所限定。

Claims (20)

1.一种无源电气部件，包括：
衬底；
形成于所述衬底上的第一金属化层；
形成于所述第一金属化层上的第一电介质层，所述第一电介质层具有比所述衬底低的热导率；
形成于所述第一电介质层上的第二金属化层；
导电过孔，在所述第一金属化层的第一部分和所述第二金属化层的第二部分之间提供电连接；以及
导热过孔，在所述第二部分和所述衬底之间提供导热路径，
其中所述导热过孔向所述第二金属化层的所述第二部分提供了开路端。
2.根据权利要求1所述的无源电气部件，其中所述导热过孔直接接触所述第二金属化层的所述第二部分以及所述第一金属化层的第三部分，所述第三部分与所述第一金属化层的所述第一部分横向电隔离。
3.根据权利要求2所述的无源电气部件，其中所述第三部分被形成于所述衬底的电浮动部分上。
4.根据权利要求1所述的无源电气部件，其中所述衬底的热导率至少是所述第一电介质层的热导率的25倍。
5.根据权利要求4所述的无源电气部件，其中所述衬底是半导体衬底，并且其中所述第一电介质层包括以下项中的至少一项：半导体氮化物、半导体氧化物和半导体氮氧化物。
6.根据权利要求1所述的无源电气部件，其中所述衬底是金属衬底，并且其中所述第一电介质层包括预浸渍的复合纤维材料。
7.根据权利要求1所述的无源电气部件，其中所述导电过孔在第一位置处与所述第二部分直接接触，并且其中所述导热过孔在第二位置处与所述第二部分直接接触，其中所述第二位置基本上靠近与所述第二部分上的所述第一位置相距最大距离的点。
8.根据权利要求1所述的无源电气部件，其中所述导电过孔在第一位置处与所述第二部分直接接触，并且其中所述导热过孔在第二位置处与所述第二部分直接接触，其中所述第二位置基本上靠近与所述第二部分上的所述第一位置最大热隔离的点。
9.根据权利要求1所述的无源电气部件，其中所述无源电气部件被配置为电感器。
10.根据权利要求1所述的无源电气部件，其中所述无源电气部件被配置为电容器。
11.根据权利要求1所述的无源电气部件，其中所述无源电气部件被配置为径向短截线。
12.一种电感器，包括：
衬底；
形成于第一金属化层中的第一线圈，所述第一金属化层形成于衬底上；
形成于所述第一金属化层上的第一电介质层，所述第一电介质层具有比所述衬底低的热导率；
形成于第二金属化层中的第二线圈，所述第二金属化层形成于所述第一电介质层上，所述第二线圈与所述第一线圈至少部分地重叠；
导电过孔，在所述第一线圈和所述第二线圈之间提供电连接；以及
第一导热过孔，在所述第二线圈和所述衬底之间提供导热路径，其中所述第一导热过孔向所述第二线圈提供了开路端。
13.根据权利要求12所述的电感器，其中所述导热过孔直接接触所述第二线圈以及所述第一金属化层的第三部分，所述第三部分与所述第一线圈横向电隔离。
14.根据权利要求13所述的电感器，其中所述第三部分被形成于所述衬底的电浮动部分上。
15.根据权利要求14所述的电感器，其中所述导电过孔直接接触所述第一线圈和所述第二线圈的重叠部分，并且其中所述导热过孔直接接触所述第二线圈的非重叠部分，所述非重叠部分横向悬置超过所述第一线圈。
16.根据权利要求14所述的电感器，其中所述第二线圈具有包括第一细长部分、第二细长部分、第三细长部分和第四细长部分的矩形螺旋形状，所述第一细长部分和所述第二细长部分互相平行且间隔开，并且所述第三细长部分和所述第四细长部分互相平行且间隔开，所述第三细长部分在所述第一细长部分和所述第二细长部分之间形成连续连接，所述第四细长部分连接至所述第一细长部分并且与所述第二细长部分分离，其中所述导电过孔直接接触所述第四细长部分，并且其中所述导热过孔直接接触所述第三细长部分。
17.根据权利要求16所述的电感器，其中所述第一导热过孔在基本上靠近所述第三细长部分的外边缘侧的位置处直接接触所述第二线圈。
18.根据权利要求17所述的电感器，进一步包括第二导热过孔，所述第二导热过孔在所述第二线圈和所述衬底之间提供导热路径，其中所述第二导热过孔与所述第一线圈电隔离，并且其中所述第一导热过孔和所述第二导热过孔在基本上靠近所述第三细长部分的相对外角的第一位置和第二位置处接触所述第二线圈。
19.根据权利要求17所述的电感器，进一步包括：
形成于所述第二金属化层上的第二电介质层，所述第二电介质层具有比所述衬底低的热导率；
形成于第三金属化层中的第三线圈，所述第三金属化层形成于所述衬底上，所述第二线圈与所述第一线圈至少部分地重叠；
第二导电过孔，在所述第三线圈和所述第二线圈之间提供电连接；以及
第二导热过孔，在所述第三线圈和所述衬底之间提供导热路径，其中所述第二导热过孔向所述第二线圈提供了开路端。
20.一种集成电路，包括：
半导体衬底；
形成于所述衬底上的第一金属化层；
形成于所述第一金属化层上的第一电介质层；
形成于所述第一电介质层上的第二金属化层，其中所述第一电介质层具有比所述衬底低的热导率；
无源电气部件，包括：
所述第一金属化层的第一部分；
所述第二金属化层的第二部分；
导电过孔，在所述第一部分和所述第二部分之间提供导电连接；和
导热过孔，在所述第二部分和所述衬底之间提供导热路径；以及
有源半导体器件，形成于所述衬底中并且电连接至所述无源电气部件，
其中所述导热路径在所述衬底的电浮动部分处终止。
CN201810352822.4A 2017-04-19 2018-04-19 具有热过孔的无源电气部件 Active CN108735718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/490,991 US10741476B2 (en) 2017-04-19 2017-04-19 Passive electrical component with thermal via
US15/490,991 2017-04-19

Publications (2)

Publication Number Publication Date
CN108735718A CN108735718A (zh) 2018-11-02
CN108735718B true CN108735718B (zh) 2023-12-22

Family

ID=63714877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810352822.4A Active CN108735718B (zh) 2017-04-19 2018-04-19 具有热过孔的无源电气部件

Country Status (3)

Country Link
US (1) US10741476B2 (zh)
CN (1) CN108735718B (zh)
DE (1) DE102018109099B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668823B (zh) * 2018-08-09 2019-08-11 欣興電子股份有限公司 散熱基板及其製作方法與晶片封裝結構
US11942423B2 (en) 2021-06-09 2024-03-26 Globalfoundries U.S. Inc. Series inductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982630A (en) * 1997-11-06 1999-11-09 Intel Corporation Printed circuit board that provides improved thermal dissipation
US6429504B1 (en) * 2000-05-16 2002-08-06 Tyco Electronics Corporation Multilayer spiral inductor and integrated circuits incorporating the same
CN1784785A (zh) * 2003-05-09 2006-06-07 松下电器产业株式会社 电路元件内置模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113984A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 半導体集積回路装置
US6046503A (en) * 1997-09-26 2000-04-04 Siemens Aktiengesellschaft Metalization system having an enhanced thermal conductivity
JP2001156556A (ja) 1999-11-30 2001-06-08 Kyocera Corp 高周波用電力増幅器
US6525419B1 (en) 2002-02-14 2003-02-25 Intel Corporation Thermally coupling electrically decoupling cooling device for integrated circuits
JP2005019452A (ja) * 2003-06-23 2005-01-20 Toshiba Corp 半導体装置
US7345364B2 (en) * 2004-02-04 2008-03-18 Agere Systems Inc. Structure and method for improved heat conduction for semiconductor devices
JP4519097B2 (ja) * 2006-03-29 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
JP5768941B2 (ja) 2012-10-17 2015-08-26 株式会社村田製作所 高周波モジュール
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982630A (en) * 1997-11-06 1999-11-09 Intel Corporation Printed circuit board that provides improved thermal dissipation
US6429504B1 (en) * 2000-05-16 2002-08-06 Tyco Electronics Corporation Multilayer spiral inductor and integrated circuits incorporating the same
CN1784785A (zh) * 2003-05-09 2006-06-07 松下电器产业株式会社 电路元件内置模块

Also Published As

Publication number Publication date
US20180308919A1 (en) 2018-10-25
DE102018109099A1 (de) 2018-10-25
DE102018109099B4 (de) 2023-10-26
US10741476B2 (en) 2020-08-11
CN108735718A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
KR101522764B1 (ko) 반도체에 대한 3ｄ 전송 라인
TWI517350B (zh) 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法
US8680673B2 (en) Integrated heat pillar for hot region cooling in an integrated circuit
KR102632903B1 (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
US20110018109A1 (en) Deep silicon via for grounding of circuits and devices, emitter ballasting and isolation
EP3846341A1 (en) Power amplifier packages containing multi-path integrated passive devices
CN108735718B (zh) 具有热过孔的无源电气部件
CN115552600A (zh) 包括无源装置的多级射频rf集成电路组件
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
JP2023529129A (ja) シールドされた伝送線路構造を有するｒｆ増幅器
US20200194346A1 (en) Semiconductor die package including a one-body clip
TW201826533A (zh) 高功率電晶體
US9899967B1 (en) Embedded harmonic termination on high power RF transistor
KR102549667B1 (ko) 집적된 고조파 종단 특징부를 갖는 반도체 패키지
EP4352786A1 (en) Packaged transistor amplifier with integrated passive device matching structure having distributed shunt inductances
JP5671861B2 (ja) 半導体装置及びその製造方法
JPH04343232A (ja) 半導体装置の製造方法
WO1998012751A1 (fr) Dispositif haute frequence a circuit integre et son procede de fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant